JPH0273447A - ローカルｃｐｕのログオン方法 - Google Patents
ローカルｃｐｕのログオン方法Info
- Publication number
- JPH0273447A JPH0273447A JP22440188A JP22440188A JPH0273447A JP H0273447 A JPH0273447 A JP H0273447A JP 22440188 A JP22440188 A JP 22440188A JP 22440188 A JP22440188 A JP 22440188A JP H0273447 A JPH0273447 A JP H0273447A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- local
- device table
- local cpu
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 5
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、メインＣＰＵと複数のローカルＣＰＵから
なるマルチＣＰＵシステムにおいて、如何なる仕事をす
る如何なるタイプのローカルＣＰＵがシステムに接続（
加入または登録）されているかをメインＣＰＵに知らせ
るための、いわゆる自動ログオン方法に関する。
なるマルチＣＰＵシステムにおいて、如何なる仕事をす
る如何なるタイプのローカルＣＰＵがシステムに接続（
加入または登録）されているかをメインＣＰＵに知らせ
るための、いわゆる自動ログオン方法に関する。
第２図は従来例を説明するための説明図である。
同図において、１はメインＣＰＵ、２Ａ、２Ｂはデータ
バス、２Ｃは割込バス、３はＲＡＭ（ランダムアクセス
メモリ）、４Ａ、４Ｂはオプションボードユニット、５
Ａ、５Ｂは入出力装置、６は補助記憶制御ボード、７は
マンマシン制御ボード、８は補助記憶装置、９はキーボ
ード、１０はＣＲＴ（デイスプレィ）である。なお、オ
プションボードユニット４Ａ、４Ｂは田−カルＣＰＵ４
１゜共有メモリ４２および割込回路４５等から構成され
る。
バス、２Ｃは割込バス、３はＲＡＭ（ランダムアクセス
メモリ）、４Ａ、４Ｂはオプションボードユニット、５
Ａ、５Ｂは入出力装置、６は補助記憶制御ボード、７は
マンマシン制御ボード、８は補助記憶装置、９はキーボ
ード、１０はＣＲＴ（デイスプレィ）である。なお、オ
プションボードユニット４Ａ、４Ｂは田−カルＣＰＵ４
１゜共有メモリ４２および割込回路４５等から構成され
る。
すなわち、第２図は一般的なマルチＣＰＵシステムを示
しておシ、こへてローカルＣＰＵ４１に例えば入出力動
作をさせるには、まずメインＣＰＵ１がローカルＣＰＵ
４１を選択し、その四−カルＣＰＵ４１の共有メモリ４
２に所定の情報を書き込み、割込みを入れることによシ
、ローカルＣＰＵ４１が共有メモリ４２の情報を８照し
て仕事（入出力動作）を開始することになる。
しておシ、こへてローカルＣＰＵ４１に例えば入出力動
作をさせるには、まずメインＣＰＵ１がローカルＣＰＵ
４１を選択し、その四−カルＣＰＵ４１の共有メモリ４
２に所定の情報を書き込み、割込みを入れることによシ
、ローカルＣＰＵ４１が共有メモリ４２の情報を８照し
て仕事（入出力動作）を開始することになる。
一方、ログオンに当たっては、ユーザーはマルチＣＰＵ
システムが稼動する前に、人為的にキーボード９．ＣＲ
Ｔｌｏを用いて、各ローカルｃｐＵの二二ツ）Ｎｏ、と
、そこで行なう仕事の種類（デバイスネーム）とその内
容（デバイス情報）−この２つを合わせてデバイステー
ブルと称する−をローカルＣＰＵのユニツ）Ｎｏ、毎に
補助記憶装置８に格納しておく。デバイステーブルの例
を第３図に示す。これは、各オプションボードユニット
４Ａ、４ＢにそれぞれＮ個のデバイスネームとデバイス
情報をもつ例を示している。
システムが稼動する前に、人為的にキーボード９．ＣＲ
Ｔｌｏを用いて、各ローカルｃｐＵの二二ツ）Ｎｏ、と
、そこで行なう仕事の種類（デバイスネーム）とその内
容（デバイス情報）−この２つを合わせてデバイステー
ブルと称する−をローカルＣＰＵのユニツ）Ｎｏ、毎に
補助記憶装置８に格納しておく。デバイステーブルの例
を第３図に示す。これは、各オプションボードユニット
４Ａ、４ＢにそれぞれＮ個のデバイスネームとデバイス
情報をもつ例を示している。
そして、マルチＣＰＵシステムが稼動し始めるときに、
メインＣＰＵ１はデバイステーブルを補助記憶装置８か
ら取シ出し、これをＲＡＭ５にコヒースる。その後、メ
インＣＰＵ１はプログラムに従ってローカルＣＰＵ４１
に所定の仕事をさせる。その手順は、プログラムで指定
された二二ツ） Ｎｏ、 、デバイスネームおよびデバ
イス情報を対応するローカルＣＰＵ４１の共有メモリ４
２にコピーすると振もに、そのユニットＮｏ、から割込
み先を決定し、対応するローカルＣＰＵ４１に割込みを
入れることによシ行なう。これにより、ローカルＣＰＵ
４１は共有メモリ４２に書かれたデバイスネームに従っ
て仕事を始めるが、その間はデバイス情報に従いメイン
ＣＰＵ１とローカルＣＰＵ４１の間で互いに割込みを入
れ合ってデータの授受を行なう。
メインＣＰＵ１はデバイステーブルを補助記憶装置８か
ら取シ出し、これをＲＡＭ５にコヒースる。その後、メ
インＣＰＵ１はプログラムに従ってローカルＣＰＵ４１
に所定の仕事をさせる。その手順は、プログラムで指定
された二二ツ） Ｎｏ、 、デバイスネームおよびデバ
イス情報を対応するローカルＣＰＵ４１の共有メモリ４
２にコピーすると振もに、そのユニットＮｏ、から割込
み先を決定し、対応するローカルＣＰＵ４１に割込みを
入れることによシ行なう。これにより、ローカルＣＰＵ
４１は共有メモリ４２に書かれたデバイスネームに従っ
て仕事を始めるが、その間はデバイス情報に従いメイン
ＣＰＵ１とローカルＣＰＵ４１の間で互いに割込みを入
れ合ってデータの授受を行なう。
ところで、上記の場合、メイｙｃＰＵに接続されている
ＲＡＭ内のデバイステーブルと、四−カルＣＰＵ側で把
握している仕事の内容とは一致していなければならない
。−ｆ：うでないと、ローカルＣＰＵはどの仕事をすれ
ば良いかが判断できないばかりか、メインＣＰＵとの間
で正しいデータの授受ができないことＫなる。
ＲＡＭ内のデバイステーブルと、四−カルＣＰＵ側で把
握している仕事の内容とは一致していなければならない
。−ｆ：うでないと、ローカルＣＰＵはどの仕事をすれ
ば良いかが判断できないばかりか、メインＣＰＵとの間
で正しいデータの授受ができないことＫなる。
しかるに、上記の如き方法では人為的にデバイステーブ
ルを作成するようにしているためミスが多く、しかもこ
のミスは実行時にならないと発見ができない。このため
、多大のデパック時間を必要とする他、マルチＣＰＵシ
ステムをオフラインに戻し、デバイステーブルを作成し
直して補助記憶装置に格納する等の煩雑で時間の掛かる
作業が必要になると云う問題がある。
ルを作成するようにしているためミスが多く、しかもこ
のミスは実行時にならないと発見ができない。このため
、多大のデパック時間を必要とする他、マルチＣＰＵシ
ステムをオフラインに戻し、デバイステーブルを作成し
直して補助記憶装置に格納する等の煩雑で時間の掛かる
作業が必要になると云う問題がある。
したがって、この発明はメインＣＰＵ側でもっているデ
バイステーブルと、ローカルＣＰＵ側で認識している仕
事の内容とが一致する、信頼性の高いログオン方法を提
供することを目的とする。
バイステーブルと、ローカルＣＰＵ側で認識している仕
事の内容とが一致する、信頼性の高いログオン方法を提
供することを目的とする。
メインＣＰＵと複数のローカルＣＰＵとがそれぞれ共有
メモリおよび割込回路を介して結合されてなるマルチＣ
ＰＵシステムに対し、前記ローカルＣＰＵの各々にそこ
で行なう仕事の種類とその内容を示すデバイステーブル
を記憶するリードオンリメモリを設け、イニシャルスタ
ート時には各ローカルＣＰＵのデバイステーブルを前記
共有メモリにセットし割込信号を発して前記メインＣＰ
Ｕの所定メモリに登録する。
メモリおよび割込回路を介して結合されてなるマルチＣ
ＰＵシステムに対し、前記ローカルＣＰＵの各々にそこ
で行なう仕事の種類とその内容を示すデバイステーブル
を記憶するリードオンリメモリを設け、イニシャルスタ
ート時には各ローカルＣＰＵのデバイステーブルを前記
共有メモリにセットし割込信号を発して前記メインＣＰ
Ｕの所定メモリに登録する。
ローカルＣＰＵの各々にそこで行なう仕事の種類とその
内容を示すデバイステーブルを記憶するＲＯＭを設け、
イニシャルスタート時には各ローカルＣＰＵのデバイス
テーブルを共有メモリにセットし割込みを入れてメイン
ＣＰＵの所定メモリへ登録することによシ、メインＣＰ
Ｕ側で持っているデバイステーブルとローカルＣＰＵ側
で認識している仕事の種別、内容とを一致させ、ログオ
ン情報の信頼性を高める。
内容を示すデバイステーブルを記憶するＲＯＭを設け、
イニシャルスタート時には各ローカルＣＰＵのデバイス
テーブルを共有メモリにセットし割込みを入れてメイン
ＣＰＵの所定メモリへ登録することによシ、メインＣＰ
Ｕ側で持っているデバイステーブルとローカルＣＰＵ側
で認識している仕事の種別、内容とを一致させ、ログオ
ン情報の信頼性を高める。
第１図はこの発明の詳細な説明するための説明図である
。
。
同図からも明らかなように、各ローカルＣＰＵ対応にリ
ードオンリメモリ（ＲＯＭ）４４を設ケた点が特徴であ
）、こ〜に各ローカルＣＰＵ４１にて行なうデバイスネ
ームとデバイス情報が格納される。そのデバッグは前も
って充分に行なっておくこととし、このため誤りは殆ん
ど無い状態にある。
ードオンリメモリ（ＲＯＭ）４４を設ケた点が特徴であ
）、こ〜に各ローカルＣＰＵ４１にて行なうデバイスネ
ームとデバイス情報が格納される。そのデバッグは前も
って充分に行なっておくこととし、このため誤りは殆ん
ど無い状態にある。
したがって、イニシャル起動時に各オプションボード内
のローカルＣＰＵ４１が、ＲＯＭ４４内のデバイステー
ブルを共有メモリ４２にコピーした後割込回路４３を介
して割込みを入れることによシ、メインＣＰＵ１にはロ
ーカルユニット４１のデバイステーブルが記憶されるこ
とになる。このとき、各ローカルＣＰＵ対応に割込番号
が振られ、この割込番号と各ローカルＣＰＵとは１対１
に対応しているので、メインＣＰＵ１は各ローカルＣＰ
Ｕ毎にそのデバイステーブルを持つことができ、これに
よシシステムに如何なる仕事をする如何なるタイプのロ
ーカルＣＰＵが接続されているかを識別することが可能
となる。
のローカルＣＰＵ４１が、ＲＯＭ４４内のデバイステー
ブルを共有メモリ４２にコピーした後割込回路４３を介
して割込みを入れることによシ、メインＣＰＵ１にはロ
ーカルユニット４１のデバイステーブルが記憶されるこ
とになる。このとき、各ローカルＣＰＵ対応に割込番号
が振られ、この割込番号と各ローカルＣＰＵとは１対１
に対応しているので、メインＣＰＵ１は各ローカルＣＰ
Ｕ毎にそのデバイステーブルを持つことができ、これに
よシシステムに如何なる仕事をする如何なるタイプのロ
ーカルＣＰＵが接続されているかを識別することが可能
となる。
メインＣＰＵを働かせるプログラムでオプションボード
、すなわちローカルＣＰＵとの交信をする場合は、メイ
ンＣＰＵはプログラムから渡されたユニットＮｏ、対応
のデバイスネーム、デバイス情報をオプションボード内
の共有メモリにコピーし、そのユニットＮｏ、に対応す
るローカルＣＰＵへ七のユニツ） Ｎｏ、対応の割込Ｎ
ｏ、をもって割込みを入れる。これにより、ローカルＣ
ＰＵは共有メモリにコピーされているデバイスネーム、
デバイス情報およびメインＣＰＵとの交信方法等を識別
する。このとき、デバイスネーム、デバイス情報等がロ
ーカルＣＰＵに接続されるＲＯＭに格納されているデバ
イスネーム、デバイス情報等と異なっているならばメイ
ンＣＰＵヘエラー復帰するが、この場合も共有メモリと
割込機能とを用いて行なわれる。しかし、メインＣＰＵ
からローカルＣＰＵへ渡されるデバイスネーム、デバイ
ス情報等には誤シはない筈である。何故なら、イニシャ
ル起動時に正常な値を自らのＲＡＭにコピーしているか
らである。したがって、このようなエラーがあった場合
は、システムの暴走としか考えられないので、しかるべ
き処置をとること匁する。
、すなわちローカルＣＰＵとの交信をする場合は、メイ
ンＣＰＵはプログラムから渡されたユニットＮｏ、対応
のデバイスネーム、デバイス情報をオプションボード内
の共有メモリにコピーし、そのユニットＮｏ、に対応す
るローカルＣＰＵへ七のユニツ） Ｎｏ、対応の割込Ｎ
ｏ、をもって割込みを入れる。これにより、ローカルＣ
ＰＵは共有メモリにコピーされているデバイスネーム、
デバイス情報およびメインＣＰＵとの交信方法等を識別
する。このとき、デバイスネーム、デバイス情報等がロ
ーカルＣＰＵに接続されるＲＯＭに格納されているデバ
イスネーム、デバイス情報等と異なっているならばメイ
ンＣＰＵヘエラー復帰するが、この場合も共有メモリと
割込機能とを用いて行なわれる。しかし、メインＣＰＵ
からローカルＣＰＵへ渡されるデバイスネーム、デバイ
ス情報等には誤シはない筈である。何故なら、イニシャ
ル起動時に正常な値を自らのＲＡＭにコピーしているか
らである。したがって、このようなエラーがあった場合
は、システムの暴走としか考えられないので、しかるべ
き処置をとること匁する。
この発明によれば、ローカルＣＰＵの各々にそのデバイ
ステーブルを記憶するＲＯＭを設け、イニシャルスター
ト時にその内容をメインＣＰＵに登録するようにしたの
で、メインＣＰＵ側でもっているデバイステーブルと、
ローカルＣＰＵ側で認識している仕事の内容とを一致さ
せることができ、ログオン情報の信頼性を高めることが
可能となる。
ステーブルを記憶するＲＯＭを設け、イニシャルスター
ト時にその内容をメインＣＰＵに登録するようにしたの
で、メインＣＰＵ側でもっているデバイステーブルと、
ローカルＣＰＵ側で認識している仕事の内容とを一致さ
せることができ、ログオン情報の信頼性を高めることが
可能となる。
第１図はこの発明の詳細な説明するための説明図、＠２
図は従来例を説明するだめの説明図、第３図はデバイス
テーブル例を説明するだめの説明図である。 符号説明 １・・・・・・メインＣＰＵ、２Ａ、２Ｂ・・・・・・
データバス、２Ｃ・・・−・・割込バス、３・・・・・
・ＲＡＭ、４Ａ、４Ｂ・・・・・・オプションボードユ
ニット、５Ａ、５Ｂ・・・・・・入出力装置、６・・・
・・・補助記憶制御ボード、７・・・・・・マンマシン
制御ボード、８・・・・・・補助記憶装置、９・・・・
・・キーボード、１０・・・・・・ＣＲＴ、４１・・・
・・・ローカルＣＰＵ、４２・・・・・・共有メモリ、
４３・・・・・・割込回路、４４・・・・・・ＲＯＭ０ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 π １ グ （テ：ＩフフＯしイ） 第２ 図 笥 ３ ：
図は従来例を説明するだめの説明図、第３図はデバイス
テーブル例を説明するだめの説明図である。 符号説明 １・・・・・・メインＣＰＵ、２Ａ、２Ｂ・・・・・・
データバス、２Ｃ・・・−・・割込バス、３・・・・・
・ＲＡＭ、４Ａ、４Ｂ・・・・・・オプションボードユ
ニット、５Ａ、５Ｂ・・・・・・入出力装置、６・・・
・・・補助記憶制御ボード、７・・・・・・マンマシン
制御ボード、８・・・・・・補助記憶装置、９・・・・
・・キーボード、１０・・・・・・ＣＲＴ、４１・・・
・・・ローカルＣＰＵ、４２・・・・・・共有メモリ、
４３・・・・・・割込回路、４４・・・・・・ＲＯＭ０ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 π １ グ （テ：ＩフフＯしイ） 第２ 図 笥 ３ ：
Claims (1)
- 【特許請求の範囲】 メインＣＰＵと複数のローカルＣＰＵとがそれぞれ共有
メモリおよび割込回路を介して結合されてなるマルチＣ
ＰＵシステムにおいて、 前記ローカルＣＰＵの各々にそこで行なう仕事の種類と
その内容を示すデバイステーブルを記憶するリードオン
リメモリを設け、 イニシャルスタート時には各ローカルＣＰＵのデバイス
テーブルを前記共有メモリにセットし割込信号を発して
前記メインＣＰＵの所定メモリに登録することを特徴と
するローカルＣＰＵのログオン方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22440188A JPH0273447A (ja) | 1988-09-09 | 1988-09-09 | ローカルｃｐｕのログオン方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22440188A JPH0273447A (ja) | 1988-09-09 | 1988-09-09 | ローカルｃｐｕのログオン方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0273447A true JPH0273447A (ja) | 1990-03-13 |
Family
ID=16813177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22440188A Pending JPH0273447A (ja) | 1988-09-09 | 1988-09-09 | ローカルｃｐｕのログオン方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0273447A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07261756A (ja) * | 1994-03-18 | 1995-10-13 | Yamaha Corp | 電子楽器ネットワークシステム |
-
1988
- 1988-09-09 JP JP22440188A patent/JPH0273447A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07261756A (ja) * | 1994-03-18 | 1995-10-13 | Yamaha Corp | 電子楽器ネットワークシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170472A (en) | Dynamically changing a system i/o configuration definition | |
| JPH0221622B2 (ja) | ||
| KR920005282B1 (ko) | 멀티 프로세서 시스템의 시스템 관리장치 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| EP0117930B1 (en) | Interactive work station with auxiliary microprocessor for storage protection | |
| JPH0273447A (ja) | ローカルｃｐｕのログオン方法 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPS60110479A (ja) | 外字処理機能を持つ制御装置 | |
| KR940007827B1 (ko) | 실시간 운영체계에서의 운영체계와 사용자 프로그램의 정합방법 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPS6269309A (ja) | 周辺装置初期化制御方式 | |
| JPS628830B2 (ja) | ||
| JPH0537308Y2 (ja) | ||
| JPS60239840A (ja) | 擬似障害発生装置 | |
| JPS6383826A (ja) | ハ−ドコピ−制御装置 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPS6041154A (ja) | チヤネル割込制御方式 | |
| JPS6231386B2 (ja) | ||
| JPH0468458A (ja) | データ通信処理装置 | |
| JPH05113939A (ja) | データ転送装置および方法 | |
| JPS6277656A (ja) | プログラムデバッグ方式 |