JP3153836B2 - 多重化警報信号処理回路 - Google Patents
多重化警報信号処理回路Info
- Publication number
- JP3153836B2 JP3153836B2 JP07954793A JP7954793A JP3153836B2 JP 3153836 B2 JP3153836 B2 JP 3153836B2 JP 07954793 A JP07954793 A JP 07954793A JP 7954793 A JP7954793 A JP 7954793A JP 3153836 B2 JP3153836 B2 JP 3153836B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- alarm
- alarm signal
- multiplexed
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、通信装置等で使用す
る警報信号処理回路に関するものである。
る警報信号処理回路に関するものである。
【０００２】
【従来の技術】図５は、従来の警報信号処理回路を含む
警報信号処理システムを示すブロック図である。図にお
いて、５１は警報信号処理システム上で監視対象となる
ものであり、故障等が生じた場合に警報信号を発する収
容装置である。この従来例では、１４台の収容装置が含
まれており、＃１〜＃１４はそれぞれの収容装置を識別
するために付したものである。５２は収容装置５１から
の警報信号を受信し、処理を行なう警報信号処理回路、
５３は警報信号処理回路５２を含み、処理結果に応じて
表示等を行なう警報信号処理装置である。
警報信号処理システムを示すブロック図である。図にお
いて、５１は警報信号処理システム上で監視対象となる
ものであり、故障等が生じた場合に警報信号を発する収
容装置である。この従来例では、１４台の収容装置が含
まれており、＃１〜＃１４はそれぞれの収容装置を識別
するために付したものである。５２は収容装置５１から
の警報信号を受信し、処理を行なう警報信号処理回路、
５３は警報信号処理回路５２を含み、処理結果に応じて
表示等を行なう警報信号処理装置である。
【０００３】図６は、従来の警報信号処理回路を示すブ
ロック図であり、図において４１は入力された多重化警
報信号を８ビットのパラレル信号に変換するシリアル／
パラレル変換回路、４２はシリアル／パラレル変換回路
４１からの８ビットパラレル信号を所定番地に記憶する
警報信号記憶用ＲＡＭ、４３は警報信号記憶用ＲＡＭ４
２等を制御するＣＰＵ、４４はＣＰＵ４３用のＲＡＭ、
４５はプログラム等を格納するＲＯＭ、４６は警報出力
用のＩ／Ｏポート、４７はパルス信号４０９を発生させ
るパルスジュネレータ４８よりパルス信号４０９を受け
て警報信号記憶用ＲＡＭ４２に対しアドレス信号を送出
するアドレスカウンタである。
ロック図であり、図において４１は入力された多重化警
報信号を８ビットのパラレル信号に変換するシリアル／
パラレル変換回路、４２はシリアル／パラレル変換回路
４１からの８ビットパラレル信号を所定番地に記憶する
警報信号記憶用ＲＡＭ、４３は警報信号記憶用ＲＡＭ４
２等を制御するＣＰＵ、４４はＣＰＵ４３用のＲＡＭ、
４５はプログラム等を格納するＲＯＭ、４６は警報出力
用のＩ／Ｏポート、４７はパルス信号４０９を発生させ
るパルスジュネレータ４８よりパルス信号４０９を受け
て警報信号記憶用ＲＡＭ４２に対しアドレス信号を送出
するアドレスカウンタである。
【０００４】１０１は、入力される多重化警報信号、４
０２はパラレル化された警報信号、４０４はＣＰＵから
のアドレスバス、４０５はＣＰＵのデータバス、４０３
はパラレルデータ記憶用のアドレスバス、４０９はパル
スジュネレータ４８より発生されるパルス信号、４１０
はクロック信号、４１１はフレームパルスである。
０２はパラレル化された警報信号、４０４はＣＰＵから
のアドレスバス、４０５はＣＰＵのデータバス、４０３
はパラレルデータ記憶用のアドレスバス、４０９はパル
スジュネレータ４８より発生されるパルス信号、４１０
はクロック信号、４１１はフレームパルスである。
【０００５】次に動作について説明する。多重化された
警報信号１０１は、シリアル／パラレル変換回路４１に
おいて８ビットのパラレル信号に変換された後、パルス
ジェネレータ４８からのパルス信号４０９に同期したア
ドレス信号４０３で指示されたＲＡＭ４２の番地に記憶
される。ＲＡＭ４２に記憶されたデータは、アドレスバ
ス４０４及びデータバス４０５を介してＣＰＵ４３が読
み出しを行い、ＲＯＭ４５に指示された、警報処理を行
いＩ／Ｏポート４６より外部に出力される。かかる外部
出力を受けて、開示しない制御盤等において故障した収
容装置が故障内容とともに表示される。
警報信号１０１は、シリアル／パラレル変換回路４１に
おいて８ビットのパラレル信号に変換された後、パルス
ジェネレータ４８からのパルス信号４０９に同期したア
ドレス信号４０３で指示されたＲＡＭ４２の番地に記憶
される。ＲＡＭ４２に記憶されたデータは、アドレスバ
ス４０４及びデータバス４０５を介してＣＰＵ４３が読
み出しを行い、ＲＯＭ４５に指示された、警報処理を行
いＩ／Ｏポート４６より外部に出力される。かかる外部
出力を受けて、開示しない制御盤等において故障した収
容装置が故障内容とともに表示される。
【０００６】
【発明が解決しようとする課題】従来の警報信号処理回
路は、以上のように構成されるので大量の多重化警報信
号のデータを処理する場合は、ＣＰＵの動作が追いつか
ない、または、データの読み逃しを行うなど実用上好ま
しくない点があった。
路は、以上のように構成されるので大量の多重化警報信
号のデータを処理する場合は、ＣＰＵの動作が追いつか
ない、または、データの読み逃しを行うなど実用上好ま
しくない点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、大量のデータを読み逃しなくシ
ンプルな回路で処理することを目的としている。
ためになされたもので、大量のデータを読み逃しなくシ
ンプルな回路で処理することを目的としている。
【０００８】
【課題を解決するための手段】この発明に係る多重化警
報信号処理回路は、多重化警報信号よりモードビットを
検出するモードビット検出回路と、同一の処理を行う多
重化警報信号を収集するデマルチプレクサと、収集され
た多重化警報信号毎に警報処理を行なうタイミング処理
回路を有するものである。さらに、多重化警報信号より
マスク信号を検出するマスク信号検出回路と、このマス
ク信号を記憶するマスク信号記憶回路と、このマスク信
号に応じて所定時にマスクビット信号を出力する回路
と、マスクビット信号に応じて多重化警報信号をマスク
するゲートとを入力部分に有するものである。また、コ
ピー信号を有する多重化警報信号よりコピー信号を検出
するコピー信号検出回路と、コピー信号を記憶するコピ
ー信号記憶回路と、前記コピー信号に応じて前記多重化
警報信号にコピービットの内容を付加するゲートとを入
力部分に有するものである。
報信号処理回路は、多重化警報信号よりモードビットを
検出するモードビット検出回路と、同一の処理を行う多
重化警報信号を収集するデマルチプレクサと、収集され
た多重化警報信号毎に警報処理を行なうタイミング処理
回路を有するものである。さらに、多重化警報信号より
マスク信号を検出するマスク信号検出回路と、このマス
ク信号を記憶するマスク信号記憶回路と、このマスク信
号に応じて所定時にマスクビット信号を出力する回路
と、マスクビット信号に応じて多重化警報信号をマスク
するゲートとを入力部分に有するものである。また、コ
ピー信号を有する多重化警報信号よりコピー信号を検出
するコピー信号検出回路と、コピー信号を記憶するコピ
ー信号記憶回路と、前記コピー信号に応じて前記多重化
警報信号にコピービットの内容を付加するゲートとを入
力部分に有するものである。
【０００９】
【作用】この発明における警報信号処理回路は、各装置
からの警報信号に付与されたモードビットを検出し、そ
のモードビットに対応して、警報信号の処理を行うので
高速に大量の警報信号を読み逃しなく処理する。また、
マスク信号を検出し、多重化警報信号をマスクする。さ
らに、コピー信号を検出し、多重化警報信号にコピービ
ットの内容を付加する。
からの警報信号に付与されたモードビットを検出し、そ
のモードビットに対応して、警報信号の処理を行うので
高速に大量の警報信号を読み逃しなく処理する。また、
マスク信号を検出し、多重化警報信号をマスクする。さ
らに、コピー信号を検出し、多重化警報信号にコピービ
ットの内容を付加する。
【００１０】
【実施例】以下、この発明の一実施例を図について説明
する。図１において、１は多重化された警報信号１０１
の中から収容される装置５１の構成示すモードビット信
号を検出するモードビット検出回路、２は検出したモー
ドビット信号１０２を警報信号の繰り返し周期の間保持
するモードビット記憶ＲＡＭ、３は検出したモードビッ
ト信号１０３に対応して警報処理方法を指示するＲＯ
Ｍ、４は入力された多重化警報信号１０１をＲＯＭから
の警報処理指示信号１０４に対応して振り分けをするデ
マルチプレクサ、５、６は入力された警報信号に対応し
た警報処理を行い警報通知信号１０６を出力するタイミ
ング処理回路、７はモードビット記憶ＲＡＭ２及びＲＯ
Ｍ３を制御するためのアドレス信号１０７，１０８を出
力するアドレスカウンタ、８はクロック信号１１０及び
フレームパルス信号１１１からアドレスカウンタを動作
させるパルス信号１０９を生成するパルスジェネレータ
である。
する。図１において、１は多重化された警報信号１０１
の中から収容される装置５１の構成示すモードビット信
号を検出するモードビット検出回路、２は検出したモー
ドビット信号１０２を警報信号の繰り返し周期の間保持
するモードビット記憶ＲＡＭ、３は検出したモードビッ
ト信号１０３に対応して警報処理方法を指示するＲＯ
Ｍ、４は入力された多重化警報信号１０１をＲＯＭから
の警報処理指示信号１０４に対応して振り分けをするデ
マルチプレクサ、５、６は入力された警報信号に対応し
た警報処理を行い警報通知信号１０６を出力するタイミ
ング処理回路、７はモードビット記憶ＲＡＭ２及びＲＯ
Ｍ３を制御するためのアドレス信号１０７，１０８を出
力するアドレスカウンタ、８はクロック信号１１０及び
フレームパルス信号１１１からアドレスカウンタを動作
させるパルス信号１０９を生成するパルスジェネレータ
である。
【００１１】図２は図１に示すこの発明の一実施例によ
る多重化警報信号処理回路に入力される多重化警報信号
の一例である。図２において、多重化警報信号は、１６
通りのマルチフレームからなり、１４台の収納装置にお
ける８０種類の故障を識別可能に構成したものである。
ここで＃１〜＃１４は収容装置に対応するフレームであ
る。また、＃１〜＃１４はそれぞれにおいて、収容装置
の構成に対応するモードビットを有している。即ち、各
警報ビットの意味はモードビットにより指示される。こ
のとき、モードビットは２ビット割り当てられており、
４通りのモードを示す。従って、収容装置の構成が４種
類以内である場合に適用可能となる。また、Ａ〜Ｚは各
警報項目であり、各収容装置における故障内容を識別す
るものである。例えば、電源部や入力信号部等の故障を
示すものである。また、その配置は、モードビットによ
り決定される。
る多重化警報信号処理回路に入力される多重化警報信号
の一例である。図２において、多重化警報信号は、１６
通りのマルチフレームからなり、１４台の収納装置にお
ける８０種類の故障を識別可能に構成したものである。
ここで＃１〜＃１４は収容装置に対応するフレームであ
る。また、＃１〜＃１４はそれぞれにおいて、収容装置
の構成に対応するモードビットを有している。即ち、各
警報ビットの意味はモードビットにより指示される。こ
のとき、モードビットは２ビット割り当てられており、
４通りのモードを示す。従って、収容装置の構成が４種
類以内である場合に適用可能となる。また、Ａ〜Ｚは各
警報項目であり、各収容装置における故障内容を識別す
るものである。例えば、電源部や入力信号部等の故障を
示すものである。また、その配置は、モードビットによ
り決定される。
【００１２】次に動作について説明する。図１において
モードビット検出回路１は、多重化された警報信号１０
１の中からモードビットを検出する。検出されたモード
ビットは、モードビット記憶ＲＡＭ２に１周期の間記憶
され、該当する警報ビットが入力される間（例：図２の
＃１の入力期間）、警報処理方法を指示するＲＯＭ３に
出力される。警報ビットの識別はシステムクロック１１
０とフレームパルス１１１から生成されるパルス信号１
０９に同期したアドレス信号１０７，１０８とモードビ
ット信号１０３により制御される。
モードビット検出回路１は、多重化された警報信号１０
１の中からモードビットを検出する。検出されたモード
ビットは、モードビット記憶ＲＡＭ２に１周期の間記憶
され、該当する警報ビットが入力される間（例：図２の
＃１の入力期間）、警報処理方法を指示するＲＯＭ３に
出力される。警報ビットの識別はシステムクロック１１
０とフレームパルス１１１から生成されるパルス信号１
０９に同期したアドレス信号１０７，１０８とモードビ
ット信号１０３により制御される。
【００１３】ＲＯＭにはモードビットに対応した警報ビ
ットの処理方法が格納記憶されており、警報処理方法指
示信号１０４は、入力された多重化警報信号１０１の振
り分けをデマルチプレクサ４に指示する。多重化警報信
号１０１はデマルチプレクサ４において警報処理方法の
同一のものが集められ、警報種別に対応した警報処理を
タイミング処理回路５，６で実施され警報通知信号１０
６として出力される。
ットの処理方法が格納記憶されており、警報処理方法指
示信号１０４は、入力された多重化警報信号１０１の振
り分けをデマルチプレクサ４に指示する。多重化警報信
号１０１はデマルチプレクサ４において警報処理方法の
同一のものが集められ、警報種別に対応した警報処理を
タイミング処理回路５，６で実施され警報通知信号１０
６として出力される。
【００１４】従って、この実施例にかかる発明によれ
ば、多重化された警報信号の中からモードビット等を読
み出し、モードビットに対応した警報処理をリアルタイ
ムに多重化したまま行う構成としたので大量のデータを
読み逃しなく、シンプルかつ安価な回路で処理するとが
可能となる。
ば、多重化された警報信号の中からモードビット等を読
み出し、モードビットに対応した警報処理をリアルタイ
ムに多重化したまま行う構成としたので大量のデータを
読み逃しなく、シンプルかつ安価な回路で処理するとが
可能となる。
【００１５】なお、上記実施例では、モードビットを２
ビットとしたが、これに限らず、３ビット、４ビットで
もよく、収容装置の数及びその種類に応じて適宜選択で
きるものである。
ビットとしたが、これに限らず、３ビット、４ビットで
もよく、収容装置の数及びその種類に応じて適宜選択で
きるものである。
【００１６】なお上記実施例では、多重化された警報信
号からモードビットを検出し警報処理方法の指示及び警
報処理の実施を行う回路のみについて記述したが、さら
に警報データのマスクをその前段階として行なってもよ
い。即ち、図１で示した警報信号処理回路に入力される
前にマスク機能を加えるものである。
号からモードビットを検出し警報処理方法の指示及び警
報処理の実施を行う回路のみについて記述したが、さら
に警報データのマスクをその前段階として行なってもよ
い。即ち、図１で示した警報信号処理回路に入力される
前にマスク機能を加えるものである。
【００１７】図３は警報信号マスク回路の一実施例であ
る。図１と同一符号を付した構成は、図１の構成と同一
又は相当部を示す。図において、２１は多重化警報信号
１０１の中からマスク信号を検出し、出力するマスク信
号検出回路、２２はマスク信号検出回路２１において検
出されたマスク信号を記憶するマスク信号記憶ＲＡＭ、
２３はマスク信号記憶ＲＡＭ２２からのデータを受け、
所定のタイミングで出力するＲＯＭ、２４はＲＯＭ２３
の出力と多重化警報信号１０１の論理積をとるアンドゲ
ートである。
る。図１と同一符号を付した構成は、図１の構成と同一
又は相当部を示す。図において、２１は多重化警報信号
１０１の中からマスク信号を検出し、出力するマスク信
号検出回路、２２はマスク信号検出回路２１において検
出されたマスク信号を記憶するマスク信号記憶ＲＡＭ、
２３はマスク信号記憶ＲＡＭ２２からのデータを受け、
所定のタイミングで出力するＲＯＭ、２４はＲＯＭ２３
の出力と多重化警報信号１０１の論理積をとるアンドゲ
ートである。
【００１８】次に動作について説明する。警報信号マス
ク回路に入力された多重化警報信号１０１は分岐され、
マスク信号検出回路２１に入力される。かかるマスク信
号検出回路２１では、多重化警報信号１０１の中からマ
スクを指示する信号２０２が検出され出力される。そし
て、かかる信号２０２はマスク信号記憶ＲＡＭ２２に入
力され所定期間記憶されることになる。
ク回路に入力された多重化警報信号１０１は分岐され、
マスク信号検出回路２１に入力される。かかるマスク信
号検出回路２１では、多重化警報信号１０１の中からマ
スクを指示する信号２０２が検出され出力される。そし
て、かかる信号２０２はマスク信号記憶ＲＡＭ２２に入
力され所定期間記憶されることになる。
【００１９】一方、システムクロック２１０とフレーム
パルス２１１からパルスジェネレータ２８において生成
されるパルス信号２０９に同期したアドレス信号２０
７、２０８がマスク信号記憶ＲＡＭ２２及びＲＯＭ２３
のアドレス指定を行なう。そして、ＲＯＭ２３で指示さ
れた警報ビットのマスクをアンドゲート２４によって実
施する。アンドゲート２４の出力信号２０５は図１で示
した警報信号処理回路に入力される。これによって、不
要な故障警報をなくすことができ、実施例１で示した発
明を実行する上で効果的なものとなる。
パルス２１１からパルスジェネレータ２８において生成
されるパルス信号２０９に同期したアドレス信号２０
７、２０８がマスク信号記憶ＲＡＭ２２及びＲＯＭ２３
のアドレス指定を行なう。そして、ＲＯＭ２３で指示さ
れた警報ビットのマスクをアンドゲート２４によって実
施する。アンドゲート２４の出力信号２０５は図１で示
した警報信号処理回路に入力される。これによって、不
要な故障警報をなくすことができ、実施例１で示した発
明を実行する上で効果的なものとなる。
【００２０】また、同様に警報データのコピーに使用す
ることも可能である。即ち、図１で示した警報信号処理
回路に入力される前にコピー機能を実行するものであ
る。図４は警報信号コピー回路の一実施例である。図１
と同一符号を付した構成は、図１の構成と同一又は相当
部を示す。図において、３１は多重化された警報信号１
０１の中からコピー指示信号３０２を検出し出力するコ
ピー信号検出回路、３２は係るコピー指示信号３０２を
所定アドレスに記憶するコピー信号記憶ＲＡＭ、３３は
コピー信号記憶ＲＡＭ３２からのデータを受け、所定の
タイミングで出力するＲＯＭ、３４はＲＯＭ３３の出力
と多重化警報信号１０１の論理和をとるアンドゲートで
ある。
ることも可能である。即ち、図１で示した警報信号処理
回路に入力される前にコピー機能を実行するものであ
る。図４は警報信号コピー回路の一実施例である。図１
と同一符号を付した構成は、図１の構成と同一又は相当
部を示す。図において、３１は多重化された警報信号１
０１の中からコピー指示信号３０２を検出し出力するコ
ピー信号検出回路、３２は係るコピー指示信号３０２を
所定アドレスに記憶するコピー信号記憶ＲＡＭ、３３は
コピー信号記憶ＲＡＭ３２からのデータを受け、所定の
タイミングで出力するＲＯＭ、３４はＲＯＭ３３の出力
と多重化警報信号１０１の論理和をとるアンドゲートで
ある。
【００２１】次に動作について説明する。警報信号コピ
ー回路に入力された多重化された警報信号１０１は分岐
され、コピー信号検出回路３１に入力される。かかるコ
ピー信号検出回路３１では、多重化警報信号１０１の中
からコピーを指示する信号３０２が検出され出力され
る。そして、かかる信号３０２はコピー信号記憶ＲＡＭ
に入力され所定期間記憶されることになる。
ー回路に入力された多重化された警報信号１０１は分岐
され、コピー信号検出回路３１に入力される。かかるコ
ピー信号検出回路３１では、多重化警報信号１０１の中
からコピーを指示する信号３０２が検出され出力され
る。そして、かかる信号３０２はコピー信号記憶ＲＡＭ
に入力され所定期間記憶されることになる。
【００２２】一方、システムクロック３１０とフレーム
パルス３１１からパルスジェネレータ３８において生成
されるパルス信号３０９に同期したアドレス信号３０
７、３０８がコピー信号記憶ＲＡＭ３２及びＲＯＭ３３
のアドレス指定を行なう。そして、ＲＯＭ３３で指示さ
れた警報ビットのコピーをオアゲート３４によって実施
する。オアゲート３４の出力は図１で示した警報信号処
理回路に入力される。これにより故障につき関連する収
容装置につき警報処理を行なうことができる。
パルス３１１からパルスジェネレータ３８において生成
されるパルス信号３０９に同期したアドレス信号３０
７、３０８がコピー信号記憶ＲＡＭ３２及びＲＯＭ３３
のアドレス指定を行なう。そして、ＲＯＭ３３で指示さ
れた警報ビットのコピーをオアゲート３４によって実施
する。オアゲート３４の出力は図１で示した警報信号処
理回路に入力される。これにより故障につき関連する収
容装置につき警報処理を行なうことができる。
【００２３】尚、上記警報信号マスク回路及び警報信号
コピー回路はそれぞれ単独に警報信号処理回路に付加す
ることとしたが、これに限らず、両方とも付加する構成
としてもよい。
コピー回路はそれぞれ単独に警報信号処理回路に付加す
ることとしたが、これに限らず、両方とも付加する構成
としてもよい。
【００２４】尚、図１、図３及び図４においてアドレス
カウンタ７、２７、３７及びパルスジェネレータ８、２
８、３８をそれぞれ別個に表示したが、別個に設けなけ
ればならないという趣旨ではなく、共通化してもよい。
共通化することにより回路規模を削減することができ
る。
カウンタ７、２７、３７及びパルスジェネレータ８、２
８、３８をそれぞれ別個に表示したが、別個に設けなけ
ればならないという趣旨ではなく、共通化してもよい。
共通化することにより回路規模を削減することができ
る。
【００２５】
【発明の効果】以上のように、この発明によれば、多重
化された警報信号の中からモードビット等を読み出し、
モードビットに対応した警報処理をリアルタイムに多重
化したまま行う構成としたので大量のデータを読み逃し
なく、シンプルかつ安価な回路で処理するとが可能とな
る。また、マスク機能を有するので、不要な故障警報を
なくすことができる。さらに、コピー機能を有するの
で、故障につき関連する収容装置につき警報処理を行な
うことができる。
化された警報信号の中からモードビット等を読み出し、
モードビットに対応した警報処理をリアルタイムに多重
化したまま行う構成としたので大量のデータを読み逃し
なく、シンプルかつ安価な回路で処理するとが可能とな
る。また、マスク機能を有するので、不要な故障警報を
なくすことができる。さらに、コピー機能を有するの
で、故障につき関連する収容装置につき警報処理を行な
うことができる。
【図１】この発明の一実施例による多重化警報信号処理
回路の構成図である。
回路の構成図である。
【図２】この発明の一実施例による多重化警報信号回路
に入力される多重化警報信号の一例を示す図である。
に入力される多重化警報信号の一例を示す図である。
【図３】この発明の他の実施例による警報信号処理回路
の構成図である。
の構成図である。
【図４】この発明の他の実施例による警報信号処理回路
の構成図である。
の構成図である。
【図５】従来の警報信号処理システムのブロック図であ
る。
る。
【図６】従来の警報信号処理回路のブロック図である。
１ モードビット検出回路 ２ モードビット記憶ＲＡＭ ３ ＲＯＭ ４ デマルチプレクサ ５ タイミング処理回路 ６ タイミング処理回路 ２１ マスク信号検出回路 ２２ マスク信号記憶ＲＡＭ ２４ アンドゲート ３１ コピー信号検出回路 ３２ コピー信号記憶ＲＡＭ ３４ オアゲート １０１ 多重化警報信号
Claims (3)
- 【請求項１】 警報項目に対応する警報ビット及び収容
装置毎に定められた警報データの構成を識別するモード
ビットとからなる多重化警報信号を入力する入力部と、
この入力部からの多重化警報信号より前記モードビット
を検出するモードビット検出回路と、前記モードビット
検出回路により検出されたモードビットが同一である多
重化警報信号を収集するデマルチプレクサと、収集され
た多重化警報信号毎に警報処理を行なうタイミング処理
回路からなる多重化警報信号処理回路。 - 【請求項２】 マスク信号を有する多重化警報信号より
マスク信号を検出するマスク信号検出回路と、前記マス
ク信号を記憶するマスク信号記憶回路と、前記マスク信
号に応じて所定時にマスクビット信号を出力する回路
と、前記マスクビット信号に応じて前記多重化警報信号
をマスクするゲートとを前記入力部に有することを特徴
とする請求項１記載の多重化警報信号処理回路。 - 【請求項３】 コピー信号を有する多重化警報信号より
コピー信号を検出するコピー信号検出回路と、前記コピ
ー信号を記憶するコピー信号記憶回路と、前記コピー信
号に応じて前記多重化警報信号にコピービットの内容を
付加するゲートとを前記入力部に有することを特徴とす
る請求項１又は請求項２記載の多重化警報信号処理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07954793A JP3153836B2 (ja) | 1993-04-06 | 1993-04-06 | 多重化警報信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07954793A JP3153836B2 (ja) | 1993-04-06 | 1993-04-06 | 多重化警報信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291742A JPH06291742A (ja) | 1994-10-18 |
| JP3153836B2 true JP3153836B2 (ja) | 2001-04-09 |
Family
ID=13693031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07954793A Expired - Fee Related JP3153836B2 (ja) | 1993-04-06 | 1993-04-06 | 多重化警報信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3153836B2 (ja) |
-
1993
- 1993-04-06 JP JP07954793A patent/JP3153836B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291742A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795088B2 (ja) | 自動回路テスト装置 | |
| JP3153836B2 (ja) | 多重化警報信号処理回路 | |
| US5668531A (en) | Synchronized alarm holding system | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JPH064301A (ja) | 時分割割込制御方式 | |
| KR940000908Y1 (ko) | 디스플래이의 제어 회로 | |
| JP2001228215A (ja) | 集積回路の信号モニタ装置 | |
| JPH11191080A (ja) | メモリ試験装置 | |
| JP2613399B2 (ja) | 警報情報監視方式 | |
| JP2734613B2 (ja) | 障害情報収集方式 | |
| JP2000010604A (ja) | プラント制御システムにおけるディジタル制御装置 | |
| JPH10143241A (ja) | 異常監視装置 | |
| JP3363733B2 (ja) | 警報信号処理回路 | |
| JP2000295218A (ja) | 警報マスク回路 | |
| JP2910835B2 (ja) | マスタ・スレーブ方式のシリアルバス監視方式 | |
| JPS63180293A (ja) | プラント状態監視装置 | |
| JPH0991028A (ja) | 電力用保護制御装置のシーケンス制御試験方法 | |
| JP2000132426A (ja) | デジタル信号処理用割込信号の障害監視／自動復旧装置 | |
| JPH11355238A (ja) | アラームマスク処理装置 | |
| JPS6367844A (ja) | 動作状態監視回路 | |
| JPH088506B2 (ja) | パリティチェック方式 | |
| JPH02246537A (ja) | ディジタルスタッフ制御方式 | |
| JPH0410197A (ja) | 警報信号処理回路 | |
| JPS59211342A (ja) | 障害監視回路 | |
| JPH0313135A (ja) | アラーム処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |