KR940000908Y1

KR940000908Y1 - 디스플래이의 제어 회로

Info

Publication number: KR940000908Y1
Application number: KR2019910012633U
Authority: KR
Inventors: 오창주
Original assignee: 금성계전 주식회사; 성기설
Priority date: 1991-08-08
Filing date: 1991-08-08
Publication date: 1994-02-21
Also published as: KR930005434U

Abstract

내용 없음.

Description

디스플래이의 제어 회로

제1도는 종래의 디스플래이의 회로도.

제2도는 본 고안에 따른 디스플래이의 제어 회로도.

제3도 및 제4도는 본 고안에 따른 디스플래이의 제어 방법의 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1 : MPU 4 : CRTC

9 : 문자 발생기 10 : 병렬/직렬 신호 변환기

11 : 디스플래이 장치 20 : MPU 발진부

21 : 리세트 및 와치도그부 22 : MPU 듀얼 포트 램

23 : MPU 메모리 24 : CRTC 듀얼 포트 램

25 : CRTC 발진부 26 : 신호 등기부

본 고안은 씨알티(CRTC), 엘씨디(LCD), 이엘(EL)등의 디스플래이 장치의 제어에 관한 것으로, 특히 고해상도, 고속 디스플래이에 적당하도록 한 디스플래이의 제어 방법 및 그 회로에 관한 것이다.

제1도는 일반적으로 사용되고 있는 종래의 디스플래이 제어회로로서 이에 도시한 바와 같이 MPU(1)와 상기 MPU(1)의 프로그램을 내장하고 있는 롬(2)과, MPU(1 )의 프로그램을 수행시 데이타를 일시 저장하는 램(3)과, 디스플래이를 제어하는 씨알티 제어부(이하 CRTC(4)라 칭한다)와, 상기 MPU(1) 및 CRTC(4)의 신호에 대한 사용권을 분리하는 멀티플랙서(5), 디스플래이할 데이타를 저장하는 메모리(7)와, 상기 메모리(7)에 저장된 데이타로 부터 디스플래이할 문자를 만들어내는 문자 발생기(9)와, 상기 문자 발생기(9)에서 나오는 병렬 신호를 직렬 신호로 변환하는 병렬/직렬 신호 변환기(10)와, 상기CRTC(4)와 병렬/직렬 신호 변환기(10)에 클럭신호를 인가하는 클럭 발생기(8)로 구성된다.

상기와 같이 구성되는 종래의 회로에 대하여 그 동작 및 문제점을 설명하면 다음과 같다.

CRTC(4)가 메모리(7)를 사용하지 않는 동안은 MPU(1)에서 디스플래이하고자 하는 내용을 상기 메모리(7)에 저장한다. 그리고 상기 메모리(7)에 저장된 내용을 CRTC(4)가 순차적으로 출력하고 문자 발생기(9)는 상기 메모리(7)에 저장된 데이타로 부터 문자를 출력시킨다. 또한 병렬/직렬 신호 변환기(10)는 문자 발생기(9)에서 출력된 병렬 데이타를 클럭 발생기(8)의 신호에 따라 직렬 데이타로 변환하고 직렬화된 데이타로서 디스플래이 장치(11)가 동작하게 된다.

그러나 상기와 같은 회로는 MPU(1)와 CRTC(4)의 출력신호를 메모리(7)에 인가할 때 이들을 멀티플렉서(5)에 의해 각기 구별하여야 하므로 상기 메모리(7)의 데이타를 변경하고자 할 때에는 상기 CRTC(4)가 사용하지 않는 시간을 기다려야 하며 MPU(1)에서 CRTC(4)가 사용하지 않는 시간을 감지하기가 어려우므로 메모리(7)의 데이타를 변경 후 데이타가 정확히 변경되었는지를 확인하여야 하며 이로 인하여 데이타 변경시 많은 지연 시간이 수반되고 MPU(1)의 수행에 무리한 부담을 가중시킨다.

이에 따라 본 고안은 상기와 같은 종래 회로의 결함을 해결하고자 멀티플렉서와 메모리를 듀얼 포트 램으로 대체하고 메모리의 사용에 대한 우선권을 MPU에 부여함으로써 디스플래하고자 하는 데이타를 변경할 때에는 CRTC의 사용 여부에 관계없이 MPU에서 즉각 데이타를 변환하도록 하여 시간 지연 및 MPU의 변경 데이타를 확인하는 과정이 제거되도록 안출된 것으로 이를 상세히 설명하면 다음과 같다.

제2도는 본 고안의 구성으로서 이에 도시한 바와 같이 시스템은 전체적으로 M PU부와 디스플래이부로 구분이 되는데, MPU부는 시스템의 제어 장치에 대한 제어와 함께 어드레스 맵(Address Map)을 할당하는 MPU(1)와, 전원의 투입시 상기 MPU( 1)와 CRTC(4)에 초기 리세트 신호를 제공하고 상기 MPU(1) 프로그램의 수행시 이상의 유무를 감시하는 와치 도그(Watch Dog)부(21)와, 외부로 부터 입력되는 신호를 처리하는 MPU 듀얼 포트부(22)와, MPU(1)의 프로그램을 내장하고 있는 롬과, MPU(1 )의 프로그램 수행에 필요한 램을 포함하는 MPU 메모리부(23)와, MPU(1) 동작을 수행을 위한 클럭을 제공하는 MPU 발진부(20)로 구성이 된다.

그리고 디스플래이 제어부는 다시 CRTC 듀얼 포트 램(24)의 데이타를 순차적으로 수평 동기 신호와 수직 동기 신호 그리고 커서 신호등을 출력하는 CRTC(4)와, 디스플래이할 데이타를 상기 MPU(1)로 부터 공급받아 CRTC(4)에 의해 순차적으로 출력하기 위해 데이타를 저장하는 CRTC EB얼 포트 램(24)와, CRTC듀얼 포트 램(24)의 출력 데이타에 의해 그 데이타에 해당하는 문자를 만들어 출력하는 문자 발생부(9)와, 상기 문자 발생기(9)로 부터 공급된 병렬 신호를 클럭에 동기시켜 직렬 신호로 변환하는 병렬/직렬 신호 변환기(10)와, 디스플래이 제어부 전체에 클럭신호 및 동기 신호를 제공하는 CRTC 발진부(25)와, 상기 디스플래이 제어부로 부터 CRTC,LCD,EL등의 디스플래이 장치로 출력되는 모든 신호에 동기를 맞추는 신호 동기부(26)로 구성된다.

상기와 같이 구성되는 본 고안의 회로에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.

먼저, 본 발명은 MPU(1)와 MPU 메모리부(23)에 내장된 프로그램에 의해 동작하며 이때의 프로그램은 전원 투입시 모든 장치를 초기화하고 그 후에 MPU 듀얼 포트 램(22)에 외부로 부터 입력되는 데이타를 CRTC 듀얼 포트 램(24)으로 전송시켜 디스플래이 제어 회로의 동작에 의해 디스플래이 장치(11)에 구동신호를 공급한다.

한편, 상기 MPU(1)와 디스플래이 제어 회로는 서로 연관 관계를 갖고 병렬로 동시에 수행하며 그 수행의 과정을 제3도 및 제4도의 제어 흐름도와 함께 상세히 설명하면 다음과 같다.

즉, 전원 투입 또는 리세트 및 와치도그(21)의 작동시에는 와치도그(21)부에 펄스 신호를 출력함과 아울러 MPU 듀얼 포트 램(22)을 클리어하여 초기화하고 CRTC 듀얼 포트 램(24)에 대한 초기 데이타를 입력하여 저장하고 CRTC(4)의 구동에 필요한 데이타를 초기 설정하기 위해 CRTC(4)를 초기화하고 나서 CRTC(4)의 작동을 시작하는데, 먼저 MPU 듀얼 포트 램(22)의 상태를 조사하여 외부 신호 입력 데이타의 변동이 있으면 MPU 듀얼 포트 램(22)의 변경된 데이타 내용을 CRTC 듀얼 포트 램(24)으로 전송하고 와치도그부(21)에 펄스를 출력하여 상기의 과정을 반복하게 된다.

한편, CRTC(4)가 작동을 시작하면 메모리 어드레스와 라스터 어드레스를 초기화하고 CRTC(4)에서 듀얼 포트 램(24)으로 메모리 어드레스 신호를 출력함과 아울러 듀얼 포트 램(24)에서 문자 발생기(9)로 데이타 신호를 출력하고 CRTC(4)에서 문자 발생기(9)로 라스터 어드레스 신호를 출력한다. 그리고 문자 발생기(9)에서 병렬/직렬 신호 변환기(10)로 병렬 문자 데이타를 출력하고 상기 병렬/직렬 신호 변환기(10)에서 병렬 문자 데이타를 직렬 문자 데이타로 전환하여 디스플래이 장치로 출력한 다음 메모리의 어드레스를 1증가시키고 메모리 어드레스가 수평 최대 글자수와 같은가를 체크하여 같으면 라스터 어드레스를 1증가시키고 다시 라스터 어드레스가 한글자당 표현 줄 수와 같은가를 체크하여 같으면 라스터 어드레스를 제로로 설정하고 다시 수평 최대 글자수와 수직 최대 글자수의 곱이 메모리어드레스와 같으면 한 장을 모두 표현한 것이므로 메모리 어드레스를 제로로 초기화한다.

이상에서와 같이 멀티 플렉서와 메모리를 듀얼 포트 램으로 대체하고 메모리의 사용에 대한 우선권을 MPU에 부여함으로써 디스플래이하고자 하는 데이타를 변경할 때에는 CRTC의 사용 여부에 관계없이 MPU에서 즉각 데이타를 변환하도록 하여 시간 지연 및 MPU의 변경 데이타를 확인하는 부담을 제거할 수 있다.

Claims

시스템의 제어 장치에 대한 제어와 함께 어드레스 맵을 할당하는 MPU(1)와, 전원의 투입시 상기와 CRTC(4)에 초기 리세트 신호를 제공하고 상기 MPU(1) 프로그램의 수행시 이상의 유무를 감시하는 와치도그부(21)와, 외부로 부터 입력되는 신호를 처리하는 MPU 듀얼 포트부(22)와, MPU(1)의 프로그램을 내장하고 있는 롬 및 MPU(1 )의 프로그램 수행에 필요한 램을 포함하는 MPU 메모리부(23)와, MPU(1) 동작의 수행을 위한 클럭을 제공하는 MPU 발진부(20)와, CRTC 듀얼 포트 램(24)의 데이타를 순차적으로 출력하며 수평 동기 신호와 수직 동기 신호 그리고 커서 신호등을 출력하는 CRTC(4)와, 디스플래이할 데이타를 상기 MPU(1)로 부터 공급받아 CRTC(4)에 의해 순차적으로 출력하기 위해 데이타를 저장하고 있는 CRTC 듀얼 포트 램(24)과, CRTC 듀얼 포트 램(24)의 출력 데이타에 의해 그 데이타에 해당하는 문자를 만들어 출력하는 문자 발생부(9)와, 상기 문자 발생기(9)로 부터 공급된 병렬 신호를 클럭에 동기시켜 직렬 신호로 변환하는 병렬/직렬 신호 변환기(10)와, 디스플래이 제어 회로 전체에 클럭신호 및 동기 신호를 제공하는 CRTC 발진부(25)와, 상기 디스플래이 제어 회로로 부터 CRTC,LCD,EL등의 디스플래이 장치(11)로 출력되는 모든 신호에 동기를 맞추는 신호 동기부(26)을 포함하는 구성한 것을 특징으로 하는 디스플래이의 제어 회로.