JPH0410197A - 警報信号処理回路 - Google Patents
警報信号処理回路Info
- Publication number
- JPH0410197A JPH0410197A JP11355090A JP11355090A JPH0410197A JP H0410197 A JPH0410197 A JP H0410197A JP 11355090 A JP11355090 A JP 11355090A JP 11355090 A JP11355090 A JP 11355090A JP H0410197 A JPH0410197 A JP H0410197A
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- counter
- signal
- item
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 42
- 230000015654 memory Effects 0.000 claims abstract description 30
- 230000002159 abnormal effect Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Alarm Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、時分割多重化された複数の警報項目の警報
信号のうち、ある警報項目の警報信号が所定の時間以上
継続して異常を示している場合に、当該警報項目の異常
情報を出力する警報信号処理回路に関するものである。
信号のうち、ある警報項目の警報信号が所定の時間以上
継続して異常を示している場合に、当該警報項目の異常
情報を出力する警報信号処理回路に関するものである。
第6図は従来の警報信号処理回路を示すブロック図であ
る。図において、1は時分割多重化されて送られてくる
複数の警報信号が入力される入力端子であり、2は入力
端子1より入力された警報信号を各警報項目毎に分離す
るシリアル/パラレル変換器である。3はこのシリアル
/パラレル変換器2にて分離された各警報項目毎の警報
信号の異常継続時間をそれぞれ検出するタイマであり、
4はこれら各タイマ3のタイムアウト信号によって該当
する警報信号を開閉するアンドゲートである。5は各ア
ンドゲート4より出力される信号を再度多重化するパラ
レル/シリアル変換器であり、6はこのパラレル/シリ
アル変換器5からの多重化された異常情報が出力される
出力端子である。
る。図において、1は時分割多重化されて送られてくる
複数の警報信号が入力される入力端子であり、2は入力
端子1より入力された警報信号を各警報項目毎に分離す
るシリアル/パラレル変換器である。3はこのシリアル
/パラレル変換器2にて分離された各警報項目毎の警報
信号の異常継続時間をそれぞれ検出するタイマであり、
4はこれら各タイマ3のタイムアウト信号によって該当
する警報信号を開閉するアンドゲートである。5は各ア
ンドゲート4より出力される信号を再度多重化するパラ
レル/シリアル変換器であり、6はこのパラレル/シリ
アル変換器5からの多重化された異常情報が出力される
出力端子である。
次に動作について説明する。通信機器等の複数の警報項
目の警報信号は時分割多重化されて入力端子1よりシリ
アル/パラレル変換器2に入力される。シリアル/パラ
レル変換器2はそれを各警報項目毎の警報信号に分離し
て対応するタイマ3およびアントゲ−)4に入力する。
目の警報信号は時分割多重化されて入力端子1よりシリ
アル/パラレル変換器2に入力される。シリアル/パラ
レル変換器2はそれを各警報項目毎の警報信号に分離し
て対応するタイマ3およびアントゲ−)4に入力する。
ここで、各タイマ3は入力される警報信号が正常を示す
ものであればその都度リセットされるものであり、従っ
て、一定時間以上ある警報項目の警報信号が異常を示し
た場合、該当するタイマ3はタイムアウトしてその出力
を”0″から”1”に変化させる。
ものであればその都度リセットされるものであり、従っ
て、一定時間以上ある警報項目の警報信号が異常を示し
た場合、該当するタイマ3はタイムアウトしてその出力
を”0″から”1”に変化させる。
各タイマ3がタイムアウトするまではその出力が”0″
であるため各アンドゲート4はその間閉じられており、
該当する警報項目の警報信号が異常を示すものであって
もそれがパラレル/シリアル変換器5に伝えられること
はない。しかしながら、警報信号の異常の表示が一定時
間以上継続してタイマ3がタイムアウトすると、該当す
るアンドゲート4は開かれ、当該警報項目の異常情報が
パラレル/シリアル変換器5に入力される。パラレル/
シリアル変換器5はこのアンドゲート4の出力を再度多
重化して出力端子6より出力する。
であるため各アンドゲート4はその間閉じられており、
該当する警報項目の警報信号が異常を示すものであって
もそれがパラレル/シリアル変換器5に伝えられること
はない。しかしながら、警報信号の異常の表示が一定時
間以上継続してタイマ3がタイムアウトすると、該当す
るアンドゲート4は開かれ、当該警報項目の異常情報が
パラレル/シリアル変換器5に入力される。パラレル/
シリアル変換器5はこのアンドゲート4の出力を再度多
重化して出力端子6より出力する。
以上の動作によって、多重化された各警報項目の警報信
号のうち、一定時間以上継続して(・るものだけを異常
情報として取り出すことが可能となる。
号のうち、一定時間以上継続して(・るものだけを異常
情報として取り出すことが可能となる。
従来の警報信号処理回路は以上のように構成されている
ので、警報項目の種類と同数のタイマ3およびアンドゲ
ート4が必要で、警報項目が増加するとその増加分の回
路追加が必要となり、警報項目が多数存在する通信機器
等では回路規模が大きくなってしまうという課題があっ
た。
ので、警報項目の種類と同数のタイマ3およびアンドゲ
ート4が必要で、警報項目が増加するとその増加分の回
路追加が必要となり、警報項目が多数存在する通信機器
等では回路規模が大きくなってしまうという課題があっ
た。
一方、これに対して各警報項目の警報信号の論理和をと
った後に1つのタイマ3でその異常継続時間を検出した
り、警報項目の中から1つを選択しその警報信号の異常
継続時間を1つのタイマ3で検出するものなども提案さ
れているが、複数の警報項目で重なって異常が表示され
た場合、各警報項目毎の異常継続時間を正確に検出でき
ないという課題があった。
った後に1つのタイマ3でその異常継続時間を検出した
り、警報項目の中から1つを選択しその警報信号の異常
継続時間を1つのタイマ3で検出するものなども提案さ
れているが、複数の警報項目で重なって異常が表示され
た場合、各警報項目毎の異常継続時間を正確に検出でき
ないという課題があった。
この発明は上記のような課題を解消するためになされた
もので、警報項目が多数あっても回路規模を増大させる
ことなく、各警報項目毎の異常継続時間を正確に検出で
きる警報信号処理回路を得ることを目的とする。
もので、警報項目が多数あっても回路規模を増大させる
ことなく、各警報項目毎の異常継続時間を正確に検出で
きる警報信号処理回路を得ることを目的とする。
尚、近似技術として、特開昭58−169696号に記
載されたものがある。
載されたものがある。
この発明に係る警報信号処理回路は、多重化された複数
の警報項目の各警報信号毎に、その異常継続時間の計数
値を記憶するメモリと、各警報項目の警報信号を受信す
る度にその警報項目の異常継続時間の計数値をメモリよ
りロードして、受信した警報信号が異常を示すものであ
れば歩進させ、正常を示すものであればクリアしてメモ
リに再格納し、その計数値が所定の値に達すると当該警
報項目の異常情報を出力するカウンタを備えたものであ
る。
の警報項目の各警報信号毎に、その異常継続時間の計数
値を記憶するメモリと、各警報項目の警報信号を受信す
る度にその警報項目の異常継続時間の計数値をメモリよ
りロードして、受信した警報信号が異常を示すものであ
れば歩進させ、正常を示すものであればクリアしてメモ
リに再格納し、その計数値が所定の値に達すると当該警
報項目の異常情報を出力するカウンタを備えたものであ
る。
この発明における警報信号処理回路は、各警報信号毎に
その異常継続時間の計数値を記憶するメモリと、警報信
号の受信時に該当する計数値がロドされて受信した警報
信号の異常/正常に応じてその歩進/クリアを行い、そ
の計数値が所定値に達すると異常情報を出力するカウン
タを使用して各警報項目毎の仮想タイマを形成し、入力
された各警報項目の警報信号が一定時間以上連続して異
常を示したことを、それぞれの仮想タイマで検出するこ
とにより、警報信号の処理を多重化したままで各警報項
目毎に行うことが可能な警報信号処理回路を実現する。
その異常継続時間の計数値を記憶するメモリと、警報信
号の受信時に該当する計数値がロドされて受信した警報
信号の異常/正常に応じてその歩進/クリアを行い、そ
の計数値が所定値に達すると異常情報を出力するカウン
タを使用して各警報項目毎の仮想タイマを形成し、入力
された各警報項目の警報信号が一定時間以上連続して異
常を示したことを、それぞれの仮想タイマで検出するこ
とにより、警報信号の処理を多重化したままで各警報項
目毎に行うことが可能な警報信号処理回路を実現する。
以下、この発明の一実施例を図について説明する。第1
図において、1および6は第6図に同一符号で示したも
のと同様の入力端子および出力端子である。7は時分割
多重化されて送られてくる複数の警報項目の各警報信号
毎に、その異常継続時間の計数値を記憶するメモリであ
り、8はこのメモリ7にアドレス指定信号を供給するア
ドレス指定信号である。
図において、1および6は第6図に同一符号で示したも
のと同様の入力端子および出力端子である。7は時分割
多重化されて送られてくる複数の警報項目の各警報信号
毎に、その異常継続時間の計数値を記憶するメモリであ
り、8はこのメモリ7にアドレス指定信号を供給するア
ドレス指定信号である。
9はそのリセット(RESET)端子が入力端子1に接
続されて、多重化された警報信号が入力される度に、該
当する警報項目の異常継続時間の計数値がメモリ7より
ロードされ、入力された警報信号が異常を示すものであ
る場合にはロードされた計数値を歩進させ、正常を示す
ものである場合にはその計数値をクリアしてメモリ7に
再格納するとともに、計数値が所定の値に達した場合に
は桁上げ信号をその警報項目の異常情報として、その桁
上げ(CARRY)端子より出力端子6に出力するカウ
ンタである。
続されて、多重化された警報信号が入力される度に、該
当する警報項目の異常継続時間の計数値がメモリ7より
ロードされ、入力された警報信号が異常を示すものであ
る場合にはロードされた計数値を歩進させ、正常を示す
ものである場合にはその計数値をクリアしてメモリ7に
再格納するとともに、計数値が所定の値に達した場合に
は桁上げ信号をその警報項目の異常情報として、その桁
上げ(CARRY)端子より出力端子6に出力するカウ
ンタである。
10はメモリ7およびカウンタ9に書き込みおよび読み
出しのタイミングを与えるとともに、アドレスカウンタ
8およびメモリTを制御する制御信号と、カウンタ9へ
のカウントアツプタイミングパルスとを、カウンタ9の
リセット端子に入力される警報信号に同期して発生させ
るパルスゼネレータである。
出しのタイミングを与えるとともに、アドレスカウンタ
8およびメモリTを制御する制御信号と、カウンタ9へ
のカウントアツプタイミングパルスとを、カウンタ9の
リセット端子に入力される警報信号に同期して発生させ
るパルスゼネレータである。
次に動作について説明する。ここで、第2図はその各部
の信号のタイミングを示すタイムチャートである。同図
ta>は入力端子1に入力される多重化された警報信号
、(b)はカウンタ9よりメモリ7に書き込まれる計数
値、(C)はメモリ7よりカウンタ9にロードされる計
数値、(d)はカウンタ9より出力される異常情報、(
e)はパルスゼネレータ10より出力されるカウントア
ツプタイミングパルス、(f)は同じくパルスゼネレー
タ10から出力される制御信号、(g)はアドレスカウ
ンタ8から出力されるアドレス指定信号である。
の信号のタイミングを示すタイムチャートである。同図
ta>は入力端子1に入力される多重化された警報信号
、(b)はカウンタ9よりメモリ7に書き込まれる計数
値、(C)はメモリ7よりカウンタ9にロードされる計
数値、(d)はカウンタ9より出力される異常情報、(
e)はパルスゼネレータ10より出力されるカウントア
ツプタイミングパルス、(f)は同じくパルスゼネレー
タ10から出力される制御信号、(g)はアドレスカウ
ンタ8から出力されるアドレス指定信号である。
多重化された警報信号が入力端子1よりリセット端子に
入力されるため、カウンタ9はその警報信号が正常を示
す”0”であればリセットがかけられ、異常を示す”l
”であればリセットが解除される。パルスゼネレータ1
0はこの入力端子1に入力される警報信号に同期した制
御信号、およびカウントアツプタイミングパルスを生成
し、メモリ7、アドレスカウンタ8およびカウンタ9に
供給している。
入力されるため、カウンタ9はその警報信号が正常を示
す”0”であればリセットがかけられ、異常を示す”l
”であればリセットが解除される。パルスゼネレータ1
0はこの入力端子1に入力される警報信号に同期した制
御信号、およびカウントアツプタイミングパルスを生成
し、メモリ7、アドレスカウンタ8およびカウンタ9に
供給している。
アドレスカウンタ8はその制御信号に従って、その時点
の警報信号の警報項目に割り当てられた領域のアドレス
指定信号を生成してメモリ7に供給する。このアドレス
指定信号を受は取ったメモリ7は、前記制御信号に従っ
て指定された領域より当該警報項目の異常継続時間の計
数値を読み出してカウンタ9に送る。ここで、初期状態
においては各警報項目の異常警報項目の計数値は全て“
0″に初期化されている。カウンタ9は受は取ったその
計数値を、前記制御信号に従ってロードする。
の警報信号の警報項目に割り当てられた領域のアドレス
指定信号を生成してメモリ7に供給する。このアドレス
指定信号を受は取ったメモリ7は、前記制御信号に従っ
て指定された領域より当該警報項目の異常継続時間の計
数値を読み出してカウンタ9に送る。ここで、初期状態
においては各警報項目の異常警報項目の計数値は全て“
0″に初期化されている。カウンタ9は受は取ったその
計数値を、前記制御信号に従ってロードする。
ここで、カウンタ9はそのリセット端子に入力されてい
る警報信号が正常を示す”0”であれば、リセットがか
けられてその計数値な”0”にクリアし、異常を示す”
1″であればリセットが解除されて、カウントアツプタ
イミングパルスに従ってその計数値を歩進させる。この
ようにしてクリアもしくは歩進された計数値は、前記制
御信号に従って同一のアドレス指定信号で指定される領
域に再書き込みされる。
る警報信号が正常を示す”0”であれば、リセットがか
けられてその計数値な”0”にクリアし、異常を示す”
1″であればリセットが解除されて、カウントアツプタ
イミングパルスに従ってその計数値を歩進させる。この
ようにしてクリアもしくは歩進された計数値は、前記制
御信号に従って同一のアドレス指定信号で指定される領
域に再書き込みされる。
以下、各警報項目の警報信号に対して同様の処理が実行
され、1周期後にはまた同一の警報項目の警報信号が処
理される。従って、ある警報項目において警報信号が連
続して異常を示している場合、メモリ7に記憶される当
該警報項目の異常継続時間の計数値はその都度カウント
アツプされてゆき、正常を示すものに変わればリセット
されて0”Kクリアされる。カウンタ9はこの計数値が
所定の値に達する左その桁上げ端子より異常情報として
の桁上げ信号を出力する。
され、1周期後にはまた同一の警報項目の警報信号が処
理される。従って、ある警報項目において警報信号が連
続して異常を示している場合、メモリ7に記憶される当
該警報項目の異常継続時間の計数値はその都度カウント
アツプされてゆき、正常を示すものに変わればリセット
されて0”Kクリアされる。カウンタ9はこの計数値が
所定の値に達する左その桁上げ端子より異常情報として
の桁上げ信号を出力する。
このようにして、1つのカウンタ9と1つのメモリ7と
で各警報項目に対応した仮想タイマを構成し、それらに
よって各警報項目の警報信号を監視して、一定時間以上
継続して異常を示している警報信号を検出した場合、当
該警報項目の異常情報を発生することができる。また、
処理する警報項目の種類が増加してもメモリ7の容量を
大きくすることにより容易に対応することができる。
で各警報項目に対応した仮想タイマを構成し、それらに
よって各警報項目の警報信号を監視して、一定時間以上
継続して異常を示している警報信号を検出した場合、当
該警報項目の異常情報を発生することができる。また、
処理する警報項目の種類が増加してもメモリ7の容量を
大きくすることにより容易に対応することができる。
なお、上記実施例では、多重化された警報信号の中から
、一定時間以上継続して異常を示している警報項目につ
いて異常情報を出力する回路について説明したが、この
ような警報信号処理回路を使用して別の警報処理を行う
ことも可能である。
、一定時間以上継続して異常を示している警報項目につ
いて異常情報を出力する回路について説明したが、この
ような警報信号処理回路を使用して別の警報処理を行う
ことも可能である。
第3図はその一例としての、′検出から一定タイミング
を取り出力し、非保持−の警報処理回路の構成を示すブ
ロック図である。入力端子11に入力された多重化され
た警報信号は、アンドゲート12にて新しく発生した信
号のみが抽出され、この発明の多重化警報信号処理回路
による仮想タイマ13を駆動する。このアンドゲート1
2からの信号の異常表示が一定時間以上継続した場合、
仮想タイマ13はタイムアウトして”1″信号を出力す
る。この″1″信号によってアンドゲート14はオンと
なり、入力端子11からの警報信号を通過させる。
を取り出力し、非保持−の警報処理回路の構成を示すブ
ロック図である。入力端子11に入力された多重化され
た警報信号は、アンドゲート12にて新しく発生した信
号のみが抽出され、この発明の多重化警報信号処理回路
による仮想タイマ13を駆動する。このアンドゲート1
2からの信号の異常表示が一定時間以上継続した場合、
仮想タイマ13はタイムアウトして”1″信号を出力す
る。この″1″信号によってアンドゲート14はオンと
なり、入力端子11からの警報信号を通過させる。
オアゲート15は一定時間以上継続して異常が表示され
ている入力端子11からの警報信号と、アンドゲート1
6より出力される、過去に検出されて現在も異常の表示
が継続している警報信号との論理和をとってメモリ17
への書き込みデータを出力する。メモリ17は同一のア
ドレスに同一の警報信号の読み書きを行うもので、まず
過去のデータを読み出してラッチ回路18に一旦ラッチ
した後に新たなデータの書き込みを行う。ラッチ回路1
8にラッチされたデータはインバータ19を介して前記
アンドゲート12に送られ、過去に検出されているデー
タによる仮想タイマ13の駆動を禁止している。
ている入力端子11からの警報信号と、アンドゲート1
6より出力される、過去に検出されて現在も異常の表示
が継続している警報信号との論理和をとってメモリ17
への書き込みデータを出力する。メモリ17は同一のア
ドレスに同一の警報信号の読み書きを行うもので、まず
過去のデータを読み出してラッチ回路18に一旦ラッチ
した後に新たなデータの書き込みを行う。ラッチ回路1
8にラッチされたデータはインバータ19を介して前記
アンドゲート12に送られ、過去に検出されているデー
タによる仮想タイマ13の駆動を禁止している。
前記アンドゲート16は、ラッチ回路18の出力と入力
端子11からの生の警報信号との論理積をとって、現在
も継続して異常を示している信号に関しては、仮想タイ
マ13の出力には関係なくオアゲート15を介してメモ
リ17への書き込みを行っている。
端子11からの生の警報信号との論理積をとって、現在
も継続して異常を示している信号に関しては、仮想タイ
マ13の出力には関係なくオアゲート15を介してメモ
リ17への書き込みを行っている。
以上の回路動作によって、その出力端子20からは、′
検出から一定タイミングを取り出力し、非保持、の出力
が得られる。
検出から一定タイミングを取り出力し、非保持、の出力
が得られる。
また、第4図は2検出から一定タイミングを取り出力し
、保持、の警報処理回路の構成を示すフロック図である
。この回路では、一定時間以上継続して異常を示してい
るラッチ回路18の出力が、アンドゲート16を介して
メモリ17に再度格納され、入力端子11への警報信号
が正常となってリセット端子21にリセット信号が入力
され、アンドゲート16が閉じるまで保持されて出力端
子20より出力される。その他は第3図に示すものと同
一である。
、保持、の警報処理回路の構成を示すフロック図である
。この回路では、一定時間以上継続して異常を示してい
るラッチ回路18の出力が、アンドゲート16を介して
メモリ17に再度格納され、入力端子11への警報信号
が正常となってリセット端子21にリセット信号が入力
され、アンドゲート16が閉じるまで保持されて出力端
子20より出力される。その他は第3図に示すものと同
一である。
さらに、第5図は1検出と同時に出力し、一定のタイミ
ングを取り保持、の警報処理回路の構成を示すブロック
図である。この回路でも第4図に示す回路と同様に、一
定時間以上継続して異常を示しているラッチ回路18の
出力が、アンドゲート16を介してメモリ1Tに再度格
納され、入力端子11への警報信号が正常となってリセ
ット端子21にリセット信号が入力され、アンドゲート
16が閉じるまで保持されて出力端子20より出力され
る。この回路では、前記ランチ回路18の出力と入力端
子11からの生の警報信号をランチ回路24でリタイミ
ングした信号とを、オアゲート25で論理和をとって出
力端子20への出力信号を得ている。その他は第3図に
示すものと同一である。
ングを取り保持、の警報処理回路の構成を示すブロック
図である。この回路でも第4図に示す回路と同様に、一
定時間以上継続して異常を示しているラッチ回路18の
出力が、アンドゲート16を介してメモリ1Tに再度格
納され、入力端子11への警報信号が正常となってリセ
ット端子21にリセット信号が入力され、アンドゲート
16が閉じるまで保持されて出力端子20より出力され
る。この回路では、前記ランチ回路18の出力と入力端
子11からの生の警報信号をランチ回路24でリタイミ
ングした信号とを、オアゲート25で論理和をとって出
力端子20への出力信号を得ている。その他は第3図に
示すものと同一である。
以上のように、この発明によれば、1つのカウンタと1
つのメモリを使用して各警報項目毎の仮想タイマを形成
し、入力された各警報項目の警報信号が一定時間以上連
続して異常を示したことを、それぞれの仮想タイマで検
出するように構成したので、多重化したままで各警報項
目毎に警報信号の処理を行うことが可能となり、警報項
目の数が多い場合でも回路規模は小さく安価であり、各
警報項目毎の異常継続時間を正確に検出できるばかりか
、警報項目の種類を増やす場合にも容易に対応できる警
報信号処理回路が得られる効果がある。
つのメモリを使用して各警報項目毎の仮想タイマを形成
し、入力された各警報項目の警報信号が一定時間以上連
続して異常を示したことを、それぞれの仮想タイマで検
出するように構成したので、多重化したままで各警報項
目毎に警報信号の処理を行うことが可能となり、警報項
目の数が多い場合でも回路規模は小さく安価であり、各
警報項目毎の異常継続時間を正確に検出できるばかりか
、警報項目の種類を増やす場合にも容易に対応できる警
報信号処理回路が得られる効果がある。
第1図はこの発明の一実施例による警報信号処理回路を
示すブロック図、第2図はその各部の信号のタイミング
を示すタイムチャート、第3図〜第5図はこの発明によ
る警報信号処理回路を使用して構成した別の警報処理回
路を示すブロック図、第6図は従来の警報信号処理回路
を示すブロック図である。 7はメモリ、9はカウンタ。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 第 図 +dl 第 図
示すブロック図、第2図はその各部の信号のタイミング
を示すタイムチャート、第3図〜第5図はこの発明によ
る警報信号処理回路を使用して構成した別の警報処理回
路を示すブロック図、第6図は従来の警報信号処理回路
を示すブロック図である。 7はメモリ、9はカウンタ。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図 第 図 +dl 第 図
Claims (1)
- 時分割多重化されて送られてくる複数の警報項目の各警
報信号毎に、その異常継続時間の計数値を記憶するメモ
リと、前記各警報項目の警報信号を受信する都度、前記
メモリより当該警報項目の前記計数値がロードされ、前
記受信した警報信号が異常を示すものである場合にはロ
ードされた前記計数値を歩進させ、正常を示すものであ
る場合にはその計数値をクリアして前記メモリに再格納
するとともに、前記計数値が所定の値に達した場合には
当該警報項目の異常情報を出力するカウンタとを備えた
警報信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11355090A JPH0410197A (ja) | 1990-04-27 | 1990-04-27 | 警報信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11355090A JPH0410197A (ja) | 1990-04-27 | 1990-04-27 | 警報信号処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0410197A true JPH0410197A (ja) | 1992-01-14 |
Family
ID=14615146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11355090A Pending JPH0410197A (ja) | 1990-04-27 | 1990-04-27 | 警報信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0410197A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008061958A (ja) * | 2006-09-11 | 2008-03-21 | Sankyo Kk | 遊技機 |
-
1990
- 1990-04-27 JP JP11355090A patent/JPH0410197A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008061958A (ja) * | 2006-09-11 | 2008-03-21 | Sankyo Kk | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4179751A (en) | Memory apparatus for disaster preventing system | |
JPH0410197A (ja) | 警報信号処理回路 | |
SU1381429A1 (ru) | Многоканальное устройство дл программного управлени | |
JP3472123B2 (ja) | シーケンスコントローラ | |
JPS60252963A (ja) | 状態監視制御方式 | |
US5542092A (en) | Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer | |
SU1647573A1 (ru) | Устройство дл контрол последовательностей импульсов | |
SU765812A1 (ru) | Устройство дл контрол параметров | |
SU1274007A1 (ru) | Устройство дл контрол адресных цепей боков пам ти | |
JP3190889B2 (ja) | 時分割多重タイマおよび時分割多重タイマの制御方法 | |
SU903851A1 (ru) | Устройство дл сопр жени | |
JPH03210423A (ja) | 診断システム | |
JPS629442A (ja) | 誤り検出回路 | |
SU1672457A1 (ru) | Узел контрол вычислительной системы | |
SU1399706A1 (ru) | Устройство дл контрол и диагностики неисправностей | |
JPS59185457A (ja) | トランク実装確認方式 | |
SU1660025A1 (ru) | Устройство для формирования команд телеуправления | |
JPS5896327A (ja) | インタ−フエイス回路 | |
JPH0863400A (ja) | メモリ内容自動復旧方法及び装置 | |
JPH02245846A (ja) | メモリプロテクト回路 | |
JPS6222085A (ja) | テスト回路 | |
JPH0385816A (ja) | タイマ多重化回路 | |
JPH05282088A (ja) | キーマトリクスのデータ読込装置 | |
JPH022198B2 (ja) | ||
JPS61199104A (ja) | メモリ多重化型プログラマブルコントローラ |