JP3363733B2 - 警報信号処理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は警報信号処理回路
に関し、詳細には、通信装置等で発生する警報信号を処
理する警報信号処理回路に関する。

【０００２】

【従来の技術】図１５は従来例による警報信号処理回路
を示すブロック図である。図１５に示した警報信号処理
回路は、セレクタ１００１，１００２、ＲＯＭ１００
３、インバータ１００４，１０１４、ＡＮＤゲート１０
０５，１００７，１０１０，１０１１、ＯＲゲート１０
０６，１００８，１００９，１０１２，１０１３、カウ
ンタ１０３１、ＲＡＭ１０３２、パルス発生器１０３
３、アドレスカウンタ１０３４、ラッチ１０３５を備え
ている。

【０００３】カウンタ１０３１は、警報状態の継続時間
を計測するカウンタである。このカウンタ１０３１で
は、ＡＮＤゲート１００７を介して警報信号１１０２が
リセット端子（ＲＥＳＥＴ）に入力され、その後、パル
ス発生器１０３３のパルス発生により送られてくるクロ
ック１３０３がカウントする。

【０００４】ここで、警報信号１１０１は、ｎ（ｎは自
然数）個の警報項目ＡＬＭ１〜ＡＬＭｎ毎に警報状態
「１」又は警報無し状態「０」を表す警報データをシリ
アルに多重化したデータである。この警報信号１１０１
は、ＡＮＤゲート１００７でイン端１００４の出力とＡ
ＮＤ処理された後、警報信号１１０２としてカウンタ１
０３１に出力される。

【０００５】ＲＡＭ１０３２は、警報状態の継続時間と
警報処理されたデータを記憶保持するメモリである。こ
のＲＡＭ１０３２では、パルス発生器１０３３の制御信
号１３０４に従ってアドレスカウンタ１０３４によりア
ドレス指定されたメモリ上のデータがリード／ライト制
御される。このアドレスカウンタ１０３４もパルス発生
器１０３３の制御信号１３０４に従って制御される。

【０００６】ＲＡＭ１０３２は、カウンタ１０３１から
出力されるカウンタ値１３０１とセレクタ１００１より
出力される保持データ１１０４とをそれぞれ記憶する。
保持データ１１０４はアドレス指定される領域に記憶保
持される。

【０００７】ＲＡＭ１０３２は、パルス発生器１０３３
の制御信号１３０４に従ってカウンタ値１３０２を読み
出してカウンタ１０３１にロードするとともに、アドレ
ス指定された領域に保持されているデータ１１０５を読
み出してラッチ１０３５にラッチさせる。

【０００８】以上のＲＡＭ１０３２とカウンタ１０３１
とが協動して動作することにより、警報信号１１０１の
警報項目ＡＬＭ１〜ＡＬＭｎ毎の警報データの継続状態
が継続する。

【０００９】カウンタ１０３１は、警報項目毎に所定時
間だけカウントするキャリー信号１１０３を出力する。
ラッチ１０３５は、ＲＡＭ１０３２から出力されたデー
タ１１０５をラッチするとともに、ラッチしたデータを
データ１１０９としてＯＲゲート１０１３及びＡＮＤゲ
ート１０１１に出力する。

【００１０】ＯＲゲート１０１３は、ラッチ１０３５か
ら出力されたデータ１１０９とセレクタ１００２から出
力された生データ１１０７とをＯＲ処理して警報処理の
出力信号１１０６として出力する。セレクタ１００１，
１００２はいずれも５種類の処理方法Ａ，Ｂ，Ｃ，Ｄ，
Ｅの内のいずれか一つをＲＯＭ１００３より供給される
選択信号１１１２により選択する。

【００１１】セレクタ１００１の入力は、警報処理によ
り取得された入力信号１１１５，１１１８，１１１３，
１１１４であり、それぞれ上述の処理方法Ａ，Ｂ，Ｃ及
びＤ，Ｅに対応する。セレクタ１００１の出力は、処理
方法Ａ，Ｂ，Ｃ及びＤ，Ｅから選択された一つのデータ
となる。すなわち、入力信号１１１５，１１１８，１１
１３，１１１４の内のいずれか一つがデータ１１０４と
してＲＡＭ１０３２に出力される。

【００１２】セレクタ１００２の入力は、警報信号１１
０１，入力信号１１１６であり、それぞれ上述の処理方
法Ａ〜Ｃ，Ｄ及びＥに対応する。セレクタ１１０２の出
力は、処理方法Ａ〜Ｃ，Ｄ及びＥから選択された一つの
データである。すなわち、警報信号１１０１，入力信号
１１１６の内の一方が生データ１１０７としてＯＲゲー
ト１０１３に出力される。

【００１３】なお、セレクタ１００１，１００２の選択
信号１１１２は、アドレスカウンタ１０３４のアドレス
信号１３０５により制御されるＲＯＭ１００３に予め格
納されている。

【００１４】ＡＮＤゲート１００５、ＯＲゲート１００
６，１００８，１００９、及びＡＮＤゲート１０１０に
よるゲート回路は、警報信号１１０１、キャリー信号１
１０３、及び再カウント禁止信号１１１１等により入力
信号１１１５，１１１８，１１１３，１１１４をつく
り、セレクタ１００１に供給する。

【００１５】ＯＲゲート１０１２は、警報解除信号１１
０８をインバータ１０１４で反転させた信号と警報信号
１１０１とを入力してＯＲ処理し、その出力データ１１
１０をＡＮＤゲート１０１１に出力する。ＡＮＤゲート
１０１１は、出力データ１１１０と出力データ１１０９
とを入力してＡＮＤ処理し、再カウント禁止信号１１１
１を得る。この再カウント禁止信号１１１１はインバー
タ１００４で反転された後にＡＮＤゲート１００７に出
力される。

【００１６】なお、上述したＡＮＤゲート１００５、Ｏ
Ｒゲート１００６，１００８，１００９、及びＡＮＤゲ
ート１０１０によるゲート回路は警報処理回路を構成
し、パルス発生器１０３３、アドレスカウンタ１０３
４、及びＲＯＭ１００３は警報処理のための制御回路を
構成する。

【００１７】つぎに、動作について説明する。図１５に
示した警報信号処理回路において、警報項目ＡＬＭ１〜
ＡＬＭｎ毎の警報データが多重化された警報信号１１０
１は、ＡＮＤゲート１００７を通り、警報信号１１０２
としてカウンタ１０３１のリセット端子に加えられる。
そして、警報データが「０」（警報無しを示す）のと
き、カウンタ１０３１はリセットされる。

【００１８】ある警報項目で警報が発生した場合には、
警報データが「１」になる。この場合、カウンタ１０３
１のリセットが解除され、カウンタ１０３１はクロック
１３０３をカウントアップする。警報項目ＡＬＭ１〜Ａ
ＬＭｎの各々について、カウンタ１０３１からキャリー
信号１１０３が出力されるまでの時間内で警報状態の継
続する時間が検出される。

【００１９】セレクタ１００１において処理Ａが選択さ
れた場合には、入力信号１１１５が保持データ１１０４
としてＲＡＭ１０３２に記憶され、その後、ラッチ１０
３５を介してＯＲゲート１０１３に加えられる。このと
き、セレクタ１００２においては、警報信号１１０１が
そのまま生データ１１０７としてＯＲゲート１０１３に
加えられる。

【００２０】この結果、ＯＲゲート１０１３からは、警
報発生と同時にＯＲ処理された警報処理出力信号１１０
６が出力される。

【００２１】また、セレクタ１００１において処理Ｂが
選択された場合には、警報信号１１０１と再カウント禁
止信号１１１１とのＯＲ出力である入力信号１１１８が
保持データ１１０４としてＲＡＭ１０３２に記憶され、
その後、ラッチ１０３５を介してＯＲゲート１０１３に
加えられる。このとき、セレクタ１００２においては、
警報信号１１０１がそのまま生データ１１０７としてＯ
Ｒゲート１０１３に加えられる。

【００２２】この結果、警報発生と同時にＯＲゲート１
０１３からＯＲ処理された警報処理出力信号１１０６が
出力され、この状態は警報解除信号１１０８が前述のゲ
ート回路に加えられるまで保持される。

【００２３】また、セレクタ１００１において処理Ｃが
選択された場合には、警報信号１１０１とカウンタ１０
３１のキャリー信号１１０３とのＡＮＤ出力と再カウン
ト禁止信号１１１１とがＡＮＤ処理されて得られる入力
信号１１１３が保持データ１１０４としてＲＡＭ１０３
２に記憶され、その後、ラッチ１０３５を介してＯＲゲ
ート１０１３に加えられる。このとき、セレクタ１００
２においては、警報信号１１０１がそのまま生データ１
１０７としてＯＲゲート１０１３に加えられる。

【００２４】この結果、警報発生と同時にＯＲゲート１
０１３からＯＲ処理された警報処理出力信号１１０６が
出力され、この状態は所定時間後に保持される。

【００２５】また、セレクタ１００１において処理Ｄが
選択された場合には、処理Ｃの場合と同様に入力信号１
１１３がＯＲゲート１０１３に加えられ、セレクタ１０
０２においては、入力信号１１１６（ゼロ）が生データ
１１０７としてＯＲゲート１０１３に加えられる。

【００２６】この結果、警報発生後に、所定時間を経て
ＯＲゲート１０１３からＯＲ処理された警報処理出力信
号１１０６が出力され、この状態は前述のゲート回路に
警報解除信号１１０８が加えられるまで保持される。

【００２７】また、セレクタ１００１において処理Ｅが
選択された場合には、カウンタ１０３１のキャリー信号
１１０３と再カウント禁止信号１１１１とのＡＮＤ出力
と警報信号１１０１とがＡＮＤ処理されて得られる入力
信号１１１４が保持データ１１０４としてＲＡＭ１０３
２に記憶され、その後、ラッチ１０３５を介してＯＲゲ
ート１０１３に加えられる。このとき、セレクタ１００
２においては、入力信号１１１６（ゼロ）が生データ１
１０７としてＯＲゲート１０１３に加えられる。

【００２８】この結果、警報発生と同時にＯＲゲート１
０１３からＯＲ処理された警報処理出力信号１１０６が
出力される。

【００２９】

【発明が解決しようとする課題】従来の警報信号処理回
路は以上のように構成されているので、警報信号１１０
１を送出してくる装置の種類が複数あって、装置の種別
毎に警報項目毎の出力を変更する必要がある場合には、
装置別の警報項目毎の出力内容を記憶保持したＲＯＭ１
００３を有する図１５に示したような回路構成（警報信
号処理回路）が装置の種類に対応する数だけ必要とな
り、これによって回路規模が大きくなる等の問題があっ
た。

【００３０】この発明は上記のような問題を解消するた
めになされたもので、複数の装置に対応して回路構成を
共通化することで回路規模を小さく、かつ安価にするこ
とが可能な警報信号処理回路を得ることを目的とする。

【００３１】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係る警報信号処理回路
は、装置の種別に対応させて警報項目毎の出力制御を行
うための情報を記憶する記憶手段と、複数の装置から入
力された警報項目毎の警報信号を多重化する多重化手段
と、多重化手段により多重化された警報信号に基づいて
装置の種別を検出する検出手段と、検出手段により検出
された装置の種別に対応する情報を記憶手段から読み出
して出力する制御を行う制御手段と、を備えたものであ
る。

【００３２】従って、複数の装置から入力された警報項
目毎の警報信号を多重化し、その多重化された警報信号
に基づて装置の種別を検出し、その装置の種別に応じた
出力制御を行うための情報を出力する制御を行うように
したので、装置の種別毎に出力制御を行うための情報が
変更可能となり、これによって、複数の装置に対応して
回路構成が共通化されることから、回路規模を小さく、
かつ安価にすることが可能である。

【００３３】つぎの発明に係る警報信号処理回路は、警
報信号を出力する複数の装置に接続され、前記各装置を
特定するためのモード情報を警報信号の入力タイミング
で入力する警報信号処理回路であって、各モード情報に
対応させて警報項目毎の出力制御を行うための情報を記
憶する記憶手段と、複数の装置から入力された警報項目
毎の入力信号を多重化する多重化手段と、多重化手段に
より多重化された入力信号からモード情報を検出する検
出手段と、検出手段により検出されたモード情報に対応
する情報を記憶手段から読み出して出力する制御を行う
制御手段と、を備えたことを特徴とする。

【００３４】従って、複数の装置から入力された警報項
目毎の警報信号を多重化し、その多重化された警報信号
からモード情報を検出し、そのモード情報に応じた出力
制御を行うための情報を出力する制御を行うようにした
ので、モードに応じて出力制御を行うための情報が変更
可能となり、これによって、複数の装置に対応して回路
構成が共通化されることから、回路規模を小さく、かつ
安価にすることが可能である。

【００３５】つぎの発明に係る警報信号処理回路は、警
報信号を出力する複数の装置に接続され、各装置から警
報信号を入力する警報信号処理回路であって、警報信号
の有意、無意にそれぞれ対応させて警報項目毎の出力制
御を行うための情報を記憶する記憶手段と、複数の装置
から入力された警報項目毎の警報信号を多重化する多重
化手段と、多重化手段により多重化された警報信号から
複数の装置の内の特定装置のビット位置にある任意のビ
ット情報の有意、もしくは無意を検出する検出手段と、
検出手段により検出された有意もしくは無意に対応する
情報を記憶手段から読み出して出力する制御を行う制御
手段と、を備えたことを特徴とする。

【００３６】従って、複数の装置から入力された警報項
目毎の警報信号を多重化し、その多重化された警報信号
から複数の装置の内の特定装置のビット位置にある任意
のビット情報の有意、もしくは無意を検出し、その有
意、もしくは無意に応じた出力制御を行うための情報を
出力する制御を行うようにしたので、任意のビット情報
の有意／無意に応じて出力制御を行うための情報が変更
可能となり、これによって、複数の装置に対応して回路
構成が共通化されることから、回路規模を小さく、かつ
安価にすることが可能である。

【００３７】つぎの発明に係る警報信号処理回路は、警
報信号を出力する複数の装置に接続され、各装置を特定
するためのモード情報を警報信号の入力タイミングで入
力する警報信号処理回路であって、各モード情報に対応
させて警報項目毎の出力制御を行うための情報を記憶す
る記憶手段と、複数の装置から入力された警報項目毎の
警報信号を多重化する多重化手段と、多重化手段により
多重化された警報信号から複数の装置の内の特定装置の
ビット位置にある任意のビット情報の有意、もしくは無
意を検出する検出手段と、検出手段により検出された有
意もしくは無意に対応する情報を記憶手段から読み出し
て出力するとともに、検出手段により有意が検出された
場合、特定装置について記憶手段から読み出した情報を
マスク処理して出力する制御を行う制御手段と、を備え
たことを特徴とする。

【００３８】従って、複数の装置から入力された警報項
目毎の警報信号を多重化し、その多重化された警報信号
から複数の装置の内の特定装置のビット位置にある任意
のビット情報の有意、もしくは無意を検出し、その有
意、もしくは無意に応じて特定装置に関する情報出力や
同装置に関する出力情報をマスク処理しての情報出力を
制御するようにしたので、特定装置における任意のビッ
ト情報の有意／無意に応じて同装置に関する出力制御を
行うための情報がマスク処理によって変更可能となり、
これによって、複数の装置に対応して回路構成が共通化
されることから、全体の回路規模を小さく、かつ安価に
することが可能である。

【００３９】つぎの発明に係る警報信号処理回路は、警
報信号を出力する複数の装置に接続され、各装置を特定
するためのモード情報を警報信号の入力タイミングで入
力する警報信号処理回路であって、各モード情報に対応
させて警報項目毎の出力制御を行うための情報を記憶す
る記憶手段と、複数の装置から入力された警報項目毎の
警報信号を多重化する多重化手段と、多重化手段により
多重化された警報信号から複数の装置の内の特定装置の
ビット位置にある任意のビット情報の有意、もしくは無
意を検出する検出手段と、検出手段により検出された有
意もしくは無意に対応する情報を記憶手段から読み出し
て出力するとともに、検出手段により有意が検出された
場合、特定装置について記憶手段から読み出した情報を
コピー処理して出力する制御を行う制御手段と、を備え
たことを特徴とする。

【００４０】従って、複数の装置から入力された警報項
目毎の警報信号を多重化し、その多重化された警報信号
から複数の装置の内の特定装置のビット位置にある任意
のビット情報の有意、もしくは無意を検出し、その有
意、もしくは無意に応じて特定装置に関する出力情報を
同装置に関する出力情報にコピーするようにしたので、
特定装置における任意のビット情報の有意／無意に応じ
て同装置に関する出力制御を行うための情報がコピー処
理によって変更可能となり、これによって、複数の装置
に対応して回路構成が共通化されることから、全体の回
路規模を小さく、かつ安価にすることが可能である。

【００４１】つぎの発明に係る警報信号処理回路は、装
置の種別に対応させて警報項目毎の出力制御を行うため
の情報を記憶する記憶手段と、複数の装置から入力され
た警報項目毎の警報信号を多重化する多重化手段と、多
重化手段による多重化に同期させて装置の種別に対応す
る情報を記憶手段から読み出して出力する制御を行う制
御手段と、を備えたものである。

【００４２】従って、複数の装置から入力された警報項
目毎の警報信号を多重化し、その多重化された警報信号
に基づく装置の種別に応じた出力制御を行うための情報
を出力する制御を行うようにしたので、装置の種別毎に
出力制御を行うための情報が変更可能となり、これによ
って、複数の装置に対応して回路構成が共通化されるこ
とから、回路規模を小さく、かつ安価にすることが可能
である。

【００４３】つぎの発明に係る警報信号処理回路は、警
報信号を出力する複数の装置に接続され、各装置から警
報信号を入力する警報信号処理回路であって、各装置に
対応させて警報項目毎の出力制御を行うための情報を記
憶する記憶手段と、複数の装置から入力された警報項目
毎の警報信号を多重化する多重化手段と、多重化手段に
よる多重化に同期させて装置の種別に対応する情報を記
憶手段から読み出して出力する制御を行う制御手段と、
多重化手段により多重化された警報信号から複数の装置
の内の特定装置のビット位置にある任意のビット情報の
有意、もしくは無意を検出する検出手段と、検出手段に
より有意が検出された場合にのみ、特定装置について多
重化手段により多重化された特定装置の警報信号をコピ
ー処理して出力するコピー手段と、を備えたことを特徴
とする。

【００４４】従って、複数の装置から入力された警報項
目毎の警報信号を多重化し、その多重化された警報信号
から複数の装置の内の特定装置のビット位置にある任意
のビット情報の有意、もしくは無意を検出し、その有
意、もしくは無意に応じて特定装置に関する多重化され
た警報信号を同装置に関する多重化された警報信号にコ
ピーするようにしたので、装置の種別毎に出力制御を行
うための情報が変更可能となり、これによって、複数の
装置に対応して回路構成が共通化されることから、回路
規模を小さく、かつ安価にすることが可能であるととも
に、特定装置における任意のビット情報の有意／無意に
応じて同装置に関する多重化された警報信号をコピー出
力することが可能である。

【００４５】つぎの発明に係る警報信号処理回路は、警
報信号を出力する複数の装置に接続され、各装置から警
報信号を入力する警報信号処理回路であって、各装置に
対応させて警報項目毎の出力制御を行うための情報を記
憶する記憶手段と、複数の装置から入力された警報項目
毎の警報信号を多重化する多重化手段と、多重化手段に
よる多重化に同期させて装置の種別に対応する情報を記
憶手段から読み出して出力する制御を行う制御手段と、
多重化手段により多重化された警報信号から複数の装置
の内の特定装置のビット位置にある任意のビット情報の
有意、もしくは無意を検出する検出手段と、検出手段に
より有意が検出された場合にのみ、特定装置以外につい
て多重化手段により多重化された警報信号をマスク処理
して出力するマスク手段と、を備えたことを特徴とす
る。

【００４６】従って、複数の装置から入力された警報項
目毎の警報信号を多重化し、その多重化された警報信号
から複数の装置の内の特定装置のビット位置にある任意
のビット情報の有意、もしくは無意を検出し、その有
意、もしくは無意に応じて特定装置に関する多重化され
た警報信号や同装置に関する多重化された警報信号をマ
スク処理しての出力制御するようにしたので、装置の種
別毎に出力制御を行うための情報が変更可能となり、こ
れによって、複数の装置に対応して回路構成が共通化さ
れることから、回路規模を小さく、かつ安価にすること
が可能であるとともに、特定装置における任意のビット
情報の有意／無意に応じて同装置に関する多重化された
警報信号をマスク出力することが可能である。

【００４７】

【発明の実施の形態】以下に添付図面を参照して、この
発明に係る警報信号処理回路の好適な実施の形態を詳細
に説明する。

【００４８】（実施の形態１） 図１はこの発明の実施の形態１による警報信号処理回路
を示すブロック図である。図１に示した警報信号処理回
路は、例えば、パラレル／シリアル変換回路（以下にＰ
／Ｓ変換回路と称する）１、モード情報検出回路２、Ｒ
ＯＭ３、及びアドレスカウンタ４を備えている。

【００４９】Ｐ／Ｓ変換回路１は、種類の異なる４種類
の装置に対応してそれぞれ多重化された入力信号１０
１，１０２，１０３，１０４をパラレル入力し、パラレ
ル／シリアル変換後、入力信号１０１，１０２，１０
３，１０４をさらに多重化したシリアルデータ１０５を
後段のモード情報検出回路２に出力する。このＰ／Ｓ変
換回路１は、アドレスカウンタ４より供給されるタイミ
ング信号３０１により動作タイミングを得る。また、上
記入力信号１０１，１０２，１０３，１０４は、装置別
の警報信号である。

【００５０】モード情報検出回路２は、ＲＡＭ２１を有
し、シリアルデータ１０５に基づいて各装置の種別を表
すビット情報を検出してそのモード情報１０６，１０７
をＲＡＭ２１に一時保持した後にＲＯＭ３に供給する。
このモード情報検出回路２は、アドレスカウンタ４より
供給されるタイミング信号３０４Ａ及びアドレス信号３
０４Ｂ，３０４Ｃに従ってシリアルデータ１０５からモ
ード情報を検出する。

【００５１】この実施の形態１では、装置の種類は一例
として４種類としている。このため、モードはＡ，Ｂ，
Ｃ，Ｄの４種類でよい。モードＡ，Ｂ，Ｃ，Ｄはアドレ
スカウンタ４によるアドレス信号３０４Ａ，３０４Ｂの
２ビット情報“００”、“０１”、“１０”、“１１”
（バイナリ表記）で指定できる。

【００５２】ＲＯＭ３は、装置の種別を表すモードに対
応して予め用意された警報項目の数の出力制御情報を記
憶している。このＲＯＭ３は、モード情報１０６，１０
７の２ビット情報によりモードが指定され、かつアドレ
スカウンタ４より供給されるアドレス信号３０３Ａ〜３
０３Ｇまでの７ビット情報により警報項目ＡＬＭが指定
されることで、出力制御情報を変更する。なお、警報項
目は７ビット情報で表現されることから、警報項目の種
類はＡＬＭ１〜ＡＬＭ１２８までの１２８種類となる。
このＲＯＭ３は、モード及び警報項目ＡＬＭに基づき出
力制御情報を取得し、これを３ビット情報として出力信
号１０８，１０９，１１０により出力する。

【００５３】アドレスカウンタ４は、Ｐ／Ｓ変換回路１
に対してタイミング信号３０１を生成して供給し、モー
ド情報検出回路２に対してタイミング信号３０２Ａ及び
アドレス信号３０２Ｂ，３０２Ｃを生成して供給し、Ｒ
ＯＭ３に対してアドレス信号３０３Ａ〜３０３Ｇを生成
して供給する。

【００５４】つぎに、ＲＯＭ３について説明する。図２
はＲＯＭ３のメモリ内容を示す図である。ＲＯＭ３は、
図２に示したように、モードＡ，Ｂ，Ｃ，Ｄに対応させ
て各警報項目ＡＬＭ１〜１２８の出力制御情報ＯＣＩＡ
１〜１２８、出力制御情報ＯＣＩＢ１〜１２８、出力制
御情報ＯＣＩＣ１〜１２８、出力制御情報ＯＣＩＤ１〜
１２８を記憶している。

【００５５】このＲＯＭ３において、例えば、指定モー
ドが「Ａ」、かつ指定警報項目が「ＡＬＭ１」であった
場合には、出力制御情報は「ＯＣＩＡ１」となり、ま
た、指定モードが「Ｄ」、かつ指定警報項目が「ＡＬＭ
１２８」であった場合には、出力制御情報は「ＯＣＩＤ
１２８」となる。

【００５６】つぎに、動作について説明する。図３は実
施の形態１によるＰ／Ｓ変換回路１とアドレスカウンタ
４間の動作タイミングを示すタイミングチャートであ
り、図４は実施の形態１によるモード情報検出回路２と
アドレスカウンタ４の動作タイミングを示すタイミング
チャートであり、図５は実施の形態１によるＲＯＭ３と
アドレスカウンタ４間の動作タイミングを示すタイミン
グチャートである。

【００５７】この実施の形態１では、各装置から１つの
警報項目に対して１ビットの入力信号１０１〜１０４が
入力されるため、警報項目１〜１２８までの１周期で１
２８ビットの警報信号が入力される。

【００５８】アドレスカウンタ４は、Ｐ／Ｓ変換回路１
に対して１つの警報項目に対して４クロックのタイミン
グ信号３０１を生成するように動作する（図３参照）。
このため、１つの警報項目の入力期間中は、各入力信号
１０１〜１０４の値は変化しない。

【００５９】また、Ｐ／Ｓ変換回路１は、タイミング信
号３０１に従って１つの警報項目の入力期間中に４種類
の入力信号１０１〜１０４を多重化してシリアル出力す
る。すなわち、Ｐ／Ｓ変換回路１では、上記入力期間の
第１クロックに従って入力信号１０１がシリアル出力さ
れ、続く第２クロックに従って入力信号１０２がシリア
ル出力される。以下同様に、第３、第４クロックにそれ
ぞれ従って入力信号１０３，１０４がシリアル出力され
る。

【００６０】このようにして、警報項目ＡＬＭ１に対応
する入力信号１０１〜１０４が多重化され、シリアルデ
ータ１０５としてモード情報検出回路２に出力される。
続く警報項目ＡＬＭ２〜１２８の入力信号１０１〜１０
４についてもタイミング信号３０１に従って多重化さ
れ、順次シリアルデータ１０５として出力される。

【００６１】アドレスカウンタ４は、モード情報検出回
路２に対してアドレス情報３０２Ｂ，３０２Ｃを与える
タイミングをタイミング信号３０２Ａによって計るよう
に動作する（図４参照）。図４の例では、警報項目ＡＬ
Ｍ５の入力期間の後、２警報項目分の入力期間にモード
情報の入力期間が挿入される。すなわち、４種類の装置
は、それぞれ入力信号１０１〜１０４により２警報項目
分の入力期間を通じてアサインされることになる。４種
類の装置はそれぞれモードＡ，Ｂ，Ｃ，Ｄにより区別さ
れるものとする。

【００６２】具体的には、このモード情報の入力期間の
内、最初の入力期間に入力される入力信号１０１〜１０
４は、それぞれ「０」、「０」、「１」、「１」の値と
なってＰ／Ｓ変換回路１に入力される。このＰ／Ｓ変換
回路１では、「０」、「０」、「１」、「１」の順で多
重化したシリアルデータ１０５がモード情報検出回路２
に出力される。

【００６３】続く入力期間に入力される入力信号１０１
〜１０４は、それぞれ「０」、「１」、「０」、「１」
の値となってＰ／Ｓ変換回路１に入力される。このＰ／
Ｓ変換回路１では、「０」、「１」、「０」、「１」の
順で多重化したシリアルデータ１０５がモード情報検出
回路２に出力される。

【００６４】以上の動作で、「０」、「０」の順で入力
信号１０１が入力されると、最初の「０」を１ビット
目、つぎの「０」を２ビット目として、データは“０
０”（Ｂはバイナリを示す）となる。この場合には、第
１装置に該当するモードＡがアサインされたことにな
る。

【００６５】同様に、入力信号１０２の場合には、デー
タは“０１”となるので、第２装置に該当するモードＢ
がアサインされたことになる。同様に、入力信号１０３
の場合には、データは“１０”となるので、第３装置に
該当するモードＣがアサインされたことになる。同様
に、入力信号１０４の場合には、データは“１１”とな
るので、第４装置に該当するモードＤがアサインされた
ことになる。

【００６６】モード情報検出回路２では、タイミング信
号３０２Ａに従ってモード情報の書き込みタイミングが
制御される。すなわち、タイミング信号３０２Ａの最初
のタイミングで順次アドレスが指定され、装置をアサイ
ンするモード情報の値“００”，“０１”，“１０”，
“１１”が順次ＲＡＭ２１に格納される。その結果、各
警報項目単位のモード情報がＲＡＭ２１に記憶されたこ
とになる。

【００６７】モード情報検出回路２において、ＲＡＭ２
１に格納されたモード情報の値“００”，“０１”，
“１０”，“１１”は、図４に示したように、アドレス
情報３０２Ｂ，３０２Ｃにより各警報項目毎に多重化さ
れた順番に対応させてモード情報１０６，１０７として
ＲＯＭ３に出力される。

【００６８】モード情報１０６，１０７は各警報項目毎
にバイナリでそれぞれ、０、０、１、１の順、０、１、
０、１の順に出力されるとともに、モード情報１０６が
下位ビット、モード情報１０７が上位ビットであること
から、モード情報１０６及びモード情報１０７の組み合
わせは、出力順に“００”、“０１”、“１０”、“１
１”となる。すなわち、各警報項目毎に、モードＡ，
Ｂ，Ｃ，Ｄの順でモード情報がＲＯＭ３に入力される。

【００６９】また、ＲＯＭ３には、アドレスカウンタ４
からアドレス信号３０３Ａ〜３０３Ｇが各警報項目毎に
異なるパルスパターンで入力される。その結果、警報項
目毎にＲＯＭ３に入力されるモードの種別に対応して警
報項目ＡＬＭ１〜１２８までのカウント値が順次入力さ
れる。

【００７０】ＲＯＭ３は、モード情報１０６，１０７及
びアドレス信号３０３Ａ〜３０３Ｇを入力することで、
モードの種別、すなわち装置の種別に対応して出力制御
情報を変更しながら出力するように動作する。なお、こ
の出力動作は、シリアルデータ１０５に同期して実施さ
れる。

【００７１】以上説明したように、実施の形態１によれ
ば、複数の装置から入力された警報項目毎の入力信号１
０１〜１０４をＰ／Ｓ変換し、そのシリアルデータ１０
５からモード情報を検出し、そのモード情報１０６，１
０７に応じて出力制御情報を出力する制御を行うように
したので、モードに応じて出力制御情報が変更可能とな
り、これによって、複数の装置に対応して回路構成が共
通化されることから、回路規模を小さく、かつ安価にす
ることが可能である。

【００７２】この実施の形態１では、４種類の装置に対
応して４種類のモードを使用していたが、装置の種類の
数に対応させてモードの種類の数を増減することが可能
であり、この場合にはモード情報検出回路２によるモー
ドの検出数の変更やモードの数に応じて関連する信号の
数を増減することで対処できる。

【００７３】また、警報項目の種類の数についても、１
２８個に限らず、増減が可能であり、この場合にはＲＯ
Ｍ３に記憶させる出力制御情報の設定数や警報項目のカ
ウント値を示すアドレス信号のパルスパターンを増減す
ることで対処できる。

【００７４】（実施の形態２） さて、前述の実施の形態１では、各装置に対応するモー
ド情報に従って出力制御情報を変更するようにしたが、
以下に説明する実施の形態２のように、各装置より入力
される警報信号中の特定のモードの任意のビット情報の
有意状態に応じて出力制御情報を変更するようにしても
よい。

【００７５】図６はこの発明の実施の形態２による警報
信号処理回路を示すブロック図である。図６の警報信号
処理回路で前述の実施の形態１と同様の構成及び機能を
有するユニットについては、図１のユニットと同様に番
号を付し、その説明を省略する。

【００７６】図６に示した警報信号処理回路は、例え
ば、Ｐ／Ｓ変換回路１、モード情報検出回路２、ＲＯＭ
３０、アドレスカウンタ４、モード情報追加回路５、Ａ
ＮＤゲート６、インバータ７、及びＲＡＭ８を備えてい
る。

【００７７】ＲＯＭ３０は、前述のＲＯＭ３と同様にモ
ード情報検出回路２よりモード情報１０６，１０７及び
アドレスカウンタ４よりアドレス信号３０３Ａ〜３０３
Ｇを入力するとともに、後述のＲＡＭ８より供給される
追加モード情報１１３に従って出力制御情報を変更出力
する。

【００７８】モード情報追加回路５は、アドレスカウン
タ４よりアドレス信号３０３Ａ〜３０３Ｇを入力し、警
報項目中の例えば第１装置（モードＡ）のタイミングに
対応させてモード情報の追加を有意にさせる追加モード
情報１１１を出力する。

【００７９】ＡＮＤゲート６は、Ｐ／Ｓ変換回路１のシ
リアルデータ１０５とモード情報追加回路５の追加モー
ド情報１１１とのＡＮＤ処理に応じて追加モード情報１
１２を得る。なお、上記モード情報追加回路５とＡＮＤ
ゲート６とは、各警報項目において、任意のビット情報
の有意“１”、無意“０”を検出するための検出回路と
して機能する。

【００８０】インバータ７は、モード情報追加回路５の
追加モード情報１１１を反転出力してＲＡＭ８のリード
／ライト信号１１４を得る。

【００８１】つぎに、ＲＯＭ３０について説明する。図
７はＲＯＭ３０のメモリ内容を示す図である。

【００８２】ＲＯＭ３０は、図７に示したように、追加
モードの有意、無意に対応させて各警報項目ＡＬＭ１〜
１２８の出力制御情報ＯＣＩＶ１〜１２８、出力制御情
報ＯＣＩＩ１〜１２８を記憶している。なお、追加モー
ドの有意とは、警報項目中の第１装置（モードＡ）のタ
イミングで警報信号に与えられる任意のビット情報
“１”を指し、追加モードの無意とは、警報項目中の第
２〜第３装置（モードＢ〜モードＤ）のタイミングで警
報信号に与えられる任意のビット情報“０”を指す。

【００８３】このＲＯＭ３０において、追加モードが有
意、かつ指定警報項目が「ＡＬＭ１」であった場合に
は、出力制御情報は「ＯＣＩＶ１」となり、また、追加
モードが無意、かつ指定警報項目が「ＡＬＭ１２８」で
あった場合には、出力制御情報は「ＯＣＩＩ１２８」と
なる。

【００８４】つぎに、動作について説明する。図８はＲ
ＯＭ３０とアドレスカウンタ４間の動作タイミングを示
すタイミングチャートである。

【００８５】例えば、警報項目ＡＬＭ５の入力期間に、
モードＡの任意のビット情報が“１”であると、追加モ
ードは有意として処理される。すなわち、モードＡは特
定のモードとして扱うことになる。

【００８６】すなわち、警報項目中の第１装置（モード
Ａ）のタイミングでは、モード情報追加回路５から出力
される追加モード情報１１１は“１”となるので、Ｐ／
Ｓ変換回路１から出力されるシリアルデータ１０５の入
力信号１０１に該当するビット情報が“１”になると、
ＡＮＤゲート６のＡＮＤ処理結果である追加モード情報
１１２は“１”となる。

【００８７】このとき、インバータ７では、追加モード
情報１１１“１”の入力によってその反転信号であるラ
イト信号“０”がＲＡＭ８に入力される。その結果、Ｒ
ＡＭ８には、追加モード情報１１２“１”が書き込まれ
る。

【００８８】ＲＯＭ３０は、ＲＡＭ８に書き込まれた追
加モード情報１１２“１”に基づく追加モード情報１１
３“１”が入力されるので、有意かつアドレス信号３０
３Ａ〜３０３Ｇでカウントされる警報項目に該当する出
力制御情報が出力される。

【００８９】以上説明したように、実施の形態２によれ
ば、複数の装置から入力された警報項目毎の入力信号１
０１〜１０４をＰ／Ｓ変換し、そのシリアルデータ１０
５から複数の装置の内の特定装置のビット位置にある任
意のビット情報の有意、もしくは無意を検出し、その有
意、もしくは無意に応じて出力制御情報を出力する制御
を行うようにしたので、任意のビット情報の有意／無意
に応じて出力制御情報が変更可能となり、これによっ
て、複数の装置に対応して回路構成が共通化されること
から、回路規模を小さく、かつ安価にすることが可能で
ある。

【００９０】さて、上述した実施の形態２では、追加モ
ード情報を警報項目中の第１装置（モードＡ）のタイミ
ングとしていたが、他の装置（モードＢ〜モードＤ）の
タイミングとしてもよく、あるいは、追加モード情報の
ビット数を増加してもよい。この場合には、ＲＯＭ３０
に供給する追加モード情報１１３のビット数を増やすこ
とで対処できる。

【００９１】（実施の形態３） さて、前述の実施の形態２は、特定のモードについて任
意のビット情報の有意を検出したタイミングで出力制御
情報を変更するようにしていたが、以下に説明する実施
の形態３のように、特定のモードについて任意のビット
情報の有意を検出したタイミングで特定のモードにおけ
る特定のビット（出力制御情報）をマスクするようにし
てもよい。なお、以下の説明でも特定のモードをモード
Ａとして扱うことにする。

【００９２】図９はこの発明の実施の形態３による警報
信号処理回路を示すブロック図である。図９の警報信号
処理回路で前述の実施の形態１及び２と同様の構成及び
機能を有するユニットについては、図１及び図２のユニ
ットと同様に番号を付し、その説明を省略する。

【００９３】図９に示した警報信号処理回路は、例え
ば、Ｐ／Ｓ変換回路１、モード情報検出回路２、アドレ
スカウンタ４、モード情報追加回路５０、ＡＮＤゲート
６，１０，１１，１２、インバータ７、ＲＡＭ８、及び
ＲＯＭ９１，９２を備えている。

【００９４】ＲＯＭ９１は、前述のＲＯＭ３と同様に、
モード情報検出回路２よりモード情報１０６，１０７及
びアドレスカウンタ４よりアドレス信号３０３Ａ〜３０
３Ｇを入力して出力制御情報（出力信号１１５Ａ，１１
６Ａ，１１７Ａ）を出力する。

【００９５】ＲＯＭ９２は、前述のＲＯＭ３０と同様
に、モード情報検出回路２よりモード情報１０６，１０
７及びアドレスカウンタ４よりアドレス信号３０３Ａ〜
３０３Ｇを入力するとともに、ＲＡＭ８より供給される
追加モード情報１１３に従って出力制御情報（出力信号
１１５Ｂ，１１６Ｂ，１１７Ｂ）を変更出力する。

【００９６】なお、ＲＯＭ９２は、モードＡの検出タイ
ミングで追加モード情報を検出した場合にＲＯＭ９１よ
り出力される同モードＡに関する出力制御情報をＡＮＤ
ゲート１１〜１２によりマスクできるように出力制御情
報として“０”データを記憶している。なお、マスク対
象となる特定のモードすなわちモードＡは、任意のビッ
ト情報の検出により本来“１”として出力されるところ
を“０”で出力されることになる。

【００９７】モード情報追加回路５０は、前述のモード
情報追加回路５と同様にアドレス信号３０３Ａ〜３０３
Ｇを入力して追加モード情報１１１を出力する際に、モ
ード情報検出回路２より供給されるモード情報１０６，
１０７に基づき追加モード情報１１１の出力を制御す
る。

【００９８】ＡＮＤゲート１０は、ＲＯＭ９１の出力信
号１１７ＡとＲＯＭ９２の１１７ＢとをＡＮＤ処理して
前述の出力制御信号を構成する出力信号１０８を得る。
同様に、ＡＮＤゲート１１は、ＲＯＭ９１の出力信号１
１６ＡとＲＯＭ９２の１１６ＢとをＡＮＤ処理して前述
の出力制御信号を構成する出力信号１０９を得る。同様
に、ＡＮＤゲート１２は、ＲＯＭ９１の出力信号１１５
ＡとＲＯＭ９２の１１５ＢとをＡＮＤ処理して前述の出
力制御信号を構成する出力信号１１０を得る。

【００９９】つぎに、動作について説明する。図９に示
した警報信号処理回路では、モード情報検出回路２のＲ
ＡＭ２１に格納されたモード情報１０６，１０７がＲＯ
Ｍ９１，９２に出力され、同時にアドレスカウンタ４よ
りアドレス信号３０３Ａ〜３０３ＧがＲＯＭ９１，９２
に出力される。

【０１００】このとき、モード情報検出回路２において
モードＡが検出されると、モード情報追加回路５０にお
いてモードＡを表すモード情報１０６，１０７がモード
情報検出回路２より入力される。モード情報追加回路５
０では、追加モード情報１１１が有意“１”となり、Ｒ
ＡＭ８にはＡＮＤゲート６を介して得られる追加モード
情報１１２が格納される。

【０１０１】このように、任意のビットの有意が確認さ
れると、ＲＯＭ９２の上位アドレスには、モードＡ“０
０”を“１００”に変えて入力される。ＲＯＭ９２に
は、シリアルデータ１０５中のモードＡに対応する情報
のタイミング度に、変換された“１００”がアドレス情
報として入力される。

【０１０２】ＲＯＭ９２には、アドレス“１００”（ア
ドレス信号３０３Ａ〜３０３Ｇ）に対応するデータとし
てモードＡに対応するビット情報中、情報処理したくな
いビットのタイミングのアドレスデータを“０”にし、
その他のすべてのアドレスのデータを“１”としておけ
ば、ＲＯＭ９１から“００”（アドレス信号３０３Ａ〜
３０３Ｇ）のあるアドレス情報で出力された正規の出力
に対し、ＡＮＤゲート１０〜１２で“０”が乗算され
る。

【０１０３】その結果、出力はモードＡに対応する、情
報処理したくない特定のビットタイミングでのみ出力１
０８〜１１０がすべて“０”となり、モードＡにおける
特定のビットについてマスクされたことになる。

【０１０４】以上説明したように、実施の形態３によれ
ば、複数の装置から入力された警報項目毎の入力信号１
０１〜１０４をＰ／Ｓ変換し、そのシリアルデータ１０
５から複数の装置の内の特定装置のビット位置にある任
意のビット情報の有意、もしくは無意を検出し、その有
意、もしくは無意に応じて特定装置に関する情報出力や
同装置に関する出力情報をＡＮＤゲート１０〜１２によ
りマスク処理しての情報出力を制御するようにしたの
で、任意のビット情報の有意／無意に応じて特定装置に
関する出力制御を行うための情報がマスク処理によって
変更可能となる。これによって、複数の装置に対応して
回路構成が共通化されることから、全体の回路規模を小
さく、かつ安価にすることが可能である。

【０１０５】（実施の形態４） さて、前述の実施の形態３では、ＲＯＭ９１から出力制
御信号を出力する段階でマスク処理を施していたが、以
下に説明する実施の形態４のように、警報信号の生デー
タすなわちシリアルデータ１０５の段階でマスク処理を
施すようにしてもよい。なお、以下の説明でも特定のモ
ードをモードＡとして扱うことにする。

【０１０６】図１０はこの発明の実施の形態４による警
報信号処理回路を示すブロック図である。図１０の警報
信号処理回路で前述の実施の形態３と同様の構成及び機
能を有するユニットについては、図９のユニットと同様
に番号を付し、その説明を省略する。

【０１０７】図１０に示した警報信号処理回路は、例え
ば、Ｐ／Ｓ変換回路１、モード情報検出回路２、アドレ
スカウンタ４、モード情報追加回路５０、ＡＮＤゲート
６，１３、インバータ７、ＲＡＭ８、及びＲＯＭ９１，
９２を備えている。

【０１０８】図１０に示した警報信号処理回路では、Ｐ
／Ｓ変換回路１の出力（シリアルデータ１０５）とＲＯ
Ｍ９２の出力（出力信号１１８）とがＡＮＤゲート１３
の入力に接続され、ＡＮＤゲート１３の出力はモード情
報検出回路２に入力される。ＡＮＤゲート１３は、シリ
アルデータ１０５と出力信号１１８とをＡＮＤ処理して
その結果をモード情報検出回路２に出力する。

【０１０９】つぎに、動作について説明する。図１０に
示した警報信号処理回路では、モード情報検出回路２の
ＲＡＭ２１に格納されたモード情報１０６，１０７がＲ
ＯＭ９１，９２に出力され、同時にアドレスカウンタ４
よりアドレス信号３０３Ａ〜３０３ＧがＲＯＭ９１，９
２に出力される。

【０１１０】このとき、モード情報検出回路２において
モードＡが検出され、その任意のビット情報が有意
“１”であると、モード情報追加回路５０においてモー
ドＡを表すモード情報１０６，１０７がモード情報検出
回路２より入力される。

【０１１１】モード情報追加回路５０では、追加モード
情報１１１が有意“１”となり、ＲＡＭ８にはＡＮＤゲ
ート６を介して得られる追加モード情報１１２が格納さ
れる。そして、ＲＡＭ８より追加モード情報１１３が出
力されると、ＲＯＭ９２では追加モード情報が出力され
ると、マスク処理したいモードＡ対応の任意のビットの
タイミングで“０”が出力される。

【０１１２】このため、ＡＮＤゲート１３では、Ｐ／Ｓ
変換回路１から出力されるシリアルデータ１０５中でマ
スクを意図したビットが“１”の場合に、そのビットを
“０”に変換する処理が行われる。これにより、マスク
したい任意のビットが“１”の場合でも強制的に“０”
に変更される。

【０１１３】以上説明したように、前例の実施の形態３
の生データの任意のビットに対する処理情報を“１”か
ら“０”にして処理内容を強制的に未処理とするマスク
処理の他に、実施の形態４のように、生データの段階で
マスク処理を施すようにしても、前述の実施の形態３と
同様の効果を得ることができる。

【０１１４】（実施の形態５） さて、前述の実施の形態４は、特定のモードについて任
意のビット情報の有意を検出した際に、同モードの特定
のビットについてマスク処理を施すようにしていたが、
以下に説明する実施の形態５のように、特定のモードの
任意のビット情報の有意状態を同モードの特定のビット
情報にコピーするようにしてもよい。なお、以下の説明
でも特定のモードをモードＡとして扱うことにする。

【０１１５】図１１はこの発明の実施の形態５による警
報信号処理回路を示すブロック図である。図１１の警報
信号処理回路で前述の実施の形態４と同様の構成及び機
能を有するユニットについては、図１０のユニットと同
様に番号を付し、その説明を省略する。

【０１１６】図１１に示した警報信号処理回路は、例え
ば、Ｐ／Ｓ変換回路１、モード情報検出回路２、アドレ
スカウンタ４、モード情報追加回路５０、ＡＮＤゲート
６、インバータ７、ＲＡＭ８、ＲＯＭ９１，９２、及び
ＯＲゲート１４を備えている。

【０１１７】図１１に示した警報信号処理回路では、Ｐ
／Ｓ変換回路１の出力（シリアルデータ１０５）とＲＯ
Ｍ９２の出力（出力信号１１８）とがＯＲゲート１４の
入力に接続され、ＯＲゲート１４の出力はモード情報検
出回路２に入力される。ＯＲゲート１４は、シリアルデ
ータ１０５と出力信号１１８とをＯＲ処理してその結果
をモード情報検出回路２に出力する。

【０１１８】つぎに、動作について説明する。図１１に
示した警報信号処理回路では、モード情報検出回路２の
ＲＡＭ２１に格納されたモード情報１０６，１０７がＲ
ＯＭ９１，９２に出力され、同時にアドレスカウンタ４
よりアドレス信号３０３Ａ〜３０３ＧがＲＯＭ９１，９
２に出力される。

【０１１９】このとき、モード情報検出回路２において
モードＡが検出され、その任意のビット情報が有意
“１”であると、モード情報追加回路５０においてモー
ドＡを表すモード情報１０６，１０７がモード情報検出
回路２より入力される。

【０１２０】モード情報追加回路５０では、追加モード
情報１１１が有意“１”となり、ＲＡＭ８にはＡＮＤゲ
ート６を介して得られる追加モード情報１１２が格納さ
れる。そして、ＲＡＭ８より追加モード情報１１３が出
力されると、ＲＯＭ９２では、追加モード情報が出力さ
れると、コピー処理したいモードＡ対応の任意のビット
のタイミングで“１”が出力される。

【０１２１】このため、ＯＲゲート１４では、Ｐ／Ｓ変
換回路１から出力されるシリアルデータ１０５中でコピ
ーを意図したビットが“０”の場合にそのビットを
“１”とする処理が行われる。これにより、コピーした
い任意のビットが“０”でも強制的に“１”に変更する
ことができる。

【０１２２】以上説明したように、実施の形態５によれ
ば、複数の装置から入力された警報項目毎の入力信号１
０１〜１０４をＰ／Ｓ変換し、そのシリアルデータ１０
５から複数の装置の内の特定装置のビット位置にある任
意のビット情報の有意、もしくは無意を検出し、その有
意、もしくは無意に応じて特定装置に関する任意のビッ
トに“１”にコピーするようにしたので、任意のビット
情報の有意／無意に応じて特定装置に関する出力制御を
行うための情報がコピー処理によって変更可能となる。
これによって、複数の装置に対応して回路構成が共通化
されることから、全体の回路規模を小さく、かつ安価に
することが可能である。

【０１２３】（実施の形態６） さて、前述の実施の形態１〜５では、警報信号中にモー
ド情報を含めているため、入力信号１０１〜１０４がど
の装置の種別に対応していても問題ないが、各入力信号
１０１〜１０４に対応する装置の種別が固定であった場
合には、以下に説明する実施の形態６のように、モード
検出を行わない回路構成としてもよい。

【０１２４】図１２はこの発明の実施の形態６による警
報信号処理回路を示すブロック図である。図１２に示し
た警報信号処理回路は、例えば、Ｐ／Ｓ変換回路１、ア
ドレスカウンタ４、及びＲＯＭ９３を備えている。ＲＯ
Ｍ９３は、警報項目毎の各装置に対応する出力制御情報
を予め記憶している。

【０１２５】つぎに、動作について説明する。図１２に
示した警報信号処理回路では、ＲＯＭ９３に対してモー
ド情報は供給されず、ＲＯＭ９３は、アドレスカウンタ
４より供給される３０３Ａ〜３０３Ｇにより警報項目毎
の各モードのタイミングを判断し、そのタイミングに該
当する出力制御情報を出力信号１０８〜１１０として出
力する。

【０１２６】以上説明したように、実施の形態６によれ
ば、複数の装置から入力された警報項目毎の入力信号１
０１〜１０４をＰ／Ｓ変換し、そのシリアルデータ１０
５に基づく装置の種別に応じた出力制御を行うための情
報を出力する制御を行うようにしたので、前述の実施の
形態１〜５のようにモード検出が不要となるとともに、
装置の種別毎に出力制御を行うための情報が変更可能と
なり、これによって、部品点数が削減され、かつ複数の
装置に対応して回路構成が共通化されることから、回路
規模を小さく、かつ安価にすることが可能である。

【０１２７】（実施の形態７） この発明は、以下に説明する実施の形態７のように、前
述の実施の形態６に前述の実施の形態５のようにコピー
機能をもたせてもよい。なお、以下の説明では、４種類
の装置の内、入力信号１０１を出力する装置を特定の装
置として扱うことにする。

【０１２８】図１３はこの発明の実施の形態７による警
報信号処理回路を示すブロック図である。図１３の警報
信号処理回路で前述の実施の形態６と同様の構成及び機
能を有するユニットについては、図１２のユニットと同
様に番号を付し、その説明を省略する。

【０１２９】図１３に示した警報信号処理回路は、例え
ば、Ｐ／Ｓ変換回路１、アドレスカウンタ４、ＲＯＭ１
５，９３、ＡＮＤゲート１６、インバータ１７、セレク
タ１８、ＲＡＭ１９、及びＯＲゲート２０を備えてい
る。

【０１３０】ＲＯＭ１５は、アドレスカウンタ４のアド
レス信号３０３Ａ〜３０３Ｇに基づき特定の装置の任意
のビット情報の有意“１”のタイミングで出力信号１１
９“１”を出力するとともに、同タイミングで特定の装
置のアドレス情報１２１をセレクタ１８に出力するメモ
リ構成を有している。

【０１３１】ＡＮＤゲート１６は、Ｐ／Ｓ変換回路１の
シリアルデータ１０５とＲＯＭ１５の出力信号１１９と
をＡＮＤ処理し、その結果である出力信号１２０をイン
バータ１７に出力する。インバータ１７はＡＮＤゲート
１６の出力信号１２０を反転してＲＡＭ１９のリード／
ライト制御を行う。

【０１３２】セレクタ１８は、アドレスを選択する回路
であり、ＲＯＭ１５の出力信号１１９に従ってＲＯＭ１
５のアドレス情報１２１をアドレス信号１２２としてＲ
ＡＭ１９に出力する。また、ＲＡＭ１９は、ＲＯＭ１５
の出力信号１１９及びＡＮＤゲート１６の出力信号１２
０に従ってセレクタ１８のアドレス信号１２２をリード
／ライトする。さらに、ＯＲゲート２０は、ＲＡＭ１９
の出力信号１２３に従ってＰ／Ｓ変換回路１のシリアル
データ１０５を有意、もしくは無意にしてシリアルデー
タ１２４として出力する。

【０１３３】つぎに、動作について説明する。図１３に
示した警報信号処理回路では、Ｐ／Ｓ変換回路１より出
力されるシリアルデータ１０５がＡＮＤゲート１６，Ｏ
Ｒゲート２０に出力される。

【０１３４】ＯＲゲート２０では、ＲＡＭ１９の出力信
号１２３がシリアルデータ１０５にコピーされ、そのコ
ピー結果がシリアルデータ１２４として出力される。Ａ
ＮＤゲート１６では、ＲＯＭ１５の出力信号１１９が
“１”の場合にのみシリアルデータ１０５がそのまま出
力信号１２０としてインバータ１７に出力される。

【０１３５】動作時に、アドレスカウンタ４から出力さ
れるアドレス信号３０３Ａ〜３０３Ｇが各警報項目の特
定の装置に該当するタイミングを示した場合には、ＲＯ
Ｍ１５からＡＮＤゲート１６、ＲＡＭ１９、セレクタ１
８に出力信号１１９“１”が出力される。

【０１３６】その際、ＡＮＤゲート１６からインバータ
１７にシリアルデータ１０５と同一のビット情報が出力
され、シリアルデータ１０５のビット情報が“１”の場
合にＲＡＭ１９にはライトタイミングとなる。このタイ
ミング時にＲＡＭ１９には、出力信号１１９“１”が入
力されることから、セレクタ１８よりアドレス信号１２
２が書き込まれる。

【０１３７】すなわち、ＲＯＭ１５のアドレス信号１２
１はモードＡのタイミングでセレクタ１８を介してアド
レス信号１２２としてＲＡＭ１９に出力される。このラ
イトタイミングは、アドレス信号３０３Ａ〜３０３Ｇに
より計られる。

【０１３８】さらに詳述すれば、入力信号１０１の任意
のビットの有意がＡＮＤゲート１６で確認され、有意の
場合には、入力信号１０１におけるコピーしたい先のビ
ットのアドレス情報（ＲＯＭ１５の出力１２１）がセレ
クタ１８で選択され、ＲＡＭ１９に送出するインバータ
１７の出力タイミングでＲＡＭ１９に記憶される。

【０１３９】セレクタ１８では、任意のビットの有意を
検出するタイミングだけＲＯＭ１５の出力１２１が選択
され、ＲＡＭ１９の読み出しアドレスとしてＲＡＭ１９
に入力される。

【０１４０】このようにして、ＲＡＭ１９では、特定の
装置のタイミングでシリアルデータ１０５が有意であれ
ば、そのビット情報が特定の装置のビット情報として該
当するアドレス位置に書き込まれる。すなわち、特定の
装置のビット情報が同装置のビット情報としてコピーさ
れる。

【０１４１】以上説明したように、実施の形態７によれ
ば、複数の装置から入力された警報項目毎の入力信号１
０１〜１０４をＰ／Ｓ変換し、そのシリアルデータ１０
５から複数の装置の内の特定装置のビット位置にある任
意のビット情報の有意、もしくは無意を検出し、その有
意、もしくは無意に応じて特定装置に関する多重化され
た警報信号を同装置に関する多重化された警報信号にコ
ピーするようにしたので、前述の実施の形態６の効果に
加え、任意のビット情報の有意／無意に応じて特定装置
内で特定装置の多重化された警報信号をコピー出力する
ことが可能である。

【０１４２】（実施の形態８） さて、前述の実施の形態７では、特定の装置の任意のビ
ット情報の有意状態を同装置のビット情報にコピーして
出力するようにしていたが、以下に説明する実施の形態
８のように、特定の装置の任意のビット情報の有意状態
の検出タイミングで同装置の特定のビット情報をマスク
するようにしてもよい。

【０１４３】図１４はこの発明の実施の形態８による警
報信号処理回路を示すブロック図である。図１４の警報
信号処理回路で前述の実施の形態７と同様の構成及び機
能を有するユニットについては、図１３のユニットと同
様に番号を付し、その説明を省略する。

【０１４４】図１４に示した警報信号処理回路は、例え
ば、Ｐ／Ｓ変換回路１、アドレスカウンタ４、ＲＯＭ１
５，９３、ＡＮＤゲート１６、インバータ１７、セレク
タ１８、ＲＡＭ１９、及びＡＮＤゲート２１を備えてい
る。ＯＲゲート２１は、ＲＡＭ１９の出力信号１２３と
Ｐ／Ｓ変換回路１のシリアルデータ１０５とをＡＮＤ処
理してシリアルデータ１２４として出力する。

【０１４５】つぎに、前述の実施の形態７と異なる動作
についてのみ説明する。図１４に示した警報信号処理回
路では、Ｐ／Ｓ変換回路１より出力されるシリアルデー
タ１０５がＡＮＤゲート１６，２１に出力される。ＡＮ
Ｄゲート２１では、ＲＡＭ１９の出力信号１２３とシリ
アルデータ１０５とがＡＮＤ処理されることで、マスク
したい特定装置対応のビット情報が“１”から“０”に
マスク処理される。その結果、シリアルデータ１２４か
らは、任意のビットを検出している特定装置の筒底のビ
ットがマスクされた状態で出力される。

【０１４６】以上説明したように、実施の形態８によれ
ば、複数の装置から入力された警報項目毎の入力信号１
０１〜１０４をＰ／Ｓ変換し、そのシリアルデータ１０
５から複数の装置の内の特定装置のビット位置にある任
意のビット情報の有意、もしくは無意を検出し、その有
意、もしくは無意に応じて特定装置に関する多重化され
た警報信号や同装置に関する多重化された警報信号をマ
スク処理しての出力制御するようにしたので、前述の実
施の形態６の効果に加えて、任意のビット情報の有意／
無意に応じて特定装置に関する多重化された警報信号を
マスク出力することが可能である。

【０１４７】

【発明の効果】以上説明したように、この発明によれ
ば、複数の装置から入力された警報項目毎の警報信号を
多重化し、その多重化された警報信号に基づて装置の種
別を検出し、その装置の種別に応じた出力制御を行うた
めの情報を出力する制御を行うようにしたので、装置の
種別毎に出力制御を行うための情報が変更可能となり、
これによって、複数の装置に対応して回路構成が共通化
されることから、回路規模を小さく、かつ安価にするこ
とが可能な警報信号処理回路が得られるという効果を奏
する。

【０１４８】つぎの発明によれば、複数の装置から入力
された警報項目毎の警報信号を多重化し、その多重化さ
れた警報信号からモード情報を検出し、そのモード情報
に応じた出力制御を行うための情報を出力する制御を行
うようにしたので、モードに応じて出力制御を行うため
の情報が変更可能となり、これによって、複数の装置に
対応して回路構成が共通化されることから、回路規模を
小さく、かつ安価にすることが可能な警報信号処理回路
が得られるという効果を奏する。

【０１４９】つぎの発明によれば、複数の装置から入力
された警報項目毎の警報信号を多重化し、その多重化さ
れた警報信号から複数の装置の内の特定装置のビット位
置にある任意のビット情報の有意、もしくは無意を検出
し、その有意、もしくは無意に応じた出力制御を行うた
めの情報を出力する制御を行うようにしたので、任意の
ビット情報の有意／無意に応じて出力制御を行うための
情報が変更可能となり、これによって、複数の装置に対
応して回路構成が共通化されることから、回路規模を小
さく、かつ安価にすることが可能な警報信号処理回路が
得られるという効果を奏する。

【０１５０】つぎの発明によれば、複数の装置から入力
された警報項目毎の警報信号を多重化し、その多重化さ
れた警報信号から複数の装置の内の特定装置のビット位
置にある任意のビット情報の有意、もしくは無意を検出
し、その有意、もしくは無意に応じて特定装置に関する
情報出力や同装置に関する出力情報をマスク処理しての
情報出力を制御するようにしたので、特定装置における
任意のビット情報の有意／無意に応じて同装置に関する
出力制御を行うための情報がマスク処理によって変更可
能となり、これによって、複数の装置に対応して回路構
成が共通化されることから、全体の回路規模を小さく、
かつ安価にすることが可能な警報信号処理回路が得られ
るという効果を奏する。

【０１５１】つぎの発明によれば、複数の装置から入力
された警報項目毎の警報信号を多重化し、その多重化さ
れた警報信号から複数の装置の内の特定装置のビット位
置にある任意のビット情報の有意、もしくは無意を検出
し、その有意、もしくは無意に応じて特定装置に関する
出力情報を同装置に関する出力情報にコピーするように
したので、特定装置における任意のビット情報の有意／
無意に応じて同装置に関する出力制御を行うための情報
がコピー処理によって変更可能となり、これによって、
複数の装置に対応して回路構成が共通化されることか
ら、全体の回路規模を小さく、かつ安価にすることが可
能な警報信号処理回路が得られるという効果を奏する。

【０１５２】つぎの発明によれば、複数の装置から入力
された警報項目毎の警報信号を多重化し、その多重化さ
れた警報信号に基づく装置の種別に応じた出力制御を行
うための情報を出力する制御を行うようにしたので、装
置の種別毎に出力制御を行うための情報が変更可能とな
り、これによって、複数の装置に対応して回路構成が共
通化されることから、回路規模を小さく、かつ安価にす
ることが可能な警報信号処理回路が得られるという効果
を奏する。

【０１５３】つぎの発明によれば、複数の装置から入力
された警報項目毎の警報信号を多重化し、その多重化さ
れた警報信号から複数の装置の内の特定装置のビット位
置にある任意のビット情報の有意、もしくは無意を検出
し、その有意、もしくは無意に応じて特定装置に関する
多重化された警報信号を同装置に関する多重化された警
報信号にコピーするようにしたので、装置の種別毎に出
力制御を行うための情報が変更可能となり、これによっ
て、複数の装置に対応して回路構成が共通化されること
から、回路規模を小さく、かつ安価にすることが可能で
あるとともに、特定装置における任意のビット情報の有
意／無意に応じて同装置に関する多重化された警報信号
をコピー出力することが可能な警報信号処理回路が得ら
れるという効果を奏する。

【０１５４】つぎの発明によれば、複数の装置から入力
された警報項目毎の警報信号を多重化し、その多重化さ
れた警報信号から複数の装置の内の特定装置のビット位
置にある任意のビット情報の有意、もしくは無意を検出
し、その有意、もしくは無意に応じて特定装置に関する
多重化された警報信号や同装置に関する多重化された警
報信号をマスク処理しての出力制御するようにしたの
で、装置の種別毎に出力制御を行うための情報が変更可
能となり、これによって、複数の装置に対応して回路構
成が共通化されることから、回路規模を小さく、かつ安
価にすることが可能であるとともに、特定装置における
任意のビット情報の有意／無意に応じて同装置に関する
多重化された警報信号をマスク出力することが可能な警
報信号処理回路が得られるという効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による警報信号処理
回路を示すブロック図である。

【図２】 図１に示した警報信号処理回路のＲＯＭのメ
モリ内容を示す図である。

【図３】 実施の形態１による入力信号とシリアルデー
タ間の動作タイミングを示すタイミングチャートであ
る。

【図４】 実施の形態１による入力信号とモード情報等
の他の信号間の動作タイミングを示すタイミングチャー
トである。

【図５】 実施の形態１によるシリアルデータ、モード
情報、アドレス信号間の動作タイミングを示すタイミン
グチャートである。

【図６】 この発明の実施の形態２による警報信号処理
回路を示すブロック図である。

【図７】 図６に示した警報信号処理回路のＲＯＭのメ
モリ内容を示す図である。

【図８】 実施の形態２による入力信号とモード情報等
の他の信号間の動作タイミングを示すタイミングチャー
トである。

【図９】 この発明の実施の形態３による警報信号処理
回路を示すブロック図である。

【図１０】 この発明の実施の形態４による警報信号処
理回路を示すブロック図である。

【図１１】 この発明の実施の形態５による警報信号処
理回路を示すブロック図である。

【図１２】 この発明の実施の形態６による警報信号処
理回路を示すブロック図である。

【図１３】 この発明の実施の形態７による警報信号処
理回路を示すブロック図である。

【図１４】 この発明の実施の形態８による警報信号処
理回路を示すブロック図である。

【図１５】 従来例による警報信号処理回路を示すブロ
ック図である。

【符号の説明】

１ Ｐ／Ｓ変換回路、２ モード情報検出回路、３，３
０，９１，９２，９３ＲＯＭ、４ アドレスカウンタ、
５，５０ モード情報追加回路、６ ＡＮＤゲート、１
０，１１，１２ ＡＮＤゲート、１３ ＡＮＤゲート、
１４ ＯＲゲート、１５ ＲＯＭ、１８ セレクタ、２
０ ＯＲゲート、２１ ＡＮＤゲート。

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 装置の種別に対応させて警報項目毎の出
   力制御を行うための情報を記憶する記憶手段と、 複数の装置から入力された警報項目毎の警報信号を多重
   化する多重化手段と、 前記多重化手段により多重化された警報信号に基づいて
   装置の種別を検出する検出手段と、 前記検出手段により検出された装置の種別に対応する情
   報を前記記憶手段から読み出して出力する制御を行う制
   御手段と、 を備えたことを特徴とする警報信号処理回路。
2. 【請求項２】 警報信号を出力する複数の装置に接続さ
   れ、前記各装置を特定するためのモード情報を警報信号
   の入力タイミングで入力する警報信号処理回路であっ
   て、 前記各モード情報に対応させて警報項目毎の出力制御を
   行うための情報を記憶する記憶手段と、 前記複数の装置から入力された警報項目毎の入力信号を
   多重化する多重化手段と、 前記多重化手段により多重化された入力信号からモード
   情報を検出する検出手段と、 前記検出手段により検出されたモード情報に対応する情
   報を前記記憶手段から読み出して出力する制御を行う制
   御手段と、 を備えたことを特徴とする警報信号処理回路。
3. 【請求項３】 警報信号を出力する複数の装置に接続さ
   れ、前記各装置から警報信号を入力する警報信号処理回
   路であって、 警報信号の有意、無意にそれぞれ対応させて警報項目毎
   の出力制御を行うための情報を記憶する記憶手段と、 複数の装置から入力された警報項目毎の警報信号を多重
   化する多重化手段と、 前記多重化手段により多重化された警報信号から前記複
   数の装置の内の特定装置のビット位置にある任意のビッ
   ト情報の有意、もしくは無意を検出する検出手段と、 前記検出手段により検出された有意もしくは無意に対応
   する情報を前記記憶手段から読み出して出力する制御を
   行う制御手段と、 を備えたことを特徴とする警報信号処理回路。
4. 【請求項４】 警報信号を出力する複数の装置に接続さ
   れ、前記各装置を特定するためのモード情報を警報信号
   の入力タイミングで入力する警報信号処理回路であっ
   て、 前記各モード情報に対応させて警報項目毎の出力制御を
   行うための情報を記憶する記憶手段と、 複数の装置から入力された警報項目毎の警報信号を多重
   化する多重化手段と、前記多重化手段により多重化され
   た警報信号から前記複数の装置の内の特定装置のビット
   位置にある任意のビット情報の有意、もしくは無意を検
   出する検出手段と、 前記検出手段により検出された有意もしくは無意に対応
   する情報を前記記憶手段から読み出して出力するととも
   に、前記検出手段により有意が検出された場合、前記特
   定装置について前記記憶手段から読み出した情報をマス
   ク処理して出力する制御を行う制御手段と、 を備えたことを特徴とする警報信号処理回路。
5. 【請求項５】 警報信号を出力する複数の装置に接続さ
   れ、前記各装置を特定するためのモード情報を警報信号
   の入力タイミングで入力する警報信号処理回路であっ
   て、 前記各モード情報に対応させて警報項目毎の出力制御を
   行うための情報を記憶する記憶手段と、 複数の装置から入力された警報項目毎の警報信号を多重
   化する多重化手段と、 前記多重化手段により多重化された警報信号から前記複
   数の装置の内の特定装置のビット位置にある任意のビッ
   ト情報の有意、もしくは無意を検出する検出手段と、 前記検出手段により検出された有意もしくは無意に対応
   する情報を前記記憶手段から読み出して出力するととも
   に、前記検出手段により有意が検出された場合、前記特
   定装置について前記記憶手段から読み出した情報をコピ
   ー処理して出力する制御を行う制御手段と、 を備えたことを特徴とする警報信号処理回路。
6. 【請求項６】 装置の種別に対応させて警報項目毎の出
   力制御を行うための情報を記憶する記憶手段と、 複数の装置から入力された警報項目毎の警報信号を多重
   化する多重化手段と、 前記多重化手段による多重化に同期させて装置の種別に
   対応する情報を前記記憶手段から読み出して出力する制
   御を行う制御手段と、 を備えたことを特徴とする警報信号処理回路。
7. 【請求項７】 警報信号を出力する複数の装置に接続さ
   れ、前記各装置から警報信号を入力する警報信号処理回
   路であって、 前記各装置に対応させて警報項目毎の出力制御を行うた
   めの情報を記憶する記憶手段と、 複数の装置から入力された警報項目毎の警報信号を多重
   化する多重化手段と、前記多重化手段による多重化に同
   期させて装置の種別に対応する情報を前記記憶手段から
   読み出して出力する制御を行う制御手段と、 前記多重化手段により多重化された警報信号から前記複
   数の装置の内の特定装置のビット位置にある任意のビッ
   ト情報の有意、もしくは無意を検出する検出手段と、 前記検出手段により有意が検出された場合にのみ、前記
   特定装置について前記多重化手段により多重化された前
   記特定装置の警報信号をコピー処理して出力するコピー
   手段と、 を備えたことを特徴とする警報信号処理回路。
8. 【請求項８】 警報信号を出力する複数の装置に接続さ
   れ、前記各装置から警報信号を入力する警報信号処理回
   路であって、 前記各装置に対応させて警報項目毎の出力制御を行うた
   めの情報を記憶する記憶手段と、 複数の装置から入力された警報項目毎の警報信号を多重
   化する多重化手段と、 前記多重化手段による多重化に同期させて装置の種別に
   対応する情報を前記記憶手段から読み出して出力する制
   御を行う制御手段と、 前記多重化手段により多重化された警報信号から前記複
   数の装置の内の特定装置のビット位置にある任意のビッ
   ト情報の有意、もしくは無意を検出する検出手段と、 前記検出手段により有意が検出された場合にのみ、前記
   特定装置について前記多重化手段により多重化された警
   報信号をマスク処理して出力するマスク手段と、を備え
   たことを特徴とする警報信号処理回路。