JP2001228215A - 集積回路の信号モニタ装置 - Google Patents
集積回路の信号モニタ装置Info
- Publication number
- JP2001228215A JP2001228215A JP2000041589A JP2000041589A JP2001228215A JP 2001228215 A JP2001228215 A JP 2001228215A JP 2000041589 A JP2000041589 A JP 2000041589A JP 2000041589 A JP2000041589 A JP 2000041589A JP 2001228215 A JP2001228215 A JP 2001228215A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- integrated circuit
- output
- monitor
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 外部端子から回路の機能を確認するため確認
したい集積回路内部の信号を出力する場合、集積回路は
それらを封止するパケージンによって与えられた端子数
の制限があり、確認したい信号が多くあっても通常使用
する必要な端子を削って、確認用の信号出力端子にでき
ず、モニタ出力端子を削っていた。 【解決手段】 特定用途向け集積回路の信号をモニタす
る集積回路１の信号モニタ装置において、モニタ信号10
1 を一旦保持する手段７と、101 に変化があった場合に
101 をパラレル−シリアル変換するパラレル−シリアル
変換手段９・モニタ信号変化検出部６・カウンタ部８
と、９を経た101 を出力する１本のシリアルデータ出力
端子10と、前記パラレル−シリアル変換の逆変換をする
ための変換クロックの制御クロック31を出力する１本の
変換用クロック出力端子11と、シリアル−パラレル変換
手段15を備える。
したい集積回路内部の信号を出力する場合、集積回路は
それらを封止するパケージンによって与えられた端子数
の制限があり、確認したい信号が多くあっても通常使用
する必要な端子を削って、確認用の信号出力端子にでき
ず、モニタ出力端子を削っていた。 【解決手段】 特定用途向け集積回路の信号をモニタす
る集積回路１の信号モニタ装置において、モニタ信号10
1 を一旦保持する手段７と、101 に変化があった場合に
101 をパラレル−シリアル変換するパラレル−シリアル
変換手段９・モニタ信号変化検出部６・カウンタ部８
と、９を経た101 を出力する１本のシリアルデータ出力
端子10と、前記パラレル−シリアル変換の逆変換をする
ための変換クロックの制御クロック31を出力する１本の
変換用クロック出力端子11と、シリアル−パラレル変換
手段15を備える。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路の信号モニタ
装置に係り、特にモニタする信号の数が多くなった場合
にも、外部に出力する端子の数を増やすことなく信号モ
ニタできる信号モニタ装置に関する。
装置に係り、特にモニタする信号の数が多くなった場合
にも、外部に出力する端子の数を増やすことなく信号モ
ニタできる信号モニタ装置に関する。
【０００２】
【従来の技術】特定用向け集積回路の機能を確認する場
合、例えば集積回路内部の信号をモニタする必要があ
る。そのため、集積回路内部の信号をモニタする集積回
路の信号モニタ装置が開発されている。その従来の開発
された集積回路の信号モニタ装置を図３を用いて説明す
る。図３は、従来例の集積回路の信号モニタ装置の回路
構成を示すブロック図である。この従来例に挙げられる
特定向け集積回路は回路Ａ・４と回路Ｂ・５とから成
り、これらを封止する集積回路パケージ１a(従来) で保
護されている。この集積回路パケージ１a の構成は、集
積回路パケージ１a 内の回路Ａ・４へ信号を入力する入
力用端子２、回路Ａ・４と回路Ｂ・５へクロック30を供
給するクロック供給端子３、集積回路からの信号を出力
する出力用端子12、例えば回路Ａ・４と回路Ｂ・５の８
本の信号をモニタする場合に４本のモニタ出力端子14に
モニタ信号選択端子13からの信号で前記８本の信号を選
択できるモニタ信号切替え部60から構成されている。
合、例えば集積回路内部の信号をモニタする必要があ
る。そのため、集積回路内部の信号をモニタする集積回
路の信号モニタ装置が開発されている。その従来の開発
された集積回路の信号モニタ装置を図３を用いて説明す
る。図３は、従来例の集積回路の信号モニタ装置の回路
構成を示すブロック図である。この従来例に挙げられる
特定向け集積回路は回路Ａ・４と回路Ｂ・５とから成
り、これらを封止する集積回路パケージ１a(従来) で保
護されている。この集積回路パケージ１a の構成は、集
積回路パケージ１a 内の回路Ａ・４へ信号を入力する入
力用端子２、回路Ａ・４と回路Ｂ・５へクロック30を供
給するクロック供給端子３、集積回路からの信号を出力
する出力用端子12、例えば回路Ａ・４と回路Ｂ・５の８
本の信号をモニタする場合に４本のモニタ出力端子14に
モニタ信号選択端子13からの信号で前記８本の信号を選
択できるモニタ信号切替え部60から構成されている。
【０００３】図４は入従来例の集積回路の信号モニタ装
置における各部の波形を示すのタイムチャートであり、
図４(a) はクロック供給端子３へ与えられるのクロック
の波形図、図４(b) はモニタ信号選択端子からの信号(S
ELECT)の状態変化図、図４(c) はモニタ用出力端子にお
けるモニタ出力信号である。次に、図４を用いて集積回
路の信号モニタ装置の動作について説明する。先ず、入
力用端子２からの入力を受けて、所要の信号処理を回路
Ａ・４と回路Ｂ・５で行う。これら回路Ａ・４と回路Ｂ
・５からの信号は集積回路パケージ１a の外へ出力用端
子12を介して出力される。そして、これら回路Ａ・４と
回路Ｂ・５の集積回路の動作を確認するために、例えば
回路Ａ・４からの信号Ａ01, Ａ02, Ａ03, Ａ04, Ａ08,
Ａ09と、回路Ｂ・５からの信号Ｂ03, Ｂ04をモニタ信号
切替え部60 [４個のセレクタで構成] に入力し、モニタ
信号選択端子13がＬ(Low) レベル[0を選択] の時は、信
号Ａ01, Ａ02, Ａ03, Ａ04がモニタ信号切替え部60を介
してモニタ出力端子14から出力され、モニタ信号選択端
子13がＨ(High)レベル[1を選択] の時は、信号Ａ08, Ａ
09,Ｂ03, Ｂ04がモニタ信号切替え部60を介してモニタ
出力端子14から出力している。従って、監視したい集積
回路内の信号は、モニタ信号選択端子13の信号で選択さ
れるものが、モニタ出力端子14からモニタできる。この
図４(b),図４(c) からは、時点ｔn でモニタ信号選択端
子13からの選択信号［SELECT］が、ＬからＨへ切り替わ
り、モニタ信号が切り替えられている。
置における各部の波形を示すのタイムチャートであり、
図４(a) はクロック供給端子３へ与えられるのクロック
の波形図、図４(b) はモニタ信号選択端子からの信号(S
ELECT)の状態変化図、図４(c) はモニタ用出力端子にお
けるモニタ出力信号である。次に、図４を用いて集積回
路の信号モニタ装置の動作について説明する。先ず、入
力用端子２からの入力を受けて、所要の信号処理を回路
Ａ・４と回路Ｂ・５で行う。これら回路Ａ・４と回路Ｂ
・５からの信号は集積回路パケージ１a の外へ出力用端
子12を介して出力される。そして、これら回路Ａ・４と
回路Ｂ・５の集積回路の動作を確認するために、例えば
回路Ａ・４からの信号Ａ01, Ａ02, Ａ03, Ａ04, Ａ08,
Ａ09と、回路Ｂ・５からの信号Ｂ03, Ｂ04をモニタ信号
切替え部60 [４個のセレクタで構成] に入力し、モニタ
信号選択端子13がＬ(Low) レベル[0を選択] の時は、信
号Ａ01, Ａ02, Ａ03, Ａ04がモニタ信号切替え部60を介
してモニタ出力端子14から出力され、モニタ信号選択端
子13がＨ(High)レベル[1を選択] の時は、信号Ａ08, Ａ
09,Ｂ03, Ｂ04がモニタ信号切替え部60を介してモニタ
出力端子14から出力している。従って、監視したい集積
回路内の信号は、モニタ信号選択端子13の信号で選択さ
れるものが、モニタ出力端子14からモニタできる。この
図４(b),図４(c) からは、時点ｔn でモニタ信号選択端
子13からの選択信号［SELECT］が、ＬからＨへ切り替わ
り、モニタ信号が切り替えられている。
【０００４】
【発明が解決しようとする課題】しかしながら、回路の
機能を確認するため外部端子から確認したい集積回路内
部の信号を出力する場合、集積回路はそれらを封止する
パケージンによって与えられた端子数の制限があり、確
認したい信号が多くあっても通常使用する必要な端子を
削って、確認用の信号出力端子にすることはできない。
実際は機能確認の信号をモニタするための出力端子を削
っていた。確認したい信号はその都度、モニタ信号選択
端子の信号を設定して内部の切り替え部で選択して、出
力端子へ出力していた。従って、選択していない信号を
観察することは不可能であった。また、確認したい信号
が多くあった場合には、同時に観察できる信号が少なく
なるという問題や、通常動作時にはこれらの端子が不要
になるためコストアップにもなるという問題があった。
そこで本発明は、かかる問題を解消するために、モニタ
信号を一旦保持しモニタ信号に変化があった場合に前記
モニタ信号をパラレル−シリアル変換して１本のモニタ
信号用出力端子と１本の変換用クロック端子から出力
し、確認したい信号の増加に影響なく、かつ使用する端
子数を削減し、特定用途向け集積回路が低コストで実現
できることを目的とする。
機能を確認するため外部端子から確認したい集積回路内
部の信号を出力する場合、集積回路はそれらを封止する
パケージンによって与えられた端子数の制限があり、確
認したい信号が多くあっても通常使用する必要な端子を
削って、確認用の信号出力端子にすることはできない。
実際は機能確認の信号をモニタするための出力端子を削
っていた。確認したい信号はその都度、モニタ信号選択
端子の信号を設定して内部の切り替え部で選択して、出
力端子へ出力していた。従って、選択していない信号を
観察することは不可能であった。また、確認したい信号
が多くあった場合には、同時に観察できる信号が少なく
なるという問題や、通常動作時にはこれらの端子が不要
になるためコストアップにもなるという問題があった。
そこで本発明は、かかる問題を解消するために、モニタ
信号を一旦保持しモニタ信号に変化があった場合に前記
モニタ信号をパラレル−シリアル変換して１本のモニタ
信号用出力端子と１本の変換用クロック端子から出力
し、確認したい信号の増加に影響なく、かつ使用する端
子数を削減し、特定用途向け集積回路が低コストで実現
できることを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明の請求項１の発明は、特定用途向け集積回路の
信号をモニタする集積回路の信号モニタ装置において、
モニタ信号を一旦保持する手段と、前記モニタ信号の全
てを監視できる１周期を計数する手段と、前記モニタ信
号に変化があった場合に前記モニタ信号をパラレル−シ
リアル変換するパラレル−シリアル変換手段と、前記パ
ラレル−シリアル変換手段を経た前記モニタ信号を出力
する１本のシリアルデータ出力端子と、前記パラレル−
シリアル変換の逆変換をするための変換クロックの変換
用クロックを出力する１本の変換用クロック出力端子と
を具備したことを特徴とする集積回路の信号モニタ装置
である。かくして本発明の請求項１の発明によれば、モ
ニタ信号に変化があったときにそれを検出して、パラレ
ル−シリアル変換から、再度シリアル−パラレル逆変換
することから、出力端子パケージはシリアルデータの出
力と、加えてクロックに同期する変換用クロックの出力
だけででよく、すべての入力信号のモニタ信号出力が得
られるという特段の効果を奏する。
に本発明の請求項１の発明は、特定用途向け集積回路の
信号をモニタする集積回路の信号モニタ装置において、
モニタ信号を一旦保持する手段と、前記モニタ信号の全
てを監視できる１周期を計数する手段と、前記モニタ信
号に変化があった場合に前記モニタ信号をパラレル−シ
リアル変換するパラレル−シリアル変換手段と、前記パ
ラレル−シリアル変換手段を経た前記モニタ信号を出力
する１本のシリアルデータ出力端子と、前記パラレル−
シリアル変換の逆変換をするための変換クロックの変換
用クロックを出力する１本の変換用クロック出力端子と
を具備したことを特徴とする集積回路の信号モニタ装置
である。かくして本発明の請求項１の発明によれば、モ
ニタ信号に変化があったときにそれを検出して、パラレ
ル−シリアル変換から、再度シリアル−パラレル逆変換
することから、出力端子パケージはシリアルデータの出
力と、加えてクロックに同期する変換用クロックの出力
だけででよく、すべての入力信号のモニタ信号出力が得
られるという特段の効果を奏する。
【０００６】本発明の請求項２の発明は、請求項１に記
載の集積回路の信号モニタ装置において、前記シリアル
データ出力端子からのシリアルデータ出力と前記変換用
クロック出力端子からの変換用クロックを導入し、前記
シリアルデータ出力をパラレルデータに変換するシリア
ル−パラレル変換手段を備えたことを特徴とする請求項
１に記載の集積回路の信号モニタ装置である。本発明の
請求項２の発明によれば、モニタ信号がシリアルデータ
からパラレルデータに円滑に変換され、モニタ信号の数
量の如何なる増減にも装置のハード的変更を必要としな
いというメリットがある。
載の集積回路の信号モニタ装置において、前記シリアル
データ出力端子からのシリアルデータ出力と前記変換用
クロック出力端子からの変換用クロックを導入し、前記
シリアルデータ出力をパラレルデータに変換するシリア
ル−パラレル変換手段を備えたことを特徴とする請求項
１に記載の集積回路の信号モニタ装置である。本発明の
請求項２の発明によれば、モニタ信号がシリアルデータ
からパラレルデータに円滑に変換され、モニタ信号の数
量の如何なる増減にも装置のハード的変更を必要としな
いというメリットがある。
【０００７】本発明の請求項３の発明は、請求項１記載
の集積回路の信号モニタ装置において、前記モニタする
信号を前記クロックに同期して保持する信号保持部と、
モニタする信号の変化を検出して前記集積回路が動作す
るクロックの１周期分のパルス信号を出力する信号変化
検出部と、前記信号変化検出部から出力された信号を受
けて起動し前記クロックを計数するカウンタ部と、前記
モニタ信号の全てを監視できる１周期を計数する手段か
ら出力された信号と前記前記クロックとの論理積をとり
変換用クロックを生成する手段とを備えたことを特徴と
する請求項１記載の集積回路の信号モニタ装置である。
このため本発明の請求項３の発明によれば、集積回路の
信号モニタに必要な端子数は、モニタ用出力端子１本と
変換用クロック出力端子１本の合計２本に抑えることが
できるうえ、モニタ信号の選択がないため全ての信号を
同時に監視することができ、当該分野に貢献するところ
が大きい。
の集積回路の信号モニタ装置において、前記モニタする
信号を前記クロックに同期して保持する信号保持部と、
モニタする信号の変化を検出して前記集積回路が動作す
るクロックの１周期分のパルス信号を出力する信号変化
検出部と、前記信号変化検出部から出力された信号を受
けて起動し前記クロックを計数するカウンタ部と、前記
モニタ信号の全てを監視できる１周期を計数する手段か
ら出力された信号と前記前記クロックとの論理積をとり
変換用クロックを生成する手段とを備えたことを特徴と
する請求項１記載の集積回路の信号モニタ装置である。
このため本発明の請求項３の発明によれば、集積回路の
信号モニタに必要な端子数は、モニタ用出力端子１本と
変換用クロック出力端子１本の合計２本に抑えることが
できるうえ、モニタ信号の選択がないため全ての信号を
同時に監視することができ、当該分野に貢献するところ
が大きい。
【０００８】本発明の請求項４の発明は、請求項３記載
の集積回路の信号モニタ装置において、前記モニタ信号
変化検出部はモニタ信号と前記信号保持部の出力との排
他的論理和をとり、さらにそれらの出力の否定論理和を
とる手段から構成されることを特徴とする請求項３記載
の集積回路の信号モニタ装置である。従って本発明の請
求項４の発明によれば、入力信号の変化に確実に対応し
て検出がなされ、信頼性が向上する。
の集積回路の信号モニタ装置において、前記モニタ信号
変化検出部はモニタ信号と前記信号保持部の出力との排
他的論理和をとり、さらにそれらの出力の否定論理和を
とる手段から構成されることを特徴とする請求項３記載
の集積回路の信号モニタ装置である。従って本発明の請
求項４の発明によれば、入力信号の変化に確実に対応し
て検出がなされ、信頼性が向上する。
【０００９】本発明の請求項５の発明は、請求項３記載
の集積回路の信号モニタ装置において、前記信号保持部
はフリップフロップ回路から成ることを特徴とする請求
項３記載の集積回路の信号モニタ装置である。本発明の
請求項５の発明によれば、信号保持と演算の同期化に至
便となる。
の集積回路の信号モニタ装置において、前記信号保持部
はフリップフロップ回路から成ることを特徴とする請求
項３記載の集積回路の信号モニタ装置である。本発明の
請求項５の発明によれば、信号保持と演算の同期化に至
便となる。
【００１０】本発明の請求項６の発明は、請求項３記載
の集積回路の信号モニタ装置において、前記カウンタ部
は、前記モニタ信号変化検出部からの出力を導入し、こ
れをリセット信号とし前記クロックを計数し、すべての
出力の否定論理積をとる否定論理積素子を出力段に持つ
カウンタと、前記モニタ信号変化検出部からの出力が導
入され、前記カウンタの出力をクリア信号とし、この出
力をカウンタ部出力信号するＳＲフリップフロップ回路
とから成ることを特徴とする請求項３記載の集積回路の
信号モニタ装置である。本発明の請求項６の発明によれ
ば、同期化のためのタイミングの演算が至極完結になさ
れるという顕著な効果が発揮できる。
の集積回路の信号モニタ装置において、前記カウンタ部
は、前記モニタ信号変化検出部からの出力を導入し、こ
れをリセット信号とし前記クロックを計数し、すべての
出力の否定論理積をとる否定論理積素子を出力段に持つ
カウンタと、前記モニタ信号変化検出部からの出力が導
入され、前記カウンタの出力をクリア信号とし、この出
力をカウンタ部出力信号するＳＲフリップフロップ回路
とから成ることを特徴とする請求項３記載の集積回路の
信号モニタ装置である。本発明の請求項６の発明によれ
ば、同期化のためのタイミングの演算が至極完結になさ
れるという顕著な効果が発揮できる。
【００１１】本発明の請求項７の発明は、請求項３記載
の集積回路の信号モニタ装置において、前記パラレル−
シリアル変換部は、モニタされる前記集積回路の出力信
号である前記モニタ信号を全てパラレルに導入し、前記
モニタ信号変化検出部からの出力をリセット信号とし、
前記変換用クロックに同期して前記モニタ信号を全て順
次シリアルデータに変換し、シリアルデータ出力端子を
介して出力する手段にて構成されることを特徴とする請
求項３記載の集積回路の信号モニタ装置である。このよ
うにして本発明の請求項７の発明によれば、パラレル−
シリアルからさらにシリアル−パラレルへの変換・逆変
換が円滑かつ効率良くできることになる。
の集積回路の信号モニタ装置において、前記パラレル−
シリアル変換部は、モニタされる前記集積回路の出力信
号である前記モニタ信号を全てパラレルに導入し、前記
モニタ信号変化検出部からの出力をリセット信号とし、
前記変換用クロックに同期して前記モニタ信号を全て順
次シリアルデータに変換し、シリアルデータ出力端子を
介して出力する手段にて構成されることを特徴とする請
求項３記載の集積回路の信号モニタ装置である。このよ
うにして本発明の請求項７の発明によれば、パラレル−
シリアルからさらにシリアル−パラレルへの変換・逆変
換が円滑かつ効率良くできることになる。
【００１２】
【発明の実施の形態】以下、本発明の具体的な実施の形
態について図面を参照して説明する。図１は、本発明の
集積回路の信号モニタ装置の回路構成を示すブロック図
である。図１において、集積回路の信号モニタ装置１
が、先に説明した図３のモニタ信号の回路構成図で示し
た従来の集積回路の信号モニタ装置１a と異なるのは、
従来のモニタ信号選択端子13とモニタ信号切り換え部６
が無くなっていることである。そして、本発明はモニタ
信号101 の変化を検出して前記集積回路が動作するクロ
ック30の１周期分のパルス信号を出力するモニタ信号変
化検出部６と、モニタ信号101 をクロック30に同期して
保持するモニタ信号保持部７と、モニタ信号変化検出部
６から出力された信号61を受けて起動するカウンタ部８
と、カウンタ部８が起動中に出力する信号81を受けてモ
ニタするモニタ信号101 をパラレル−シリアル変換する
パラレル−シリアル変換部９と、パラレル−シリアル変
換部９からの出力のパラレル−シリアル変換部出力91を
外部へ出力するシリアルデータ出力端子10と、カウンタ
部８が起動中にパラレル−シリアル変換部９に入力され
る変換用クロック31を外部へ出力する変換用クロック出
力端子11とをそれぞれ備えている。特に、その他の回路
構成要素で従来例の図３と同じ符号を持つものは、同じ
動作をする。また、図１は図３と異なる部分を含めた全
体回路を示している。
態について図面を参照して説明する。図１は、本発明の
集積回路の信号モニタ装置の回路構成を示すブロック図
である。図１において、集積回路の信号モニタ装置１
が、先に説明した図３のモニタ信号の回路構成図で示し
た従来の集積回路の信号モニタ装置１a と異なるのは、
従来のモニタ信号選択端子13とモニタ信号切り換え部６
が無くなっていることである。そして、本発明はモニタ
信号101 の変化を検出して前記集積回路が動作するクロ
ック30の１周期分のパルス信号を出力するモニタ信号変
化検出部６と、モニタ信号101 をクロック30に同期して
保持するモニタ信号保持部７と、モニタ信号変化検出部
６から出力された信号61を受けて起動するカウンタ部８
と、カウンタ部８が起動中に出力する信号81を受けてモ
ニタするモニタ信号101 をパラレル−シリアル変換する
パラレル−シリアル変換部９と、パラレル−シリアル変
換部９からの出力のパラレル−シリアル変換部出力91を
外部へ出力するシリアルデータ出力端子10と、カウンタ
部８が起動中にパラレル−シリアル変換部９に入力され
る変換用クロック31を外部へ出力する変換用クロック出
力端子11とをそれぞれ備えている。特に、その他の回路
構成要素で従来例の図３と同じ符号を持つものは、同じ
動作をする。また、図１は図３と異なる部分を含めた全
体回路を示している。
【００１３】ところで、この実施の形態において、モニ
タ信号保持部７はフリップフロップで構成し、信号変化
検出部６はデータ数と同じ８個の排他的論理和素子とそ
れらの出力の否定論理和をとる１個の否定論理和素子を
設けている。カウンタ部８はモニタ信号変化検出部出力
61を入力として受入れ、その入力の一つはＳＲフリップ
フロップへ他の一つは３ビットカウンタのリセット端子
へ与えている。ＳＲフリップフロップの出力は３ビット
カウンタのスタート信号とすると共に、クロックと論理
積をとって、シリアルデータ出力をパラレルデータのモ
ニタ信号に変換するための変換用クロックの生成に使
い、３ビットカウンタはクロッを計数し、その出力は否
定論理積素子を経てＳＲフリップフロップへ与えられて
いる。パラレル−シリアル変換部９は例えばパラレル入
力，シリアル出力型８bit シフトレジスタで構成され、
回路Ａ・４の出力したモニタ信号のパラレルデータを受
入れ、変換用クロックに同期して、パラレル−シリアル
変換部出力91として出力され、それのリセット端子には
モニタ信号変化検出部出力61が加えられている。
タ信号保持部７はフリップフロップで構成し、信号変化
検出部６はデータ数と同じ８個の排他的論理和素子とそ
れらの出力の否定論理和をとる１個の否定論理和素子を
設けている。カウンタ部８はモニタ信号変化検出部出力
61を入力として受入れ、その入力の一つはＳＲフリップ
フロップへ他の一つは３ビットカウンタのリセット端子
へ与えている。ＳＲフリップフロップの出力は３ビット
カウンタのスタート信号とすると共に、クロックと論理
積をとって、シリアルデータ出力をパラレルデータのモ
ニタ信号に変換するための変換用クロックの生成に使
い、３ビットカウンタはクロッを計数し、その出力は否
定論理積素子を経てＳＲフリップフロップへ与えられて
いる。パラレル−シリアル変換部９は例えばパラレル入
力，シリアル出力型８bit シフトレジスタで構成され、
回路Ａ・４の出力したモニタ信号のパラレルデータを受
入れ、変換用クロックに同期して、パラレル−シリアル
変換部出力91として出力され、それのリセット端子には
モニタ信号変化検出部出力61が加えられている。
【００１４】次に、動作について説明する。図２は本発
明の実施の形態における集積回路の信号モニタ装置の各
部の信号波形を示すタイムチャートである。図２(a) は
クロック、図２(b) はモニタ信号、図２(c) はモニタ信
号保持部出力信号、図２(d) はモニタ信号変化検出部出
力、図２(e) はカウンタ部出力信号、図２(f) は変換用
クロック、図２(g) はパラレル−シリアル変換出力、図
２(h) はモニタ出力信号である。まず、モニタ信号101
は常にクロック30に同期してモニタ信号保持部７に保持
されている。モニタ信号101 に変化がない場合、モニタ
信号変化検出部出力61は常にＨレベルになる。カウンタ
部８はモニタ信号変化検出部出力61がＨレベルなので動
作しない。更にカウンタ部出力81はＬレベルになり、こ
の信号とクロック30との論理和を取った変換用クロック
31はＬレベルのままになる。従ってモニタ信号変化検出
部出力61と変換用クロック31とを受けるパラレル−シリ
アル変換部９は動作しない。この結果、シリアルデータ
出力端子10及び変換用クロック出力端子11は変化しな
い。
明の実施の形態における集積回路の信号モニタ装置の各
部の信号波形を示すタイムチャートである。図２(a) は
クロック、図２(b) はモニタ信号、図２(c) はモニタ信
号保持部出力信号、図２(d) はモニタ信号変化検出部出
力、図２(e) はカウンタ部出力信号、図２(f) は変換用
クロック、図２(g) はパラレル−シリアル変換出力、図
２(h) はモニタ出力信号である。まず、モニタ信号101
は常にクロック30に同期してモニタ信号保持部７に保持
されている。モニタ信号101 に変化がない場合、モニタ
信号変化検出部出力61は常にＨレベルになる。カウンタ
部８はモニタ信号変化検出部出力61がＨレベルなので動
作しない。更にカウンタ部出力81はＬレベルになり、こ
の信号とクロック30との論理和を取った変換用クロック
31はＬレベルのままになる。従ってモニタ信号変化検出
部出力61と変換用クロック31とを受けるパラレル−シリ
アル変換部９は動作しない。この結果、シリアルデータ
出力端子10及び変換用クロック出力端子11は変化しな
い。
【００１５】モニタ信号101 に変化がある場合、図２
(b) では変化のあった信号のみＡ09信号を表しており
([図２(b) ・時点t1参照] 、モニタ信号変化検出部出力
61はクロック30の１周期に同期したＬパルスを出力する
[ 図２(d) ・時点t1〜t3参照] 。カウンタ部８はモニタ
信号変化検出部出力61のＬパルスでカウンタ値をクリア
し、同時にモニタ信号変化検出部出力61のＬパルスでカ
ウンタ部８を動作する信号81を保持する[ 図２(e) 時点
t2〜t4参照] 。更に、カウンタ部出力81はカウンタ値が
カウントアップ中はＨレベルのままになる。カウンタ値
が7h(0h から８番目) になるとクリア信号82を出力し、
カウンタ部出力81をクリアする[ 時点t4] 。一方、パラ
レル−シリアル変換部９は、モニタ信号変化検出部出力
61のＬパルスでモニタ信号101 をロードし、カウンタ部
出力81がＨレベルの間、変換用クロック31が入力される
[ 図２(f) 時点t2〜t4参照] 。この結果パラレル−シリ
アル変換部出力91がシリアルデータ出力端子10から出力
され、かつ変換用クロッ31が変換用クロック出力端子11
から出力される。また、パラレル−シリアル変換部９の
逆の動作をするシリアル−パラレル変換部15に、シリア
ルデータ出力端子10と変換用クロック出力端子11とを接
続すれば、モニタ信号をパラレルデータとして取り出す
ことができる[ 図２(h) 、特に変化のあったＡ09・時点
t4を参照] 。また、モニタ信号101 の数が増えてもカウ
ンタ部８のカウント値とパラレル−シリアル変換部９の
ビット数を増やすだけで容易に対応できる。
(b) では変化のあった信号のみＡ09信号を表しており
([図２(b) ・時点t1参照] 、モニタ信号変化検出部出力
61はクロック30の１周期に同期したＬパルスを出力する
[ 図２(d) ・時点t1〜t3参照] 。カウンタ部８はモニタ
信号変化検出部出力61のＬパルスでカウンタ値をクリア
し、同時にモニタ信号変化検出部出力61のＬパルスでカ
ウンタ部８を動作する信号81を保持する[ 図２(e) 時点
t2〜t4参照] 。更に、カウンタ部出力81はカウンタ値が
カウントアップ中はＨレベルのままになる。カウンタ値
が7h(0h から８番目) になるとクリア信号82を出力し、
カウンタ部出力81をクリアする[ 時点t4] 。一方、パラ
レル−シリアル変換部９は、モニタ信号変化検出部出力
61のＬパルスでモニタ信号101 をロードし、カウンタ部
出力81がＨレベルの間、変換用クロック31が入力される
[ 図２(f) 時点t2〜t4参照] 。この結果パラレル−シリ
アル変換部出力91がシリアルデータ出力端子10から出力
され、かつ変換用クロッ31が変換用クロック出力端子11
から出力される。また、パラレル−シリアル変換部９の
逆の動作をするシリアル−パラレル変換部15に、シリア
ルデータ出力端子10と変換用クロック出力端子11とを接
続すれば、モニタ信号をパラレルデータとして取り出す
ことができる[ 図２(h) 、特に変化のあったＡ09・時点
t4を参照] 。また、モニタ信号101 の数が増えてもカウ
ンタ部８のカウント値とパラレル−シリアル変換部９の
ビット数を増やすだけで容易に対応できる。
【００１６】
【発明の効果】以上述べたように、本発明によれば、モ
ニタ信号に変化があったときにそれを検出して、パラレ
ル−シリアル変換から、再度シリアル−パラレル逆変換
することから、出力端子パケージはシリアルデータの出
力と、加えてクロックに同期する変換用クロックの出力
だけでよく、全ての入力信号のモニタ信号出力が得られ
るという特段の効果を奏する。つまり、モニタ信号に変
化がある度にシリアルデータとして１本のモニタ出力用
端子から出力されるので、従来のように選択されていな
い信号は無くなり、また、確認したい信号が増加した場
合にでもカウンタ部のカウント値とパラレル−シリアル
変換部のビット数を増やすだけで同時に観察でき、通常
動作時にはこれらのモニタ用端子が僅か２本であるた
め、端子数増加によるコストアップを最小限に抑えるこ
とができ、モニタ信号の選択がないため全ての信号を同
時に監視することができる等の顕著な効果を持つ。
ニタ信号に変化があったときにそれを検出して、パラレ
ル−シリアル変換から、再度シリアル−パラレル逆変換
することから、出力端子パケージはシリアルデータの出
力と、加えてクロックに同期する変換用クロックの出力
だけでよく、全ての入力信号のモニタ信号出力が得られ
るという特段の効果を奏する。つまり、モニタ信号に変
化がある度にシリアルデータとして１本のモニタ出力用
端子から出力されるので、従来のように選択されていな
い信号は無くなり、また、確認したい信号が増加した場
合にでもカウンタ部のカウント値とパラレル−シリアル
変換部のビット数を増やすだけで同時に観察でき、通常
動作時にはこれらのモニタ用端子が僅か２本であるた
め、端子数増加によるコストアップを最小限に抑えるこ
とができ、モニタ信号の選択がないため全ての信号を同
時に監視することができる等の顕著な効果を持つ。
【図１】本発明の集積回路の信号モニタ装置の回路構成
を示すブロック図
を示すブロック図
【図２】本発明の集積回路の信号モニタ装置の各部にお
ける信号波形のタイムチャートで、 (a) はクロック (b) はモニタ信号 (c) はモニタ信号保持部出力 (d) はモニタ信号変化検出部出力 (e) はカウンタ部出力信号 (f) は変換用クロック (g) はパラレル−シリアル変換出力 (h) はモニタ出力信号
ける信号波形のタイムチャートで、 (a) はクロック (b) はモニタ信号 (c) はモニタ信号保持部出力 (d) はモニタ信号変化検出部出力 (e) はカウンタ部出力信号 (f) は変換用クロック (g) はパラレル−シリアル変換出力 (h) はモニタ出力信号
【図３】従来例の集積回路の信号モニタ装置の回路構成
を示すブロック図
を示すブロック図
【図４】従来例の集積回路の信号モニタ装置の各部にお
ける信号波形のタイムチャートで、 (a) はクロック (b) はモニタ選択信号端子からの選択信号 (c) はモニタ用出力端子からの出力
ける信号波形のタイムチャートで、 (a) はクロック (b) はモニタ選択信号端子からの選択信号 (c) はモニタ用出力端子からの出力
１ 集積回路パッケージ（本発明） １a 集積回路パッケージ（従来例） ２ 入力用端子 ３ クロック用端子 30 クロック 31 変換用クロック ４ 回路Ａ（被テストＬＳＩ） ５ 回路Ｂ（被テストＬＳＩ） ６ モニタ信号変化検出部 60 モニタ信号切り換え部 61 モニタ信号変化検出部出力 ７ モニタ信号保持部 71 モニタ信号保持部出力 ８ カウンタ部 81 カウンタ部出力 82 クリア信号 ９ パラレル−シリアル変換部 91 パラレル−シリアル変換部出力 10 シリアルデータ出力用端子 101 モニタ信号 11 変換用クロック出力端子 12 出力用端子 13 モニタ信号選択端子 14 モニタ用出力端子 15 シリアル−パラレル変換部 151 モニタ出力信号
Claims (7)
- 【請求項１】 特定用途向け集積回路の信号をモニタす
る集積回路の信号モニタ装置において、 モニタ信号を一旦保持する手段と、 前記モニタ信号の全てを監視できる１周期を計数する手
段と、 前記モニタ信号に変化があった場合に前記モニタ信号を
パラレル−シリアル変換するパラレル−シリアル変換手
段と、 前記パラレル−シリアル変換手段を経た前記モニタ信号
を出力する１本のシリアルデータ出力端子と、 前記パラレル−シリアル変換の逆変換をするための変換
クロックの変換用クロックを出力する１本の変換用クロ
ック出力端子とを具備したことを特徴とする集積回路の
信号モニタ装置。 - 【請求項２】 請求項１に記載の集積回路の信号モニタ
装置において、 前記シリアルデータ出力端子からのシリアルデータ出力
と前記変換用クロック出力端子からの変換用クロックを
導入し、前記シリアルデータ出力をパラレルデータに変
換するシリアル−パラレル変換手段を備えたことを特徴
とする請求項１に記載の集積回路の信号モニタ装置。 - 【請求項３】 請求項１記載の集積回路の信号モニタ装
置において、 前記モニタする信号を前記クロックに同期して保持する
信号保持部と、 モニタする信号の変化を検出して前記集積回路が動作す
るクロックの１周期分のパルス信号を出力する信号変化
検出部と、 前記信号変化検出部から出力された信号を受けて起動し
前記クロックを計数するカウンタ部と、 前記モニタ信号の全てを監視できる１周期を計数する手
段から出力された信号と前記前記クロックとの論理積を
とり変換用クロックを生成する手段とを備えたことを特
徴とする請求項１記載の集積回路の信号モニタ装置。 - 【請求項４】 請求項３記載の集積回路の信号モニタ装
置において、 前記モニタ信号変化検出部はモニタ信号と前記信号保持
部の出力との排他的論理和をとり、さらにそれらの出力
の否定論理和をとる手段から構成されることを特徴とす
る請求項３記載の集積回路の信号モニタ装置。 - 【請求項５】 請求項３記載の集積回路の信号モニタ装
置において、 前記信号保持部はフリップフロップ回路から成ることを
特徴とする請求項３記載の集積回路の信号モニタ装置。 - 【請求項６】 請求項３記載の集積回路の信号モニタ装
置において、 前記カウンタ部は、 前記モニタ信号変化検出部からの出力を導入し、これを
リセット信号とし前記クロックを計数し、すべての出力
の否定論理積をとる否定論理積素子を出力段に持つカウ
ンタと、 前記モニタ信号変化検出部からの出力が導入され、前記
カウンタの出力をクリア信号とし、この出力をカウンタ
部出力信号するＳＲフリップフロップ回路とから成るこ
とを特徴とする請求項３記載の集積回路の信号モニタ装
置。 - 【請求項７】 請求項３記載の集積回路の信号モニタ装
置において、 前記パラレル−シリアル変換部は、 モニタされる前記集積回路の出力信号である前記モニタ
信号を全てパラレルに導入し、 前記モニタ信号変化検出部からの出力をリセット信号と
し、 前記変換用クロックに同期して前記モニタ信号を全て順
次シリアルデータに変換し、シリアルデータ出力端子を
介して出力する手段にて構成されることを特徴とする請
求項３記載の集積回路の信号モニタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000041589A JP2001228215A (ja) | 2000-02-18 | 2000-02-18 | 集積回路の信号モニタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000041589A JP2001228215A (ja) | 2000-02-18 | 2000-02-18 | 集積回路の信号モニタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001228215A true JP2001228215A (ja) | 2001-08-24 |
Family
ID=18564808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000041589A Pending JP2001228215A (ja) | 2000-02-18 | 2000-02-18 | 集積回路の信号モニタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001228215A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251046B2 (en) | 2002-01-22 | 2007-07-31 | Canon Kabushiki Kaisha | Print controller operation verification system |
| US7584315B2 (en) | 2003-04-10 | 2009-09-01 | Panasonic Corporation | Integrated circuit monitoring an internal signal converted from an analog input signal |
| JP2011085430A (ja) * | 2009-10-14 | 2011-04-28 | Toshiba Corp | 制御システム、ロジックモジュール基板およびロジック用ｆｐｇａ |
| US8581626B2 (en) | 2011-08-25 | 2013-11-12 | Kabushiki Kaisha Toshiba | Control system, logic module substrate, and logic FPGA |
-
2000
- 2000-02-18 JP JP2000041589A patent/JP2001228215A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251046B2 (en) | 2002-01-22 | 2007-07-31 | Canon Kabushiki Kaisha | Print controller operation verification system |
| US7584315B2 (en) | 2003-04-10 | 2009-09-01 | Panasonic Corporation | Integrated circuit monitoring an internal signal converted from an analog input signal |
| JP2011085430A (ja) * | 2009-10-14 | 2011-04-28 | Toshiba Corp | 制御システム、ロジックモジュール基板およびロジック用ｆｐｇａ |
| US8581626B2 (en) | 2011-08-25 | 2013-11-12 | Kabushiki Kaisha Toshiba | Control system, logic module substrate, and logic FPGA |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5343966B2 (ja) | クロック信号分周回路および方法 | |
| JP2001228215A (ja) | 集積回路の信号モニタ装置 | |
| JP4526176B2 (ja) | Ｉｃ試験装置 | |
| US8265103B2 (en) | Apparatus and method for flexible visibility in integrated circuits with minimal package impact | |
| JP3159269B2 (ja) | 特定用途向け集積回路 | |
| JP2776391B2 (ja) | ポインタ処理装置 | |
| US6885714B1 (en) | Independently roving range control | |
| SU1141415A1 (ru) | Сигнатурный анализатор | |
| JPH0815392A (ja) | テストモード設定回路 | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 | |
| RU1791806C (ru) | Генератор синхросигналов | |
| KR970002073B1 (ko) | 파이프 라인 구조를 이용한 브이 엘 디 장치 | |
| JPH11191080A (ja) | メモリ試験装置 | |
| SU1672457A1 (ru) | Узел контрол вычислительной системы | |
| KR960014956A (ko) | 바운더리 스캔 구조의 테스트 데이터 입력 장치 | |
| JPH05290185A (ja) | 特定用途向け集積回路 | |
| JPS62122434A (ja) | フレ−ム信号同期検出回路 | |
| JPH0685630A (ja) | パルス監視回路 | |
| JPH1062493A (ja) | 集積回路 | |
| JP2008196917A (ja) | 非同期式カウンタ回路 | |
| JP2002108726A (ja) | バス共有パラレルデータ転送システムにおけるパッケージ間監視装置 | |
| JPH08233911A (ja) | ビット誤り測定用パターン発生器及びビット誤り測定器及びこれを使用したビット誤り測定装置 | |
| JPH09184877A (ja) | タイミング発生回路 | |
| JPH0541643A (ja) | クロツク障害検出方式 | |
| JPH0214648A (ja) | データ伝送回路 |