JPH05120063A - マイクロプロセツサのデバツグシステムおよびそのためのデバツグパネル - Google Patents

マイクロプロセツサのデバツグシステムおよびそのためのデバツグパネル

Info

Publication number
JPH05120063A
JPH05120063A JP3280969A JP28096991A JPH05120063A JP H05120063 A JPH05120063 A JP H05120063A JP 3280969 A JP3280969 A JP 3280969A JP 28096991 A JP28096991 A JP 28096991A JP H05120063 A JPH05120063 A JP H05120063A
Authority
JP
Japan
Prior art keywords
mpu
debugging
panel
debug
microprogram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3280969A
Other languages
English (en)
Inventor
Takashi Moriyama
隆志 森山
Shigemi Adachi
茂美 足立
Takashi Inagawa
隆 稲川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3280969A priority Critical patent/JPH05120063A/ja
Publication of JPH05120063A publication Critical patent/JPH05120063A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 MPUで動作しているソフトウェアを介さず
に、マイクロプログラムのみにより、MPUの内部レジ
スタやメモリの情報,プログラムの進行等をモニタ可能
とするMPUのデバッグシステムを提供すること。 【構成】 マイクロプログラムによって制御されるMP
Uにおいて、該MPUにデバッグ用の割り込みラインを
設け、また、前記マイクロプログラムに割り込み信号に
応じた処理を行うルーチンを設けて、外部から前記割り
込みラインを変化させることにより前記ルーチンを起動
させ、前記MPUのモニタを行うことを特徴とするMP
Uのデバッグシステム。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマイクロプログラムによ
り制御されるマイクロプロセッサ(以下、「MPU」とい
う)に関し、特に上記MPUで動作しているソフトウェ
アを介さずに、マイクロプログラムのみにより、MPU
の内部レジスタやメモリの情報,プログラムの進行等を
モニタ可能とするMPUのデバッグシステムおよびその
ためのデバッグパネルに関する。
【0002】
【従来の技術】従来のこの種の技術としては、例えば、
米国特許第4,084,869号に開示された装置が知ら
れている。この装置は、システム装置にインサーキット
エミュレータ(以下、「ICE」という)と呼ばれる装置を
用いるものである。上述のICEは、図5に示す如く、
デバッグの対象となるシステム装置のMPUと同種のM
PUを内蔵しており、これを、システム装置の本来MP
Uが搭載されるべき位置に、ケーブルおよびLSIソケ
ットを介して接続し、これを動作させ、ICE内のMP
Uの外部ピンをモニタすることによって、MPUおよび
システムのデバッグを行うものであった。
【0003】
【発明が解決しようとする課題】上記従来技術において
は、接続方法として、LSIソケットが不可欠であるの
に対し、市販されているシステム装置のMPUは、通常
ハンダ付けされているため、このままでは、市販されて
いるシステム装置には適用できないという問題があっ
た。また、適用できたとしても、ICE内に内蔵されて
いるMPUがケーブルを通してシステム装置に接続され
るため、その遅延時間により、システムを高周波数で動
作させた場合、動作に1クロック余分にかかってしま
い、実際の動作タイミングと異なる場合があるという問
題もあった。本発明は上記事情に鑑みてなされたもの
で、その第一の目的は、従来の技術における上述の如き
問題を解消し、MPUの動作を正確にモニタ可能なMP
Uのデバッグシステムを提供することにある。また、本
発明の第二の目的は、上述のデバッグシステムに用いる
に好適なデバッグパネルを提供することにある。
【0004】
【課題を解決するための手段】本発明の第一の目的は、
マイクロプログラムによって制御されるMPUにおい
て、該MPUにデバッグ用の割り込みラインを設け、ま
た、前記マイクロプログラムに割り込み信号に応じた処
理を行うルーチンを設けて、外部から前記割り込みライ
ンを変化させることにより前記ルーチンを起動させ、前
記MPUのモニタを行うことを特徴とするMPUのデバ
ッグシステムによって達成される。また、本発明の第二
の目的は、マイクロプログラムによって制御されるMP
Uのデバッグを行うためのデバッグパネルであって、少
なくとも、前記MPUにデバッグ用の割り込み信号を送
信する手段と、デバッグ内容を指定する手段とを有する
ことを特徴とするデバッグパネルによって達成される。
【0005】
【作用】本発明に係るデバッグパネルを用いるMPUの
デバッグシステムにおいては、デバッグ用パネルのキー
を押下することにより、MPUに割り込み信号が伝達さ
れる。この割り込み信号をマイクロプログラムが検出す
ると、マイクロプログラムの割り込み信号解析処理ルー
チンが走り、割り込み信号の解析を行う。割り込み信号
がデバッグ用パネルのキー押下によるものと判定する
と、次に、マイクロプログラムは、デバッグ用パネルに
おいてどのキーが押下されたかの情報を得るために、デ
ータ転送処理ルーチンにより、デバッグ用パネル内のデ
ータを読み込む。デバッグ用パネル内のデータを読み込
み、その内容を解析すると、そのデータに示された指示
により、MPUの動作を決定する。
【0006】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図2は、本発明の一実施例を示す構成図で
あり、1はシステム装置を示している。該システム装置
1は、MPU搭載の中央処理装置(以下、「CPU」とい
う)ボード2,後述するデバッグ用パネル3を制御する
パネルコントローラを搭載するアダプタボード4から構
成されている。図1は、上述のCPUボード2(破線で
示されている)の内部構成を、その周辺とともに示すブ
ロック図であり、図中、21はマイクロプログラムで制
御されるMPU、22はCPUボード2とパネルコント
ローラ4を結ぶI/Oバス、23は各種割込み信号を制
御する割込みコントローラ、24は該割込みコントロー
ラ23からMPU21に送出される割込み信号を示して
いる。なお、前述のパネルコントローラ4は、I/Oバ
ス22を介して上述のCPUボード2に接続されてい
る。
【0007】図3は、上述のデバッグ用パネル3の詳細
を示す斜視図である。本実施例に示すデバッグパネル3
上には、キーのセット状態とMPUの動作状態を示す表
示部3aおよび3b,入力されるDATA/ADDRE
SSの置数部3c,テンキーおよびコマンドキー部3
d,コマンドキー部3e,3fが配置されている。キー
のセット状態を示す表示部3aには、SFT(シフト),
PCSP(所定プログラムカウンタ値でプログラム停
止),STSP(所定アドレスでプログラム停止)等の他、
メモリのアドレスであるかレジスタのアドレスであるか
を示すMAまたはREGの表示が行われる。また、MP
Uの動作状態を示す表示部3bには、停止,割込,動作
中,ロード,障害等の状態を示す表示が行われる。テンキ
ーおよびコマンドキー部3dには、16進数の入力に用
いるための0〜Fまでの数値キーと各種のコマンドキー
が配置されており、シフトキーにより使い分けられる。
【0008】上述の如く構成された本実施例の動作を、
以下、図4に示す動作フローに基づいて説明する。図4
は、上述のデバッグ用パネル3上のキー押下時の、マイ
クロプログラムの動作を示すものである。以下の説明で
は、ある番地でプログラムを停止させる場合の手順を、
例として示す。デバッグパネル3の操作では、まず、テ
ンキーにより、停止させたい番地をDATA/ADDR
ESS表示部に8桁で書き込む。次に、デバッグパネル
3上の「PCSP」キーを押下する。その後、「RUNC」
キーを押下することによりプログラムが動作し、指定さ
れた番地へ来ると自動的にプログラム動作が停止する。
このときのマイクロプログラムの動作は、以下のように
なる。デバッグパネル3において「PCSP」キーが押下
されると、割り込みが生じ、この割り込み信号がデバッ
グパネル3からI/Oバス22を通り、CPUボード2
へ送出されて、割り込みコントローラ23に伝達され、
更に、割り込み信号ライン24を介してMPU21に送
出される。
【0009】MPU21では、通常処理(ステップ 401)
を行っていたマイクロプログラムが割り込み判定ルーチ
ン(ステップ 402)により割り込みを検出し、その割り込
み情報を解析するために、割り込みコントローラアクセ
スルーチン(ステップ 403)により、割り込みコントロー
ラ23の情報をリードする。ここで、リードした情報を
解析することにより、割り込みがデバッグパネル3から
の割り込みであることが判明する(ステップ 404)と、今
度は、デバッグパネルアクセスルーチン(ステップ 405)
によりデバッグパネル3の情報を読み込み、デバッグパ
ネル3においてドのキーが押下されたかを解析する(ス
テップ 406)。ここでは、「PCSP」キーが押下されて
いるから、リードデータ解析ルーチン(ステップ 406)に
より、PCSP処理(ステップ 407)が選択される。PC
SP処理(ステップ 407)では、更に、予めデバッグパネ
ル3のDATA/ADDRESS表示部にセットされて
いる停止させたい番地を読み込み、MPU21内部に記
憶しておく。
【0010】この後、デバッグパネル3により「RUN
C」キーが押下されるまで待ち、この「RUNC」キーが
押下されると、指定されたプログラムを実行し、記憶し
ている番地の命令を実行しようとしたときにプログラム
の実行を停止させる。以上の手順により、デバッグパネ
ル3の操作により指定した番地で、プログラムを停止さ
せることができる。なお、同様の手順により、 メモリおよびレジスタのリード/ライト プログラムの1命令ずつの実行 動作中のプログラムの停止 メモリの指定番地の内容が設定時から変化したときに、
プログラム停止 マイクロプログラム自身の書き替え/読み込み 等を行うことも可能である。上記実施例によれば、シス
テム装置1外のデバッグパネル3から、MPU21の動
作を、マイクロプログラムを介して制御することがで
き、MPU21およびシステム装置1のデバッグを効果
的に行うことが可能になる。
【0011】
【発明の効果】以上、詳細に説明した如く、本発明によ
れば、MPUで動作しているソフトウェアを介さずに、
マイクロプログラムのみにより、MPUの内部レジスタ
やメモリの情報,プログラムの進行等をモニタ可能とす
るMPUのデバッグシステム、および、そのためのデバ
ッグパネルを実現できるという顕著な効果を奏するもの
である。より詳細に述べれば、MPUの外部ピンにより
動作をモニタする場合の如く、内部動作と外部動作との
不一致が生じず、正確にデバッグが行えるという効果が
あり、また、デバッグに際して、MPUはCPUボード
上に搭載されたままなので、ケーブルを用いて引き出す
場合の如きディレイ時間を考慮しなくても良く、タイミ
ングのずれなしに、高周波数でも正確なデバッグが行え
るという効果が得られるものである。
【0012】
【図面の簡単な説明】
【図1】本発明の一実施例を示すMPUシステムのブロ
ック図である。
【図2】実施例の全体構成図である。
【図3】デバッグ用パネルの詳細を示す斜視図である。
【図4】デバッグ用パネルのキー押下時のマイクロプロ
グラムの動作フローチャートである。
【図5】従来技術を説明する図である。
【符号の説明】
1:システム装置、2:CPUボード、3:デバッグ用
パネル、4:パネルコントローラ(アダプタボード)、2
1:MPU、22:I/Oバス、23:割込みコントロ
ーラ、24:割込み信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲川 隆 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフイスシステム設計開発セ ンタ内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 マイクロプログラムによって制御される
    マイクロプロセッサ(MPU)において、該MPUにデバ
    ッグ用の割り込みラインを設け、また、前記マイクロプ
    ログラムに割り込み信号に応じた処理を行うルーチンを
    設けて、外部から前記割り込みラインを変化させること
    により前記ルーチンを起動させ、前記MPUのモニタを
    行うことを特徴とするMPUのデバッグシステム。
  2. 【請求項2】 前記外部から前記割り込みラインを変化
    させる手段を、前記MPUに割り込み信号を伝達可能
    で、該MPUとの間でデータの受け渡しが可能なアダプ
    タボードと、該アダプタボードに接続されるデバッグパ
    ネルから構成することを特徴とする請求項1記載のMP
    Uのデバッグシステム。
  3. 【請求項3】 マイクロプログラムによって制御される
    MPUのデバッグを行うためのデバッグパネルであっ
    て、少なくとも、前記MPUにデバッグ用の割り込み信
    号を送信する手段と、デバッグ内容を指定する手段とを
    有することを特徴とするデバッグパネル。
JP3280969A 1991-10-28 1991-10-28 マイクロプロセツサのデバツグシステムおよびそのためのデバツグパネル Pending JPH05120063A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3280969A JPH05120063A (ja) 1991-10-28 1991-10-28 マイクロプロセツサのデバツグシステムおよびそのためのデバツグパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3280969A JPH05120063A (ja) 1991-10-28 1991-10-28 マイクロプロセツサのデバツグシステムおよびそのためのデバツグパネル

Publications (1)

Publication Number Publication Date
JPH05120063A true JPH05120063A (ja) 1993-05-18

Family

ID=17632422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3280969A Pending JPH05120063A (ja) 1991-10-28 1991-10-28 マイクロプロセツサのデバツグシステムおよびそのためのデバツグパネル

Country Status (1)

Country Link
JP (1) JPH05120063A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08263324A (ja) * 1995-03-22 1996-10-11 Nec Ibaraki Ltd デバッグ容易化装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117646A (ja) * 1982-12-25 1984-07-07 Fujitsu Ltd デバツグ用コンソ−ル制御回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117646A (ja) * 1982-12-25 1984-07-07 Fujitsu Ltd デバツグ用コンソ−ル制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08263324A (ja) * 1995-03-22 1996-10-11 Nec Ibaraki Ltd デバッグ容易化装置

Similar Documents

Publication Publication Date Title
US6311292B1 (en) Circuit, architecture and method for analyzing the operation of a digital processing system
US4633417A (en) Emulator for non-fixed instruction set VLSI devices
JPH05120063A (ja) マイクロプロセツサのデバツグシステムおよびそのためのデバツグパネル
JPH06214819A (ja) 情報処理装置及びこの装置の評価システムならびに評価方法
JPH05241619A (ja) プログラマブルコントローラのプログラミング装置
JP3111355B2 (ja) 計算機システム
KR100477138B1 (ko) 퍼스널컴퓨터시스템
JPH08221297A (ja) プログラムデバッグ装置
JPH08328895A (ja) コンピュータ装置の中央処理制御装置(cpu)のデータバスラインを強制的に切り換えるインサーキットエミュレータ装置
KR0186125B1 (ko) 모니터링기기의 시뮬레이션 수행방법
JPS61239345A (ja) I/oシミユレ−タ
JPS5875203A (ja) 二重化シ−ケンス制御装置
JP2000163280A (ja) マイクロプロセッサ、マイクロプログラムデバッグ方式及びマイクロプロセッサ組み込み機器
JPH03282617A (ja) プリンタ装置
JPH1040133A (ja) ソフトウェアシミュレータ
JPS62235635A (ja) 印字装置
JPH02130640A (ja) マイクロコンピュータ、エバリュエータチップ及びそれらを用いたエミュレータ
JPH05250201A (ja) 制御装置の動作解析方法
JPH08272641A (ja) インサーキットエミュレータ装置のトレース結果格納メモリへの格納方法
JPH01140249A (ja) 情報処理装置
JPS63106051A (ja) マイクロコンピユ−タ開発支援装置
JPS62151943A (ja) マイクロコンピユ−タのテスト方式
JPH01277904A (ja) Pcのプログラム表示方式
JPH07271608A (ja) 割込み発生回路
JPS60186946A (ja) 情報処理システムのテスト方式