JPS60186946A - 情報処理システムのテスト方式 - Google Patents

情報処理システムのテスト方式

Info

Publication number
JPS60186946A
JPS60186946A JP59040325A JP4032584A JPS60186946A JP S60186946 A JPS60186946 A JP S60186946A JP 59040325 A JP59040325 A JP 59040325A JP 4032584 A JP4032584 A JP 4032584A JP S60186946 A JPS60186946 A JP S60186946A
Authority
JP
Japan
Prior art keywords
test
peripheral device
buzzer
operator
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59040325A
Other languages
English (en)
Inventor
Toshio Hagiwara
萩原 利夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59040325A priority Critical patent/JPS60186946A/ja
Publication of JPS60186946A publication Critical patent/JPS60186946A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、情報処理システムのテスト方式に係り、特に
コンリールレスシステムにおけるテストプログラムシス
テムの実現に好適なテスト分能S云−ti f IF間
÷ス− 〔発明の背景〕 従来の周辺装置の動作表示としては、表示手段を各周辺
装置側に設けたものや、表示手段が処理装置と各周辺装
置との動作状態を示すものではなく、接続状態を示す様
にしたものが知られている。
しかし、この様な技術は、処理装置の操作面で当該処理
装置に接続されている周辺の入出力装置への入出力命令
が発行され実行されているかどうかの状態判別をオペレ
ータが行うのが困難であるという欠点がある。
〔発明の目的〕
本発明の目的は、オペレータに容易に被テスト装置のテ
スト実行状態がS認できる情報処理システムにおけるテ
スト方式を提供することにある。
〔発明の概要〕
この様に本発明は被テスト装置のテスト中に処理装置の
操作パネルに設けられたスイッチにより被テスト装置の
番号または、同定可能な情報を指宗十ふと)−によh 
当眩鎗千スに跋薔f対して発行される入出力命令の発行
タイミングで、操作パネルに設けられたブザーの如き表
示手段を駆動し、オペレータに被テスト装置を通知する
。被テスト装置の番号を上記ノくネルから指定しても、
ブザーが鳴動しない場合、被テスト装置のテストは実行
されていないことが確認できる。
〔発明の実施例〕
以下、本発明の一実施例を図面に従って説明する。
第1図は、一実施例が適用される情報処理システムの構
成図である。コントローラ筐体100内には、処理装置
1と複数の周辺装置2が組込まれている。これら周辺装
置2の動作は外部から判別できないものがある。この筐
体正面には処理装置1の操作パネルが出ており1例えば
データスイッチ7がオペレータによって操作可能となっ
ている。また、テスト状態表示のためにブザー8が設け
られる。この筺体100の外部にも周辺装置6が複数台
接続されている。
第2 図ハ、コンビネーションテストプログラムの概略
図である。このテストプログラムは、外部メモリより処
理装置1のメモリ4にロードされると、直ちに初期設定
処理が実行され、処理装置1に接続されている周辺装置
2,3をチェックし、テスト可能な装置を選択し、テス
ト対象となる周辺装置をメモリ4内のテーブルに作成し
タスク制御部に制御を渡す。タスク制御部は、前述のテ
ーブルからテスト対象となる周辺装置をとり出し、テス
ト対象装置に対応するテストモジュールをタスクとして
起動する。テスト処理はモジュールと呼ぶテスト処理部
とISRと呼ぶ入出力制御部に分かれ、それぞれタスク
としてタスク制御により制御される。
まだ、l5R1〜l5Rnll−tISR制御部の制御
モ受ける。即ち、入出力命令の割込みをISR制御部が
判別し、その割込みに対応するISRに制御ヲ渡ス。こ
のテストプログラムが動作を開始すると、オペレータか
らの終了指示、即ちデータスイッチの終了パターンがな
い限り、テストを続行しつづける。
第6図はテストモジュールとISRの関係を示す処理プ
ログラムのフローチャートである。
テストモジュールは各種テスト条件を設定し、入出カマ
クロ命令を発行する。そしてマクロ命令実行後の入出力
結果によりテスト成功か不成功が判定される。
ここでテスト成功の場合には、そのitテストを続行し
、テスト不成功の場合には、エラーメツセージを出力す
る。このエラーメツセージは、外部記憶装置にロギング
される。
一方、l5TL部はテストモジュールからの人出カマク
ロ命令により、タスク制御から制御を渡され、テストモ
ジュールの入出カマクロ命令に従った入出力命令を周辺
装置に対して発行する。・ここでISR内の処理として
入出力命令が正常に受付けられ、かつオペレータによっ
てブザー指定、即ち操作パネルからの被テスト装置番号
の指定が行なわれていると、ブザーが鳴動されい。以後
、i8Rからリターンし、タスク制御のもとにテストモ
ジュールに制御が移る。
第4図は、本実施例のテスト方式を実現するだめの制御
ブロック図である。この図において。
処理装置1には周辺装置選択線11を介して複数の周辺
装置2.3が接続される。処理装置1はメモリ4、演算
装置5、及び操作パネル6を備える。この操作パネル6
には、オペレータによって選択される周辺装置固有の番
号を設定するデータスイッチ7と、このデータスイッチ
7からの周辺装置固有の番号を演算装置5から周辺装置
選択線11を介して送られるテスト中の周辺装置の番号
を比較するコンパレータ9が設けられる。
更に、このコンパレータ9の比較結果に従って、演算装
置5から制御線12を介して送られる鳴動パターンに基
いてブザー8を制御するブザー制御回路10が設けられ
る。
次に動作について説明する。
さて、処理装置1はテストすべき周辺装置を選択すべく
、選択線11を介して例えば周辺装置2の固有の番号を
送出する。これはプログラムのタスク制御によってメモ
リ4内のテーブルからテスト対象となる周辺装置を選択
し、選択された周辺装置に人出カ命令を発行するに際し
て行なわれる。選択された例えば周辺装置2は、第3図
のフローチャートに従ってテストが行なわれる。
しかし、この状況ではオペレータにとっては被テスト装
置例えば周辺装置2のテスト実行状態が確認できない。
そこでオペレータはデータスイッチ7に、確認したい周
辺装置の番号をセットする。例えば、オペレータが周辺
装置2を示す固有の番号をセットしたとする。その後、
コンパレータ9において、データスイッチ7がらの番号
と選択線11を介して、入出力命令が発行されるタイミ
ングで送られて来る周辺装置2の固有番号とが比較され
る。この場合、比較の結果5両者が一致するのでブザー
制御回路1oに起動信号が送られる。
一方、制御線12を介して演算装置5より前述したIS
Rからブザールーチンで発行されるブザーオン命令及び
鳴動パターンが送られる。この制御信号に従ってブザー
制御回路10は、ブザー8を入出力命令の発行タイミン
グで鳴動する。
鳴動パターンは、被テスト装置のテストの実行状態によ
って異なる様に予め設定されているので、オペレータは
被テスト装置及び、その装置のテスト状態を確認するこ
とができる。
一方、前記データスイッチ7にオペレータが周辺装置3
を示す固有の番号をセットしたとすると、現在テストさ
れているのは周辺装置2であるだめ、コンパレータ9に
おける比較の結果は不一致となり、ブザー8は鳴動され
ない。
従って、オペレータはセットした周辺装置3がテスト状
態にないことを確認できる。
以上、本発明の一実施例について説明した八本発明はこ
の実施例に限定されない。例えば。
表示手段としては前述し午ブザーに限らず、公知の表示
ランプ或いは表示装置であってもよい。
この場合制御回路10I′i:、これらの表示手段はそ
れらに適合した制御回路となることは明白であろう。
〔発明の効果〕
本発明によれば、処理装置の操作面より各周辺装置のテ
スト動作状態が容易に確認できる。
【図面の簡単な説明】
第1図は一実施例によるシステム構成図、第2図はテス
トプログラムの概略構成図、第3図は処理プログラムの
概略処理フローチャート図、第4図は本実施例を実現す
るだめの制御ブロック図。 1・・・・・・処理装置、 2.5・・・・・・周辺装置、 4・・・・・・メモリ、 5・・・・・・演算装置、 6・・・・・・操作パネル、 7・・・・・・データスイッチ、 8・・・・・・ブザー 9・・・・・・コンパレータ、 10・・・・・・ブザー制御回路。 11・・・・・・周辺装置選択線。 12・・・・・・制御線。 代理人弁理士 高 橋 明 夫 ′IP)図 隼4圓 第2閉

Claims (1)

    【特許請求の範囲】
  1. 処理装置と、該処理装置に接続される複数の周辺装置を
    備える情報処理システムにおける周辺装置のテスト方式
    において、唯一の周辺装置を選択するための周辺装置に
    固有の番号を設定するスイッチと、該スイッチからの番
    号と周辺装置に対して発行される命令に従って送られる
    当該周辺装置を示す固有の番号を比較する比較手段と、
    該比較手段の比較結果に応じて該スイッチによって選択
    された周辺装置のテスト状態を表示する表示手段を有す
    ることを特徴とする情報処理システムにおけるテスト方
    式。
JP59040325A 1984-03-05 1984-03-05 情報処理システムのテスト方式 Pending JPS60186946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59040325A JPS60186946A (ja) 1984-03-05 1984-03-05 情報処理システムのテスト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59040325A JPS60186946A (ja) 1984-03-05 1984-03-05 情報処理システムのテスト方式

Publications (1)

Publication Number Publication Date
JPS60186946A true JPS60186946A (ja) 1985-09-24

Family

ID=12577450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59040325A Pending JPS60186946A (ja) 1984-03-05 1984-03-05 情報処理システムのテスト方式

Country Status (1)

Country Link
JP (1) JPS60186946A (ja)

Similar Documents

Publication Publication Date Title
JPS6014353A (ja) デ−タ処理システムテスト方法及び装置
US4633469A (en) Method of indicating diagnostic results
JPS60186946A (ja) 情報処理システムのテスト方式
JP2000010954A (ja) ディジタルシグナルプロセッサ
JP2535664B2 (ja) 処理条件成立待ち合わせ方式
JPS62103738A (ja) プログラマブルコントロ−ラ
JPH05225112A (ja) 情報処理装置
JPS5911406A (ja) プロセス計算機のオンラインシミユレ−タ
JPS60169937A (ja) デ−タ処理システム
JPH05336229A (ja) 表示盤用試験装置
JPH07200282A (ja) 無中断プログラム更新方式
JPH05341939A (ja) プログラマブルコントローラの動作内容表示方法
JPS62151943A (ja) マイクロコンピユ−タのテスト方式
JPS60100206A (ja) 集中制御システム
JPH02294740A (ja) 計算機の検査方式
JPH02280251A (ja) 初期プログラム・ロード方式
JPH05273283A (ja) 共通試験制御方式
JPH0258110A (ja) Cncのプリント板情報表示方式
JPH0635516A (ja) プログラマブル・コントローラにおける複数プログラムの一括イネーブル・ディセーブル処理方法
JPH0370014A (ja) リセット制御方式
JPH07182203A (ja) マイクロコンピュータ開発支援装置
JPH03206540A (ja) 入出力制御装置
JPH0239980A (ja) 端末機器
JPH03282617A (ja) プリンタ装置
JPH05158896A (ja) 構成制御方式