JPH01140249A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01140249A JPH01140249A JP62299124A JP29912487A JPH01140249A JP H01140249 A JPH01140249 A JP H01140249A JP 62299124 A JP62299124 A JP 62299124A JP 29912487 A JP29912487 A JP 29912487A JP H01140249 A JPH01140249 A JP H01140249A
- Authority
- JP
- Japan
- Prior art keywords
- usage history
- microprogram
- history display
- control program
- special
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 5
- 238000012360 testing method Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複雑なハードウェア／ファームウェア制御を
処理するために基本ソフトウェア命令およびハードウェ
ア１ＩＩＩｌｔＩ用特殊命令により作り上げられた特殊
制御プログラムをハードウェア制御領域に格納して、ハ
ードウェア／ファームウェアのみに使用させる情報処理
装置に関する。
処理するために基本ソフトウェア命令およびハードウェ
ア１ＩＩＩｌｔＩ用特殊命令により作り上げられた特殊
制御プログラムをハードウェア制御領域に格納して、ハ
ードウェア／ファームウェアのみに使用させる情報処理
装置に関する。
従来、この種の情報処理装置には、特殊制御プログラム
の試験に関して、各ステップが試験されたかどうかを確
認する手段は設けられていなかった。
の試験に関して、各ステップが試験されたかどうかを確
認する手段は設けられていなかった。
上述した従来の情報処理装置には′、特殊制御プログラ
ムの各ステップの試験がなされ・たかどうかを確認する
方法がなかったので、新装＠−の評価時に全てのステッ
プが試験されていなくても確認できず、フィールドに出
荷されて後に、特殊な条件が発生して、試験されていな
いステップが実行されると、設計ミスが判明し、システ
ムがダウンするという欠点がある。
ムの各ステップの試験がなされ・たかどうかを確認する
方法がなかったので、新装＠−の評価時に全てのステッ
プが試験されていなくても確認できず、フィールドに出
荷されて後に、特殊な条件が発生して、試験されていな
いステップが実行されると、設計ミスが判明し、システ
ムがダウンするという欠点がある。
本発明の情報処理装置は、
該当特殊１ＩＩ１１１プログラムあるいはマイクロプロ
グラムの各ステップが試験されているかどうかを確認す
るために情報処理装置の内部あるいは外部に該当特殊制
御プログラムおよびマイクロプログラムの全ステップ数
に対応する使用履歴表示ビットを保持する使用履歴表示
記憶装置と、前記使用履歴表示記憶装置を初期設定する
手段と、 特殊制御プログラムかマイクロプログラムかいずれのデ
ータを採取するかを選択する手段と、前記特殊制御プロ
グラムまたはマイクロプログラムの１ステップが実行さ
れる毎に実行されたステップに対応する萌記使用履歴表
示ビットをセットする手段と、 前記使用履歴表示記憶装置の記憶内容を読出し、表示あ
るいはプリントアウトする手段を有している。
グラムの各ステップが試験されているかどうかを確認す
るために情報処理装置の内部あるいは外部に該当特殊制
御プログラムおよびマイクロプログラムの全ステップ数
に対応する使用履歴表示ビットを保持する使用履歴表示
記憶装置と、前記使用履歴表示記憶装置を初期設定する
手段と、 特殊制御プログラムかマイクロプログラムかいずれのデ
ータを採取するかを選択する手段と、前記特殊制御プロ
グラムまたはマイクロプログラムの１ステップが実行さ
れる毎に実行されたステップに対応する萌記使用履歴表
示ビットをセットする手段と、 前記使用履歴表示記憶装置の記憶内容を読出し、表示あ
るいはプリントアウトする手段を有している。
このように、特殊制御プログラムまたはマイクロプログ
ラムのステップ毎の使用履歴を取ることにより、特殊制
御プログラムのテストされていないステップを知ること
ができる。また、マイクロプログラムの各ステップのテ
スト状況を示すデータも採取できる。
ラムのステップ毎の使用履歴を取ることにより、特殊制
御プログラムのテストされていないステップを知ること
ができる。また、マイクロプログラムの各ステップのテ
スト状況を示すデータも採取できる。
次に、本発明の実施例について図面を参照して説明する
。
。
第２図は本発明の情報処理装置の一実施例のブロック図
である。
である。
本実施例の情報処理装置は、使用履歴表示記憶装置を含
むＣＰＵ１２１、ＣＰＵ１２２と、主記憶装置１０と、
システム制御装Ｗ１１１と、チャネル制御装置１３ｔ
、１３２と、サービスプロセッサ（ＳＶＰ）１４と、デ
イスプレィ１５と、キーボード１６と、ラインプリンタ
１７で構成されている。
むＣＰＵ１２１、ＣＰＵ１２２と、主記憶装置１０と、
システム制御装Ｗ１１１と、チャネル制御装置１３ｔ
、１３２と、サービスプロセッサ（ＳＶＰ）１４と、デ
イスプレィ１５と、キーボード１６と、ラインプリンタ
１７で構成されている。
第１図は第２図の情報処理装置のＣＰＵ１２１゜１２２
内の使用履歴表示記憶装置の回路図である。
内の使用履歴表示記憶装置の回路図である。
この使用履歴表示記憶装置は、使用履歴表示記憶素子１
と、使用履歴表示記憶素子１のクリア用および読出し用
カウンタ３と、クリア開始信号１００あるいは読出し開
始信号１０９を入力してカウンタ３のクリア端子ＣＬＲ
に出力するオアゲート８と、クリア中のカウントアツプ
信号１０１または読出し中のカウントアツプ信号１０７
を入力してカウンタ３のカウントアツプ端子ＣＵに出力
するオアゲート９と、クリア中信号１０３または読出し
中信号１１０を・入力するオアゲート７と、ＣＳアドレ
スまたは特殊制御用命令カウンタＩＣ（Ｓ）の出力を選
択するセレクタ２０と、オアゲート７よりクリア中信号
１０５が出力されるとカウンタ３の出力（０ビツトから
１４ビツト）を選択し、オアゲート７より読出し中信号
１０６が出力されるとセレクタ２０の出力１０８（１ビ
ツトから１５ビツト）を選択するセレクタ２と、命令カ
ウンタ史新信号１０４と特殊制御プログラム実行モード
を示すＳＰモード信号１０５と後述する信号１１３の反
転論理積をとるナントゲート４と、Ｃ８有効信号１１４
，１１５の反転論理積をとるナントゲート５と、ナント
ゲート４．５の出力と信号１１２の論理積をとり、使用
履歴表示記憶素子１のＥＯ端子に出力するアンドゲート
６と、５ＶＰＩ ４からセット指示によりセットされ、
リセット指示によりリセットされるＩｃ（Ｓ）モードＦ
／’Ｆ２１と、５ＶＰ１４からのクリア開始指示信ｆ＝
４１００によりセットされ、カウンタ３の出力信号１０
２によりリセットされるクリア中Ｆ／Ｆ２２と、クリア
中Ｆ／Ｆ２２の出力１０３が１″のときクロックパルス
をカウントアツプ信号１０１として出力するアンドゲー
ト２６と、５ＶＰ１４からの読出し開始指示信号１０９
によってセットされる読出し中Ｆ／Ｆ２３と、読出し中
Ｆ／Ｆ２３の出力１１０とカウンタ３の出力信号１０２
の論理積をとり、読出し中Ｆ／Ｆ２３をリセットするア
ンドゲート２４と、読出し中Ｆ／Ｆ２３の出力１１０と
読出し更新指示の論理積をとり、カウントアツプ信号１
０７として出力するアンドゲート２５とで構成されてい
る。
と、使用履歴表示記憶素子１のクリア用および読出し用
カウンタ３と、クリア開始信号１００あるいは読出し開
始信号１０９を入力してカウンタ３のクリア端子ＣＬＲ
に出力するオアゲート８と、クリア中のカウントアツプ
信号１０１または読出し中のカウントアツプ信号１０７
を入力してカウンタ３のカウントアツプ端子ＣＵに出力
するオアゲート９と、クリア中信号１０３または読出し
中信号１１０を・入力するオアゲート７と、ＣＳアドレ
スまたは特殊制御用命令カウンタＩＣ（Ｓ）の出力を選
択するセレクタ２０と、オアゲート７よりクリア中信号
１０５が出力されるとカウンタ３の出力（０ビツトから
１４ビツト）を選択し、オアゲート７より読出し中信号
１０６が出力されるとセレクタ２０の出力１０８（１ビ
ツトから１５ビツト）を選択するセレクタ２と、命令カ
ウンタ史新信号１０４と特殊制御プログラム実行モード
を示すＳＰモード信号１０５と後述する信号１１３の反
転論理積をとるナントゲート４と、Ｃ８有効信号１１４
，１１５の反転論理積をとるナントゲート５と、ナント
ゲート４．５の出力と信号１１２の論理積をとり、使用
履歴表示記憶素子１のＥＯ端子に出力するアンドゲート
６と、５ＶＰＩ ４からセット指示によりセットされ、
リセット指示によりリセットされるＩｃ（Ｓ）モードＦ
／’Ｆ２１と、５ＶＰ１４からのクリア開始指示信ｆ＝
４１００によりセットされ、カウンタ３の出力信号１０
２によりリセットされるクリア中Ｆ／Ｆ２２と、クリア
中Ｆ／Ｆ２２の出力１０３が１″のときクロックパルス
をカウントアツプ信号１０１として出力するアンドゲー
ト２６と、５ＶＰ１４からの読出し開始指示信号１０９
によってセットされる読出し中Ｆ／Ｆ２３と、読出し中
Ｆ／Ｆ２３の出力１１０とカウンタ３の出力信号１０２
の論理積をとり、読出し中Ｆ／Ｆ２３をリセットするア
ンドゲート２４と、読出し中Ｆ／Ｆ２３の出力１１０と
読出し更新指示の論理積をとり、カウントアツプ信号１
０７として出力するアンドゲート２５とで構成されてい
る。
第３図はＣＰＵ１２１，１２２のブロック図である。Ｃ
ＰＵ１２１．１２２は主記憶アクセス制御部３０と演算
制御部３１と先取り制御部３２とマイクロプログラム制
御部３３とから構成されている。
ＰＵ１２１．１２２は主記憶アクセス制御部３０と演算
制御部３１と先取り制御部３２とマイクロプログラム制
御部３３とから構成されている。
第４図は、主記憶装置１０のハードウェア制御領域に格
納されている特殊制御プログラムの格納位置を説明する
ための図である。０番地からシステム制御情報、４００
番地から特殊制御プログラムと障害情報が格納されてい
る。そしてＢＡＲ値（ＢＡＲ：境界アドレスレジスタ）
＋０番地からはハードウェア／ソフトウェアインタフェ
ース領域とソフトウェア領域となっている。
納されている特殊制御プログラムの格納位置を説明する
ための図である。０番地からシステム制御情報、４００
番地から特殊制御プログラムと障害情報が格納されてい
る。そしてＢＡＲ値（ＢＡＲ：境界アドレスレジスタ）
＋０番地からはハードウェア／ソフトウェアインタフェ
ース領域とソフトウェア領域となっている。
第５図は特殊制御プログラムのレイアウト図である。先
頭からディスパッチャポインタ、イベント処理ポインタ
、・・・、ディスパッチャプログラム。
頭からディスパッチャポインタ、イベント処理ポインタ
、・・・、ディスパッチャプログラム。
イベント処理プログラム・・・どなっている。
次に、本実施例の情報処理装置の動作についてＣＰＵ１
２１でソフトウェアプログラムを実行する過程において
、ソフトウェアプログラムの実行単位であるプロセスの
切換えを第４図で示されている特殊制御プログラムで実
行する場合の動作を取り上げて説明する。
２１でソフトウェアプログラムを実行する過程において
、ソフトウェアプログラムの実行単位であるプロセスの
切換えを第４図で示されている特殊制御プログラムで実
行する場合の動作を取り上げて説明する。
本使用履歴表示記憶装置を動作させる前に、サービスプ
ロセッサ１４を使用して、本記憶装置をクリアしておく
必要がある。サービスプロセッサ１４から本記憶装置の
クリアをＣＰＬＪｌ ２２に指示すると、クリア開始指
示信号１００によりクリア中Ｆ／Ｆ ２２がセットされ
、クリア開始信号１００が“１”となって、ゲート８を
通してカウンタ３をクリアする。この後、ゲート６の出
力は“０″となり、使用履歴表示記憶素子１が書込み可
能状態となってライトイネーブルパルスが出力されると
、クリア中信号１０３の裏信号１１２（＝”０”）が書
込まれ、アンドゲート２６の出力であるクリア中のカウ
ントアツプ信号１０１がｉｔ １ ＩＩとなると、カウ
ンタ３が＋１される。このようにして、使用履歴表示記
憶素子１の全ビットがリセットされると信号１０２が出
力されて、クリア中Ｆ／Ｆ ２２をリセットする。さら
に、サービスプロセッサ１４からＩＣ（Ｓ）モード選択
指示が出力されＦ／Ｆ２１がセットされて、セレクタ２
０で選択されることになる。
ロセッサ１４を使用して、本記憶装置をクリアしておく
必要がある。サービスプロセッサ１４から本記憶装置の
クリアをＣＰＬＪｌ ２２に指示すると、クリア開始指
示信号１００によりクリア中Ｆ／Ｆ ２２がセットされ
、クリア開始信号１００が“１”となって、ゲート８を
通してカウンタ３をクリアする。この後、ゲート６の出
力は“０″となり、使用履歴表示記憶素子１が書込み可
能状態となってライトイネーブルパルスが出力されると
、クリア中信号１０３の裏信号１１２（＝”０”）が書
込まれ、アンドゲート２６の出力であるクリア中のカウ
ントアツプ信号１０１がｉｔ １ ＩＩとなると、カウ
ンタ３が＋１される。このようにして、使用履歴表示記
憶素子１の全ビットがリセットされると信号１０２が出
力されて、クリア中Ｆ／Ｆ ２２をリセットする。さら
に、サービスプロセッサ１４からＩＣ（Ｓ）モード選択
指示が出力されＦ／Ｆ２１がセットされて、セレクタ２
０で選択されることになる。
まず、ブ０セス切換処理が開始されると、ＩＣ（Ｓ）モ
ードＦ／Ｆ２１がセットされ、特殊制御プログラム用命
令カウンタＩＣ（Ｓ）に０４００（１６）が設定され、
ＣＰＬＪｌ ２１の先取り制御部３２にイニシャルスタ
ートがかかる。先取り制御部３２は、命令カウンタＩＣ
（Ｓ）で示されるアドレスから命令を取出して実行を開
始する。第１命令はブランチ命令となっており、ディス
パッチャプログラムにジャンプして、ディスパッチング
処理が開始される。使用履歴表示記憶素子１には、ＩＣ
（Ｓ）が更新される時に信号１０４が“１”となり、Ｓ
Ｐモード信号１０５が“１”であるため、ゲート４の出
力が“０”となって使用１ＩＩＩＦｆＪ表示記憶索子１
のＥＯ人力が“０゛′（有効）となって、ライトイネー
ブルパルスでデータ人力りに１ｎが指定されて、セレク
タ２０で選択された命令カウンタＩＣ（Ｓ）の対応する
アドレスに“１″が書込まれる。
ードＦ／Ｆ２１がセットされ、特殊制御プログラム用命
令カウンタＩＣ（Ｓ）に０４００（１６）が設定され、
ＣＰＬＪｌ ２１の先取り制御部３２にイニシャルスタ
ートがかかる。先取り制御部３２は、命令カウンタＩＣ
（Ｓ）で示されるアドレスから命令を取出して実行を開
始する。第１命令はブランチ命令となっており、ディス
パッチャプログラムにジャンプして、ディスパッチング
処理が開始される。使用履歴表示記憶素子１には、ＩＣ
（Ｓ）が更新される時に信号１０４が“１”となり、Ｓ
Ｐモード信号１０５が“１”であるため、ゲート４の出
力が“０”となって使用１ＩＩＩＦｆＪ表示記憶索子１
のＥＯ人力が“０゛′（有効）となって、ライトイネー
ブルパルスでデータ人力りに１ｎが指定されて、セレク
タ２０で選択された命令カウンタＩＣ（Ｓ）の対応する
アドレスに“１″が書込まれる。
このようにして、特殊制御プログラムの命令が実行され
る毎に使用履歴表示記憶索子１に、その使用状況が書込
まれる。装置のテストを実施している間中、使用履歴表
示記憶索子１への書込みを続け、テストが終了した後、
サービスプロセッサ１４から使用履歴表示記憶索子１の
読出し指示をすると、カウンタ３がゲート８の出力によ
りクリアされ、読出し中Ｆ／Ｆ２３がセットされる。−
定周期でサービスプロセッサ１４が読出しデータ信号１
０６の出力を読出しデイスプレィ１５あるいはラインプ
リンタ１７に出力していく。このとき、前記周期にあわ
せて、信号１０７にパルス信号が出力されて、カウンタ
３を＋１していき、使用ｍ歴表示記憶素子１のデータを
順次サービスプロセッサ１４に送出していく。ＩＣ（Ｓ
）に関するデータ採取が終了したら、サービスプロセッ
サ１４からＩＣ（Ｓ）モードをリセットする指示を出す
。すると、Ｆ／Ｆ ２１がリセットされてセレクタ２０
では、ＣＳアドレス（マイクロプログラムのアドレス）
が選択される。ＩＣ（Ｓ）モードＦ／Ｆ ２１がリセッ
トされている場合には、ＣＳアドレスの使用履歴データ
が採取できる。まず、サービスプロセッサ１４から使用
履歴表示記憶素子１のクリア指示を出す。前記と同様に
して、使用ｌｌＮ＃歴表示記憶素子１がクリアされた俊
は、ＣＳアドレスの使用履歴表示ビットが以下のように
して使用Ｍ暦表示記憶集子１に１込まれる。ＩＣ（Ｓ）
モードＦ／Ｆ ２１の請出力信号１１４が“１”のとき
は、Ｃ８有効信号１１５が“１”となっているとアンド
ゲート４の出力が“０”となり、ＥＯに“０”が入力さ
れライトイネーブルパルスが出力されると、セレクタ２
０、セレクタ２で選択されたＣＳアドレスに対応するア
ドレスにクリア中Ｆ／Ｆ ２２の実信号１１２ ” １
”が書込まれる。試験プログラム実行中は、上述の動
作が繰返されて、マイクロプログラム各ステップのテス
ト状況を示すデータを採取できる。
る毎に使用履歴表示記憶索子１に、その使用状況が書込
まれる。装置のテストを実施している間中、使用履歴表
示記憶索子１への書込みを続け、テストが終了した後、
サービスプロセッサ１４から使用履歴表示記憶索子１の
読出し指示をすると、カウンタ３がゲート８の出力によ
りクリアされ、読出し中Ｆ／Ｆ２３がセットされる。−
定周期でサービスプロセッサ１４が読出しデータ信号１
０６の出力を読出しデイスプレィ１５あるいはラインプ
リンタ１７に出力していく。このとき、前記周期にあわ
せて、信号１０７にパルス信号が出力されて、カウンタ
３を＋１していき、使用ｍ歴表示記憶素子１のデータを
順次サービスプロセッサ１４に送出していく。ＩＣ（Ｓ
）に関するデータ採取が終了したら、サービスプロセッ
サ１４からＩＣ（Ｓ）モードをリセットする指示を出す
。すると、Ｆ／Ｆ ２１がリセットされてセレクタ２０
では、ＣＳアドレス（マイクロプログラムのアドレス）
が選択される。ＩＣ（Ｓ）モードＦ／Ｆ ２１がリセッ
トされている場合には、ＣＳアドレスの使用履歴データ
が採取できる。まず、サービスプロセッサ１４から使用
履歴表示記憶素子１のクリア指示を出す。前記と同様に
して、使用ｌｌＮ＃歴表示記憶素子１がクリアされた俊
は、ＣＳアドレスの使用履歴表示ビットが以下のように
して使用Ｍ暦表示記憶集子１に１込まれる。ＩＣ（Ｓ）
モードＦ／Ｆ ２１の請出力信号１１４が“１”のとき
は、Ｃ８有効信号１１５が“１”となっているとアンド
ゲート４の出力が“０”となり、ＥＯに“０”が入力さ
れライトイネーブルパルスが出力されると、セレクタ２
０、セレクタ２で選択されたＣＳアドレスに対応するア
ドレスにクリア中Ｆ／Ｆ ２２の実信号１１２ ” １
”が書込まれる。試験プログラム実行中は、上述の動
作が繰返されて、マイクロプログラム各ステップのテス
ト状況を示すデータを採取できる。
〔発明の効果〕
以上説明したように本発明は、特殊制御プログラムのス
テップ毎の使用履歴を取ることにより、特殊制御プログ
ラムのテストされていないステップを知ることができ、
テストすべき条件を新たに追加あるいは擬似することに
より、該プログラムのテストを完べきにできるという効
果があり、またマイクロプログラムの各ステップのテス
ト状況′を示すデータも採取でき、少ないハードウェア
良増で２つの重要なテスト状況データが採取できるとい
う効果もある。
テップ毎の使用履歴を取ることにより、特殊制御プログ
ラムのテストされていないステップを知ることができ、
テストすべき条件を新たに追加あるいは擬似することに
より、該プログラムのテストを完べきにできるという効
果があり、またマイクロプログラムの各ステップのテス
ト状況′を示すデータも採取でき、少ないハードウェア
良増で２つの重要なテスト状況データが採取できるとい
う効果もある。
第１図は第２図のＣＰＵ１２１，１２２内の使用履歴表
示記憶装置の回路図、第２図は本発明の情報処理装置の
一実施例のシステム構成図、第３図はＣＰＵ１２１．１
２２のブロック図、第４図は主記憶装Ｗ！１１０内のハ
ードウェア領域、特殊制御プログラムの格納位置を示す
レイアウト図、第５図は特殊制御プログラムのレイアウ
ト図である。 １・・・使用履歴表示記憶素子、 ２．２０・・・セレクタ、 ３・・・カウンタ、 ４．５・・・ナントゲート、 ６．２４．２５．２６・・・アンドゲート、７．８．−
９・・・オアゲート、 １０・・・主記憶装置、 １１・・・システム制御装置、 １２１．１２２・・・ＣＰｕ。 １３１．１３２・・・チャネル制ｔＩｌ装置、１４・・
・サービスプロセッサ、 １５・・・デイスプレィ、 １６・・・キーボード、 １７・・・ラインプリンタ、 ２１．２２．２３・・・フリップ７０ツブ、３０・・・
主記憶アクセス制御部、 ３１・・・演算制御部、 ３２・・・先取り制御部、 ３３・・・マイクロプログラム制御部。
示記憶装置の回路図、第２図は本発明の情報処理装置の
一実施例のシステム構成図、第３図はＣＰＵ１２１．１
２２のブロック図、第４図は主記憶装Ｗ！１１０内のハ
ードウェア領域、特殊制御プログラムの格納位置を示す
レイアウト図、第５図は特殊制御プログラムのレイアウ
ト図である。 １・・・使用履歴表示記憶素子、 ２．２０・・・セレクタ、 ３・・・カウンタ、 ４．５・・・ナントゲート、 ６．２４．２５．２６・・・アンドゲート、７．８．−
９・・・オアゲート、 １０・・・主記憶装置、 １１・・・システム制御装置、 １２１．１２２・・・ＣＰｕ。 １３１．１３２・・・チャネル制ｔＩｌ装置、１４・・
・サービスプロセッサ、 １５・・・デイスプレィ、 １６・・・キーボード、 １７・・・ラインプリンタ、 ２１．２２．２３・・・フリップ７０ツブ、３０・・・
主記憶アクセス制御部、 ３１・・・演算制御部、 ３２・・・先取り制御部、 ３３・・・マイクロプログラム制御部。
Claims (1)
- 【特許請求の範囲】 複雑なハードウェア／ファームウェア制御を処理するた
めに基本ソフトウェア命令およびハードウェア制御用特
殊命令により作り上げられた特殊制御プログラムをハー
ドウェア制御領域に格納して、ハードウェア／ファーム
ウェアのみに使用させる情報処理装置において、 該当特殊制御プログラムあるいはマイクロプログラムの
各ステップが試験されているかどうかを確認するために
情報処理装置の内部あるいは外部に該当特殊制御プログ
ラムおよびマイクロプログラムの全ステップ数に対応す
る使用履歴表示ビットを保持する使用履歴表示記憶装置
と、 前記使用履歴表示記憶装置を初期設定する手段と、 特殊制御プログラムかマイクロプログラムかいずれのデ
ータを採取するかを選択する手段と、前記特殊制御プロ
グラムまたはマイクロプログラムの１ステップが実行さ
れる毎に実行されたステップに対応する前記使用履歴表
示ビットをセットする手段と、 前記使用履歴表示記憶装置の記憶内容を読出し、表示あ
るいはプリントアウトする手段を有することを特徴とす
る情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299124A JPH01140249A (ja) | 1987-11-26 | 1987-11-26 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299124A JPH01140249A (ja) | 1987-11-26 | 1987-11-26 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140249A true JPH01140249A (ja) | 1989-06-01 |
Family
ID=17868432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62299124A Pending JPH01140249A (ja) | 1987-11-26 | 1987-11-26 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140249A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439747A (ja) * | 1990-06-06 | 1992-02-10 | Mitsubishi Electric Corp | イベントトレース装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582359A (en) * | 1978-12-18 | 1980-06-21 | Toshiba Corp | Microprogram test unit |
| JPS5710846A (en) * | 1980-06-25 | 1982-01-20 | Hitachi Ltd | Information processing equipment |
| JPS58182766A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | プログラムトレ−ス装置 |
| JPS6011943A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | テストプログラム検証方式 |
| JPS60144838A (ja) * | 1984-01-05 | 1985-07-31 | Nec Corp | 制御記憶装置 |
-
1987
- 1987-11-26 JP JP62299124A patent/JPH01140249A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582359A (en) * | 1978-12-18 | 1980-06-21 | Toshiba Corp | Microprogram test unit |
| JPS5710846A (en) * | 1980-06-25 | 1982-01-20 | Hitachi Ltd | Information processing equipment |
| JPS58182766A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | プログラムトレ−ス装置 |
| JPS6011943A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | テストプログラム検証方式 |
| JPS60144838A (ja) * | 1984-01-05 | 1985-07-31 | Nec Corp | 制御記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439747A (ja) * | 1990-06-06 | 1992-02-10 | Mitsubishi Electric Corp | イベントトレース装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4312066A (en) | Diagnostic/debug machine architecture | |
| US4176394A (en) | Apparatus for maintaining a history of the most recently executed instructions in a digital computer | |
| US3909802A (en) | Diagnostic maintenance and test apparatus | |
| JPS5922265B2 (ja) | デ−タ処理方法及び装置 | |
| EP0111952A2 (en) | Verification of a processor architecture having a partial instruction set | |
| US20030177471A1 (en) | System and method for graphically developing a program | |
| JPH01140249A (ja) | 情報処理装置 | |
| EP0059758A1 (en) | Numerical control unit | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPH01120645A (ja) | 情報処理装置 | |
| Young | A microprogram simulator | |
| JPS63156424A (ja) | パルスカウント回路 | |
| SU849218A1 (ru) | Устройство дл отладки программ | |
| JPS61153737A (ja) | デ−タ処理装置 | |
| SU513567A2 (ru) | Вычислительна машина со структурной интерпретацией входного зыка | |
| JPS63187343A (ja) | 診断方式 | |
| JPS6042968B2 (ja) | 情報処理装置 | |
| JPH02282833A (ja) | 試験装置 | |
| JP2967741B2 (ja) | Ｃｐｕ互換性テスト装置 | |
| Mathur | MICROSIM: A microinstruction simulator for teaching microprogramming and emulation | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPS629939B2 (ja) | ||
| JPS5984536A (ja) | 集積回路 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS61246841A (ja) | 情報処理装置 |