JPH02282833A - 試験装置 - Google Patents
試験装置Info
- Publication number
- JPH02282833A JPH02282833A JP1105067A JP10506789A JPH02282833A JP H02282833 A JPH02282833 A JP H02282833A JP 1105067 A JP1105067 A JP 1105067A JP 10506789 A JP10506789 A JP 10506789A JP H02282833 A JPH02282833 A JP H02282833A
- Authority
- JP
- Japan
- Prior art keywords
- test
- under test
- command
- tested
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 96
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
計算機を構成する処理装置及び各種制御アダプタ等を試
験する試験装置に関し、 試験動作を実行中の被試験装置を容易に識別できるよう
に表示して、試験動作中の装置に重複して試験を指示す
るような誤操作を容易に避けることができる試験装置を
目的とし、 計算機を構成する被試験装置と接続し、表示装置を有す
る入力装置から入力され、所要の該被試験装置と、該被
試験装置に対する所要の試験動作とを指定する所定のコ
マンドに従って、該試験動作を実行するに際し、該被試
験装置ごとの現状態を示す情報を保持する記憶手段を設
け、該記憶手段に該試験動作を実行中の該状態を示す情
報を設定し、該記憶手段に該試験動作実行中状態の情報
が設定されている該被試験装置を示す所定の情報を該表
示装置に表示するように構成する。
験する試験装置に関し、 試験動作を実行中の被試験装置を容易に識別できるよう
に表示して、試験動作中の装置に重複して試験を指示す
るような誤操作を容易に避けることができる試験装置を
目的とし、 計算機を構成する被試験装置と接続し、表示装置を有す
る入力装置から入力され、所要の該被試験装置と、該被
試験装置に対する所要の試験動作とを指定する所定のコ
マンドに従って、該試験動作を実行するに際し、該被試
験装置ごとの現状態を示す情報を保持する記憶手段を設
け、該記憶手段に該試験動作を実行中の該状態を示す情
報を設定し、該記憶手段に該試験動作実行中状態の情報
が設定されている該被試験装置を示す所定の情報を該表
示装置に表示するように構成する。
本発明は、計算機を構成する処理装置及び各種制御アダ
プタ等を試験する試験装置に関する。
プタ等を試験する試験装置に関する。
〔従来の技術と発明が解決しようとする課題〕第3図は
計算機システムの構成例を示すブロック図である。処理
装置lは各種の制御アダプタ21〜2−nによって各種
の入出力デバイス、記憶装置、通信回線等の入出力装置
3−1〜3−nと接続したシステムを構成する。それら
の処理装置l及び制御アダプタ2−1〜2−nを試験す
る試験装置4はキーボード等の入力装置5と、CRT等
からなり試験装置の入出力情報を表示するように接続さ
れた表示装置6を有する。
計算機システムの構成例を示すブロック図である。処理
装置lは各種の制御アダプタ21〜2−nによって各種
の入出力デバイス、記憶装置、通信回線等の入出力装置
3−1〜3−nと接続したシステムを構成する。それら
の処理装置l及び制御アダプタ2−1〜2−nを試験す
る試験装置4はキーボード等の入力装置5と、CRT等
からなり試験装置の入出力情報を表示するように接続さ
れた表示装置6を有する。
試験装置4では、試験者が入力装置5から人力するコマ
ンドを入出力処理部″10で受は取ると、主処理部11
に渡し、主処理部11はコマンドで指示される処理装置
、制御アダプタ等の被試験装置の指定及び試験動作の指
定に従って、指定の被試験装置の1つを選択して、指定
の試験動作のための指令を送り、その指令の実行結果を
被試験装置から受は取り、受は取ったデータ或いは試験
結果の状態を示す情報を、入出力処理部10を経て表示
装置6に表示する。
ンドを入出力処理部″10で受は取ると、主処理部11
に渡し、主処理部11はコマンドで指示される処理装置
、制御アダプタ等の被試験装置の指定及び試験動作の指
定に従って、指定の被試験装置の1つを選択して、指定
の試験動作のための指令を送り、その指令の実行結果を
被試験装置から受は取り、受は取ったデータ或いは試験
結果の状態を示す情報を、入出力処理部10を経て表示
装置6に表示する。
試験者が人力するコマンドは、例えば第4図(alにお
いて表示装置6の表示例として示すように、rus、で
始まる被試験装置の指定(図における、装置名DLA、
OCA、ABC,DEF等)と、それに続く各行による
試験動作の指定(図の例は、被試験装置のメモリの16
進表示0100番地から16バイトのデータを読み出し
て表示するメモリダンプ指定例)からなり、多数の被L
K験装置を試験する場合には、図の例のように次々に異
なる被試験装置を指定して並行して処理を行うことがで
き、その結果は第4図(b)のようにコマンドの入力順
に表示される。
いて表示装置6の表示例として示すように、rus、で
始まる被試験装置の指定(図における、装置名DLA、
OCA、ABC,DEF等)と、それに続く各行による
試験動作の指定(図の例は、被試験装置のメモリの16
進表示0100番地から16バイトのデータを読み出し
て表示するメモリダンプ指定例)からなり、多数の被L
K験装置を試験する場合には、図の例のように次々に異
なる被試験装置を指定して並行して処理を行うことがで
き、その結果は第4図(b)のようにコマンドの入力順
に表示される。
こ\で、各被試験装置に対しては同時に複数の指令によ
る試験を実行することはできないので、試験者が同じ被
試験装置について、既に発行したコマンドの実行が終了
しない間に、同じ被試験装置に別のコマンドを発行する
と、主処理部11はそのコマンドを実行すること無く、
例えば次のコマンド入力を促す表示を出力して終わる。
る試験を実行することはできないので、試験者が同じ被
試験装置について、既に発行したコマンドの実行が終了
しない間に、同じ被試験装置に別のコマンドを発行する
と、主処理部11はそのコマンドを実行すること無く、
例えば次のコマンド入力を促す表示を出力して終わる。
そのために、各被制御装置に対応する状態ビットを有す
る状態メモリ12を設け、主処理部11は例えば前記指
令が被試験装置の1つで受は取られると、該当する状態
ビットを「試験動作実行中状態」を示す“1″に設定し
、試験結果の出力を終わると、その状態ビットを′0”
にリセットしておき、コマンドが入力された場合に、指
定の被試験装置の状態ビットの値によって、コマンドの
受付可否を識別する。
る状態メモリ12を設け、主処理部11は例えば前記指
令が被試験装置の1つで受は取られると、該当する状態
ビットを「試験動作実行中状態」を示す“1″に設定し
、試験結果の出力を終わると、その状態ビットを′0”
にリセットしておき、コマンドが入力された場合に、指
定の被試験装置の状態ビットの値によって、コマンドの
受付可否を識別する。
前記のようにコマンドを拒否された場合に試験者は、例
えば適当時間待って、前のコマンドによる試験結果の出
力が終わるのを確認した後に、コマンドを再発行しなけ
ればならない。
えば適当時間待って、前のコマンドによる試験結果の出
力が終わるのを確認した後に、コマンドを再発行しなけ
ればならない。
このような無駄なコマンド発行を避けるために、コマン
ドを発行し、指令を実行中の被試験装置を認識すること
は、第4図(b)等の表示画面の状態では、コマンドの
表示から成る程度識別できる場合もあるが、この表示で
は実行中か否かを直接には識別できない。又、多数の試
験結果出力があるために画面が上方にスクロールされた
場合には初期のコマンドの表示から順次画面の外に押し
出されてしまうので、入力コマンドの表示を被試験装置
の状態の識別に利用することはできない。
ドを発行し、指令を実行中の被試験装置を認識すること
は、第4図(b)等の表示画面の状態では、コマンドの
表示から成る程度識別できる場合もあるが、この表示で
は実行中か否かを直接には識別できない。又、多数の試
験結果出力があるために画面が上方にスクロールされた
場合には初期のコマンドの表示から順次画面の外に押し
出されてしまうので、入力コマンドの表示を被試験装置
の状態の識別に利用することはできない。
試験動作を実行中の被試験装置を容易に識別できるよう
に表示して、試験動作中の装置に重複して試験を指示す
るような誤操作を容易に避けることができる試験装置を
目的とする。
に表示して、試験動作中の装置に重複して試験を指示す
るような誤操作を容易に避けることができる試験装置を
目的とする。
第1図は、本発明の構成を示すブロック図である。
図は試験装置の構成を示し、試験装置20は計算機を構
成する被試験装置である処理装置l及び制?ilアダプ
タ2−1〜2−nと接続し、表示装置6を有する人力装
置5から入力され、所要の該被試験装置と、該被試験装
置に対する所要の試験動作とを指定する所定のコマンド
に従って、該試験動作を実行するに際し、被試験装置で
ある処理装置l及び制御アダプタ2−1〜2−nごとの
現状態を示す情報を保持する記憶手段である状態メモリ
踵を設け、主処理部11は状態メモ1月2に該試験動作
を実行中の該状態を示す情報を設定し、状態メモリ目に
該試験動作実行中状態の情報が設定されている該被試験
装置を示す所定の情報を表示装置6に表示する。
成する被試験装置である処理装置l及び制?ilアダプ
タ2−1〜2−nと接続し、表示装置6を有する人力装
置5から入力され、所要の該被試験装置と、該被試験装
置に対する所要の試験動作とを指定する所定のコマンド
に従って、該試験動作を実行するに際し、被試験装置で
ある処理装置l及び制御アダプタ2−1〜2−nごとの
現状態を示す情報を保持する記憶手段である状態メモリ
踵を設け、主処理部11は状態メモ1月2に該試験動作
を実行中の該状態を示す情報を設定し、状態メモリ目に
該試験動作実行中状態の情報が設定されている該被試験
装置を示す所定の情報を表示装置6に表示する。
(作 用)
以上の構成の試験装置により、試験動作実行中の処理装
置や制御アダプタを、例えばそれらの装置名等によって
表示装置に明鏡に表示するようにできるので、試験者は
コマンド入力に際して、指定するつもりの被試験装置の
名前がその表示の中に無いことを確認すれば、無駄なコ
マンド発行操作を避けることができ、試験中でない装置
に対しては例えば可能な試験を並行に進めるように、効
率よくコマンドを発行することができる。
置や制御アダプタを、例えばそれらの装置名等によって
表示装置に明鏡に表示するようにできるので、試験者は
コマンド入力に際して、指定するつもりの被試験装置の
名前がその表示の中に無いことを確認すれば、無駄なコ
マンド発行操作を避けることができ、試験中でない装置
に対しては例えば可能な試験を並行に進めるように、効
率よくコマンドを発行することができる。
第1図の試験装置20の入出力処理部10、主処理部1
1、状態メモリ12は、前記従来の試験装置4の場合と
同一のa能を有し、主処理部11が、試験者が入力装置
5から人力するコマンドを入出力処理部10を経て受は
取って、コマンドで指示される被試験装置及び試験動作
に従って処理を行い、又、状態メモリ踵の該当状態ビッ
トのセット、リセットを前記同様に行う。
1、状態メモリ12は、前記従来の試験装置4の場合と
同一のa能を有し、主処理部11が、試験者が入力装置
5から人力するコマンドを入出力処理部10を経て受は
取って、コマンドで指示される被試験装置及び試験動作
に従って処理を行い、又、状態メモリ踵の該当状態ビッ
トのセット、リセットを前記同様に行う。
状態表示部24は、例えば通常のタイマ機能によって適
当な時間隔ごとに起動して状態メモリ12を走査し、前
記のようにして“1″に設定されている状態ビットに対
応する被試験装置(処理装置l及び制御アダプタ2−1
〜2−n)の装置名と、“0”に設定されている被試験
装置の装置名を消去する情報とを入出力処理部10を経
て出力し、表示装置6の表示を更新させる。
当な時間隔ごとに起動して状態メモリ12を走査し、前
記のようにして“1″に設定されている状態ビットに対
応する被試験装置(処理装置l及び制御アダプタ2−1
〜2−n)の装置名と、“0”に設定されている被試験
装置の装置名を消去する情報とを入出力処理部10を経
て出力し、表示装置6の表示を更新させる。
この表示は例えば第4図(C)に示す(図におけるr
EXECUTING〜」の部分)ように、スクロールし
ない固定領域を画面下部に設けて、その領域内の例えば
各被試験装置ごとに割り当てた部分に、試験動作実行中
状態の被試験装置の装置名を表示するようにする。この
ような表示にした場合には、状態表示部24の前記出力
は、状態ビッピ1″に対応する装置名と状態ビット“0
″に対応する所要数の空白列を、一定順序、一定間隔で
並べたデータとなる。
EXECUTING〜」の部分)ように、スクロールし
ない固定領域を画面下部に設けて、その領域内の例えば
各被試験装置ごとに割り当てた部分に、試験動作実行中
状態の被試験装置の装置名を表示するようにする。この
ような表示にした場合には、状態表示部24の前記出力
は、状態ビッピ1″に対応する装置名と状態ビット“0
″に対応する所要数の空白列を、一定順序、一定間隔で
並べたデータとなる。
第2図は状態表示部24の前記処理の流れを示す図であ
り、一定時間ごとに起動すると状態メモリの先頭から順
次状態ビットを1ビツトづつ処理するものとし、処理ス
テップ30で状態ビットのアドレスを適当なレジスタに
設定し、出力データを空白列のデータに初期設定し、処
理ステップ31でその状態ビットを取り出して値を判定
する。
り、一定時間ごとに起動すると状態メモリの先頭から順
次状態ビットを1ビツトづつ処理するものとし、処理ス
テップ30で状態ビットのアドレスを適当なレジスタに
設定し、出力データを空白列のデータに初期設定し、処
理ステップ31でその状態ビットを取り出して値を判定
する。
状態ビットが”1”であれば処理ステップ32で、現ア
ドレスに対応する被試験装置の装置名を出力データの所
定位置に設定し、”0”であれば同じ位置を空白列のま
−にする。
ドレスに対応する被試験装置の装置名を出力データの所
定位置に設定し、”0”であれば同じ位置を空白列のま
−にする。
以上の処理を、処理ステンブ33で識別して、全ビット
を処理するまで、処理ステップ34でアドレスをlづつ
進めて繰り返し、全状態ピントを処理すると、そのとき
出来ている出力データを処理ステップ35で表示装置6
の画面の所定位置に表示するように出力する。
を処理するまで、処理ステップ34でアドレスをlづつ
進めて繰り返し、全状態ピントを処理すると、そのとき
出来ている出力データを処理ステップ35で表示装置6
の画面の所定位置に表示するように出力する。
以上の説明から明らかなように本発明によれば、計算機
を構成する処理装置及び各種制御アダプタの試験装置に
おいて、試験動作を実行中の被試験装置が容易に識別で
きるように表示されるので、試験操作における試験者の
負担を軽減して誤操作を減少し、又試験の可能な装置に
は効率良く試験を指示することができるという著しい工
業的効果がある。
を構成する処理装置及び各種制御アダプタの試験装置に
おいて、試験動作を実行中の被試験装置が容易に識別で
きるように表示されるので、試験操作における試験者の
負担を軽減して誤操作を減少し、又試験の可能な装置に
は効率良く試験を指示することができるという著しい工
業的効果がある。
第1図は本発明の構成を示すブロック図、第2図は本発
明の処理の流れ図、 第3図は従来の構成例を示すブロック図、第4図は表示
画面の説明図 である。 図において、 1は処理装置 3−1〜3−nは入出力装置、 5は入力装置、 10は入出力処理部、 12は状態メモリ、 30〜35は処理ステップ を示す。
明の処理の流れ図、 第3図は従来の構成例を示すブロック図、第4図は表示
画面の説明図 である。 図において、 1は処理装置 3−1〜3−nは入出力装置、 5は入力装置、 10は入出力処理部、 12は状態メモリ、 30〜35は処理ステップ を示す。
Claims (1)
- 【特許請求の範囲】 計算機を構成する被試験装置(1、2−1〜2−n)と
接続し、 表示装置(6)を有する入力装置(5)から入力され、
所要の該被試験装置と、該被試験装置に対する所要の試
験動作とを指定する所定のコマンドに従って、該試験動
作を実行するに際し、 該被試験装置(1、2−1〜2−n)ごとの現状態を示
す情報を保持する記憶手段(12)を設け、 該記憶手段(12)に該試験動作を実行中の該状態を示
す情報を設定し(11)、 該記憶手段(12)に該試験動作実行中状態の情報が設
定されている該被試験装置(1、2−1〜2−n)を示
す所定の情報を該表示装置(6)に表示する(24)よ
うに構成されていることを特徴とする試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1105067A JPH02282833A (ja) | 1989-04-25 | 1989-04-25 | 試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1105067A JPH02282833A (ja) | 1989-04-25 | 1989-04-25 | 試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02282833A true JPH02282833A (ja) | 1990-11-20 |
Family
ID=14397612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1105067A Pending JPH02282833A (ja) | 1989-04-25 | 1989-04-25 | 試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02282833A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008293120A (ja) * | 2007-05-22 | 2008-12-04 | Nec Electronics Corp | データ転送装置 |
-
1989
- 1989-04-25 JP JP1105067A patent/JPH02282833A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008293120A (ja) * | 2007-05-22 | 2008-12-04 | Nec Electronics Corp | データ転送装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4792918A (en) | Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution | |
JP2653346B2 (ja) | プログラマブル・コントローラ | |
JPH02282833A (ja) | 試験装置 | |
US5651105A (en) | Graphic input and display of network based computations | |
EP0417767A2 (en) | A method for collecting and storing data | |
JPS58178408A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
JPH02259840A (ja) | 情報処理装置 | |
JPS61184647A (ja) | コマンド処理装置 | |
JPS61269703A (ja) | プログラマブル・コントロ−ラ | |
JPH01140249A (ja) | 情報処理装置 | |
JPS59205613A (ja) | シ−ケンスモニタ装置 | |
JPH08278935A (ja) | プログラマブルコントローラ | |
JPH08286734A (ja) | プログラマブル表示器 | |
JPH0497439A (ja) | 試験プログラムの出力方式 | |
JPH04257909A (ja) | キーボード入力装置 | |
JPH10133717A (ja) | シーケンサ用シミュレータ | |
JPH09269245A (ja) | 記録計の表示手段への波形表示方法 | |
JPH02294740A (ja) | 計算機の検査方式 | |
JPH0377522B2 (ja) | ||
JPS61271503A (ja) | プログラマブル・コントロ−ラ | |
JPH0212303A (ja) | プログラマブルコントローラの周辺装置 | |
JPH038030A (ja) | 情報処理装置のテスト方式 | |
JPH04195345A (ja) | 論理パッケージの検査方式 | |
JPH05100907A (ja) | フアームウエアの網羅率測定方式 | |
JPH02148335A (ja) | データ処理システムの装置試験方式 |