JPH02259840A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02259840A JPH02259840A JP1080529A JP8052989A JPH02259840A JP H02259840 A JPH02259840 A JP H02259840A JP 1080529 A JP1080529 A JP 1080529A JP 8052989 A JP8052989 A JP 8052989A JP H02259840 A JPH02259840 A JP H02259840A
- Authority
- JP
- Japan
- Prior art keywords
- test
- timer
- command
- commands
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 108
- 230000010365 information processing Effects 0.000 claims description 28
- 230000006870 function Effects 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は情報処理装置に関し、特に一連のテストコマン
ドによりソフトウェアおよびハードウェアの動作試験が
くり返し行われる情報処理装置に関する。
ドによりソフトウェアおよびハードウェアの動作試験が
くり返し行われる情報処理装置に関する。
従来、この種の情報処理装置は、ソフトウェアおよびハ
ードウェアの動作試験において常にオペレータの操作を
必要としていた。
ードウェアの動作試験において常にオペレータの操作を
必要としていた。
第2図は従来の情報処理装置の一例を示すブロック図で
ある。オペレータにより入力装置4からテストコマンド
が入力され、CPU1で制御されて情報処理装置が動作
し、その結果があらかじめ記憶装置2または補助記憶装
置3に格納されている結果情報と照合され、一致してい
るか否かの結果が出力装置5に出力される。オペレータ
はこの出力結果を確認し、次のテストコマンドを人力す
るようにして一連のテストコマンドによる動作試験が行
われている。
ある。オペレータにより入力装置4からテストコマンド
が入力され、CPU1で制御されて情報処理装置が動作
し、その結果があらかじめ記憶装置2または補助記憶装
置3に格納されている結果情報と照合され、一致してい
るか否かの結果が出力装置5に出力される。オペレータ
はこの出力結果を確認し、次のテストコマンドを人力す
るようにして一連のテストコマンドによる動作試験が行
われている。
〔発明が解決しようとする課題]
従来の情報処理装置は、ソフトウェアおよびハードウェ
アの動作試験において常にオペレータの操作を必要とす
るという欠点がある。
アの動作試験において常にオペレータの操作を必要とす
るという欠点がある。
本発明の情報処理装置は、
テストコマンドの入力時間間隔を計測してその時間間隔
に関する情報を出力するタイマと、テストコマンドおよ
び前記時間間隔に関する情報を実行されたテストコマン
ド毎に格納し、次回からのテストコマンドによる情報処
理装置の動作試験に際しては、前記格納したテストコマ
ンドを、格納した順序に、格納した時間毎にCPUに逐
次送出するタイマ管理装置を備えている。
に関する情報を出力するタイマと、テストコマンドおよ
び前記時間間隔に関する情報を実行されたテストコマン
ド毎に格納し、次回からのテストコマンドによる情報処
理装置の動作試験に際しては、前記格納したテストコマ
ンドを、格納した順序に、格納した時間毎にCPUに逐
次送出するタイマ管理装置を備えている。
[作 用]
本発明の情報処理装置は、従来の情報処理装置にタイマ
とタイマ管理装置を新たに備え、この情報処理装置に対
して最初、一連のテストコマンドによる動作試験が行わ
れるときは、オペレータの操作により行われるが、この
場合一連のテストコマンド、この一連のテストコマンド
による動作試験の結果お、よび一連のテストコマンドの
入力間隔時間に関する情報が、タイマ管理装置に格納さ
れる。そして、次回からの一連のテストコマンドによる
情報処理装置の動作試験に際しては、タイマ管理装置が
格納した一連のテストコマンドがテストコマンドの入力
間隔時間毎に逐次自動的に送り出されて動作試験が行わ
れ、その結果が格納された動作試験結果情報と照合され
て良否が判定され、自動的に一連のテストコマンドによ
る動作試験が行われる。
とタイマ管理装置を新たに備え、この情報処理装置に対
して最初、一連のテストコマンドによる動作試験が行わ
れるときは、オペレータの操作により行われるが、この
場合一連のテストコマンド、この一連のテストコマンド
による動作試験の結果お、よび一連のテストコマンドの
入力間隔時間に関する情報が、タイマ管理装置に格納さ
れる。そして、次回からの一連のテストコマンドによる
情報処理装置の動作試験に際しては、タイマ管理装置が
格納した一連のテストコマンドがテストコマンドの入力
間隔時間毎に逐次自動的に送り出されて動作試験が行わ
れ、その結果が格納された動作試験結果情報と照合され
て良否が判定され、自動的に一連のテストコマンドによ
る動作試験が行われる。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の情報処理装置の一実施例のブロック図
、第3図は本実施例の情報処理装置が一連のテストコマ
ンドによりソフトウェアおよびハードウェアの動作試験
を自動的にくり返し受ける際の処理の流れ図、第4図は
この動作試験の際のタイマ管理装置7内の構成図である
。
、第3図は本実施例の情報処理装置が一連のテストコマ
ンドによりソフトウェアおよびハードウェアの動作試験
を自動的にくり返し受ける際の処理の流れ図、第4図は
この動作試験の際のタイマ管理装置7内の構成図である
。
第1図において、CPU1、記憶装置2、補助記憶装置
3、入力装置4、出力装置5よりなる従来の情報処理装
置に、新たにタイマ6とタイマ管理装置7が付加されて
本実施例が構成されている。
3、入力装置4、出力装置5よりなる従来の情報処理装
置に、新たにタイマ6とタイマ管理装置7が付加されて
本実施例が構成されている。
まず、オペレータがタイマ6を起動させてから、テスト
コマンドを入力装置4から入力する。
コマンドを入力装置4から入力する。
すると、CPU1は記憶装置2に格納されているテスト
プログラムにより、入力したテストコマンドによる動作
試験を行い、その結果を出力装置5に表示する。そして
タイマ6はこのテストコマンドが入力される時から、こ
のテストコマンドによる動作試験が終了する試験実行時
間を測定し、これらのテストコマンド、テストコマンド
による動作試験結果および試験実行時間の各情報が第4
図に示すようにタイマ管理装置7に格納される。その後
オペレータが次のテストコマンドを入力して動作試験を
行うという作業をくり返す。このようにして−通りの試
験が終了すると、タイマ管理装置7には試験用のテスト
コマンドの順に情報が格納される。
プログラムにより、入力したテストコマンドによる動作
試験を行い、その結果を出力装置5に表示する。そして
タイマ6はこのテストコマンドが入力される時から、こ
のテストコマンドによる動作試験が終了する試験実行時
間を測定し、これらのテストコマンド、テストコマンド
による動作試験結果および試験実行時間の各情報が第4
図に示すようにタイマ管理装置7に格納される。その後
オペレータが次のテストコマンドを入力して動作試験を
行うという作業をくり返す。このようにして−通りの試
験が終了すると、タイマ管理装置7には試験用のテスト
コマンドの順に情報が格納される。
次に本実施例の動作を第1、第3および第4図を参照し
て説明する。
て説明する。
同じ一連のテストコマンドによる試験がくり返される場
合は、タイマ管理装置7からテストコマンドが逐次CP
U1に送られ、動作試験、テストコマンドによる動作試
験結果情報との照合、結果表示の順に処理が行われ、時
間情報に従って次のテストコマンドによる試験が行われ
る。従って、二度目の試験からは自動的に一連のテスト
コマンドによる動作試験が行われる。このような処理が
くり返されて、一連のテストコマンドによる動作試験が
自動的に行われる場合の処理経過が第3図のフローチャ
ートに示されている。
合は、タイマ管理装置7からテストコマンドが逐次CP
U1に送られ、動作試験、テストコマンドによる動作試
験結果情報との照合、結果表示の順に処理が行われ、時
間情報に従って次のテストコマンドによる試験が行われ
る。従って、二度目の試験からは自動的に一連のテスト
コマンドによる動作試験が行われる。このような処理が
くり返されて、一連のテストコマンドによる動作試験が
自動的に行われる場合の処理経過が第3図のフローチャ
ートに示されている。
まず、動作試験のくり返し回数がオペレータにより入力
装置4を介して記憶装置2に格納され(ステップ11)
、またオペレータの操作により入力装置4を介してタイ
マ6が起動す名(ステップ12)、そして、CPU1、
テストプログラムを有する記憶装置2および補助記憶装
置3を含むファームウェアの処理により、タイマ管理装
置7に第4図のように格納されたコマンドAが読み出さ
れて本実施例の情報処理装置の動作試験が行われ、その
結果と、タイマ管理装置7に格納され第4図に示されて
いるコマンドA結果情報とが照合され、さらに出力装置
5に表示される(ステップ13)。この結果が「結果0
KYesJの場合は、次のコマンドBがファームウェア
により読み出される迄の時間待ちの状態にはいり、また
「結果0KNoJの場合にはエラー処理待ちとなり(ス
テップ14)、エラー処理を受けるために−たんおわり
となる(ステップ19)。
装置4を介して記憶装置2に格納され(ステップ11)
、またオペレータの操作により入力装置4を介してタイ
マ6が起動す名(ステップ12)、そして、CPU1、
テストプログラムを有する記憶装置2および補助記憶装
置3を含むファームウェアの処理により、タイマ管理装
置7に第4図のように格納されたコマンドAが読み出さ
れて本実施例の情報処理装置の動作試験が行われ、その
結果と、タイマ管理装置7に格納され第4図に示されて
いるコマンドA結果情報とが照合され、さらに出力装置
5に表示される(ステップ13)。この結果が「結果0
KYesJの場合は、次のコマンドBがファームウェア
により読み出される迄の時間待ちの状態にはいり、また
「結果0KNoJの場合にはエラー処理待ちとなり(ス
テップ14)、エラー処理を受けるために−たんおわり
となる(ステップ19)。
次に、第4図のコマンドAの時間情報が経過する迄の[
時間経過?NoJの場合は、時間待ちの状態が続きr時
間経過?YesJが来ると次のコマンドBを読み出す処
理に取かかる(ステップ15)。ファームウェアはコマ
ンドBを読み出してこれによる動作試験と結果の照合お
よび表示をコマンドAの場合と同様に行う(ステップ1
6)。その[結果OKJがYesかNOの何れの場合で
も、コマンドAの場合と同様に処理され(ステップ17
)、コマンドBの時間情報の時刻迄コマンドAの場合と
同様な待機の状態となる(ステップ18)。
時間経過?NoJの場合は、時間待ちの状態が続きr時
間経過?YesJが来ると次のコマンドBを読み出す処
理に取かかる(ステップ15)。ファームウェアはコマ
ンドBを読み出してこれによる動作試験と結果の照合お
よび表示をコマンドAの場合と同様に行う(ステップ1
6)。その[結果OKJがYesかNOの何れの場合で
も、コマンドAの場合と同様に処理され(ステップ17
)、コマンドBの時間情報の時刻迄コマンドAの場合と
同様な待機の状態となる(ステップ18)。
このようにして、最終のコマンドによる動作試験の処理
が終り、未だくり返し回数が残っている「くり返し?Y
esJの場合は、ファームウェアの制御により、ステッ
プ11のくり返し回数を1つ減らし、タイマリセット信
号を出力させる(ステップ20)、そしてこのタイマリ
セット信号はタイマ6をリセットして初期状態で起動さ
せる(ステップ21)。また「くり返し?NoJの場合
は動作検査の終了を示すのであるからおわりとなる。
が終り、未だくり返し回数が残っている「くり返し?Y
esJの場合は、ファームウェアの制御により、ステッ
プ11のくり返し回数を1つ減らし、タイマリセット信
号を出力させる(ステップ20)、そしてこのタイマリ
セット信号はタイマ6をリセットして初期状態で起動さ
せる(ステップ21)。また「くり返し?NoJの場合
は動作検査の終了を示すのであるからおわりとなる。
本発明の情報処理装置が一連のテストコマンドによる動
作試験を受ける場合は、入力装置4から事前にテストコ
マンド、結果情報、実行時間を動作試験を受ける情報処
理装置のタイマ管理装置7に格納しておくと、その情報
により最初から自動的に動作試験が行われることも可能
である。
作試験を受ける場合は、入力装置4から事前にテストコ
マンド、結果情報、実行時間を動作試験を受ける情報処
理装置のタイマ管理装置7に格納しておくと、その情報
により最初から自動的に動作試験が行われることも可能
である。
さらに、動作試験終了時、タイマ管理装置7内に格納し
た情報は、記憶装置2または補助記憶装置3に書込んで
おくことが可能であり、また、事前にテストプログラム
と共に格納したタイマ管理装置7内の情報を記憶装置2
または補助記憶装置3に入れておき、それをタイマ管理
装置7内に転送してから動作試験を行うことも可能であ
る。
た情報は、記憶装置2または補助記憶装置3に書込んで
おくことが可能であり、また、事前にテストプログラム
と共に格納したタイマ管理装置7内の情報を記憶装置2
または補助記憶装置3に入れておき、それをタイマ管理
装置7内に転送してから動作試験を行うことも可能であ
る。
以上説明したように本発明は、情報処理装置のソフトウ
ェアおよびハードウェアのテストコマンドによる動作試
験において、この情報処理装置にタイマとタイマ管理装
置を付加することにより、処理の自動化が可能になると
いう効果がある。
ェアおよびハードウェアのテストコマンドによる動作試
験において、この情報処理装置にタイマとタイマ管理装
置を付加することにより、処理の自動化が可能になると
いう効果がある。
第1図は本発明の情報処理装置の一実施例のブロック図
、第2図は従来例の情報処理装置のブロック図、第3図
は本実施例の情報処理装置が一連のテストコマンドによ
りソフトウェアおよびハードウェアの動作試験を自動的
にくり返し受ける際の処理の流れ図、第4図はこの動作
試験の際のタイマ管理装置7内の構成図である。 l・・・・・・CPU、 2・・・・・・記憶装
置、3・・・・・・補助記憶装置、4・・・・・・入力
装置、5・・・・・・出力装置、 6・・・・・・
タイマ、7・・・・・・タイマ管理装置。
、第2図は従来例の情報処理装置のブロック図、第3図
は本実施例の情報処理装置が一連のテストコマンドによ
りソフトウェアおよびハードウェアの動作試験を自動的
にくり返し受ける際の処理の流れ図、第4図はこの動作
試験の際のタイマ管理装置7内の構成図である。 l・・・・・・CPU、 2・・・・・・記憶装
置、3・・・・・・補助記憶装置、4・・・・・・入力
装置、5・・・・・・出力装置、 6・・・・・・
タイマ、7・・・・・・タイマ管理装置。
Claims (1)
- 1、オペレータが入力装置に逐次入力するテストコマン
ドに応答して、CPUはメモリに記憶されている動作試
験プログラムをテストコマンド毎に実行し、動作試験結
果をメモリに記憶されている動作試験結果情報と比較し
て比較結果を表示する動作試験機能を有する情報処理装
置において、テストコマンドの入力時間間隔を計測して
その時間間隔に関する情報を出力するタイマと、テスト
コマンドおよび前記時間間隔に関する情報を実行された
テストコマンド毎に格納し、次回からのテストコマンド
による情報処理装置の動作試験に際しては、前記格納し
たテストコマンドを、格納した順序に、格納した時間毎
にCPUに逐次送出するタイマ管理装置を備えることを
特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1080529A JPH02259840A (ja) | 1989-03-30 | 1989-03-30 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1080529A JPH02259840A (ja) | 1989-03-30 | 1989-03-30 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02259840A true JPH02259840A (ja) | 1990-10-22 |
Family
ID=13720863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1080529A Pending JPH02259840A (ja) | 1989-03-30 | 1989-03-30 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02259840A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012230597A (ja) * | 2011-04-27 | 2012-11-22 | Fujitsu Ltd | 処理装置,制御装置および処理方法 |
-
1989
- 1989-03-30 JP JP1080529A patent/JPH02259840A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012230597A (ja) * | 2011-04-27 | 2012-11-22 | Fujitsu Ltd | 処理装置,制御装置および処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02259840A (ja) | 情報処理装置 | |
JPS63145518A (ja) | キ−処理の自動テスト方式 | |
JP3315266B2 (ja) | 自己診断状況表示方式 | |
JPH02282833A (ja) | 試験装置 | |
JP2932805B2 (ja) | 自動実行装置 | |
JPH0342747A (ja) | メモリ試験方式 | |
JPS61184647A (ja) | コマンド処理装置 | |
JPH0624911Y2 (ja) | 電子スケジュ−ラ | |
JPH04172538A (ja) | 検証装置 | |
JPS62248035A (ja) | プログラム修正方式 | |
JPH01219940A (ja) | 通信処理装置 | |
JPH04205034A (ja) | 試験支援装置 | |
JPS63147224A (ja) | 画面表示形式のテスト方式 | |
JPH05216828A (ja) | ソフトウェアシミュレータのバッチ実行下でのエラー処理方式 | |
JPH0472257B2 (ja) | ||
JPH06348549A (ja) | ソフトウエア処理装置 | |
JPH01147605A (ja) | マイクロプログラムシーケンスコントローラ | |
JPH0362238A (ja) | ファイル容量決定支援方式 | |
JPS6225340A (ja) | 検査装置 | |
JPS5914057A (ja) | プログラム検査方式 | |
JPH01134539A (ja) | マイクロプログラムトレース方式 | |
JPH05158751A (ja) | マイクロコンピュータの処理状態監視方式 | |
JPH0619631A (ja) | 記憶装置の初期化方式 | |
JPH02115941A (ja) | 情報処理装置試験方式 | |
JPH0497439A (ja) | 試験プログラムの出力方式 |