JPH06348549A - ソフトウエア処理装置 - Google Patents
ソフトウエア処理装置Info
- Publication number
- JPH06348549A JPH06348549A JP5163218A JP16321893A JPH06348549A JP H06348549 A JPH06348549 A JP H06348549A JP 5163218 A JP5163218 A JP 5163218A JP 16321893 A JP16321893 A JP 16321893A JP H06348549 A JPH06348549 A JP H06348549A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- pro
- program
- programs
- subroutine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】本発明は、ソフトウエア処理装置において、メ
イン処理プログラムと複数のサブルーチン処理プログラ
ムとからなるソフトウエア処理でも容易に処理プログラ
ムの流れを検出できるようにする。 【構成】ソフトウエア処理の実行時に呼び出されたメイ
ン処理プログラムＰＲＯ−Ａ及び複数のサブルーチン処
理プログラムＰＲＯ−Ｂ〜ＰＲＯ−Ｆに付加された識別
情報ＮＯ１〜ＮＯ６を、リングバツフア状のメモリ手段
に順次循環的に格納するようにしたことにより、必要に
応じて容易に処理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの
流れを検出し得る。
イン処理プログラムと複数のサブルーチン処理プログラ
ムとからなるソフトウエア処理でも容易に処理プログラ
ムの流れを検出できるようにする。 【構成】ソフトウエア処理の実行時に呼び出されたメイ
ン処理プログラムＰＲＯ−Ａ及び複数のサブルーチン処
理プログラムＰＲＯ−Ｂ〜ＰＲＯ−Ｆに付加された識別
情報ＮＯ１〜ＮＯ６を、リングバツフア状のメモリ手段
に順次循環的に格納するようにしたことにより、必要に
応じて容易に処理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの
流れを検出し得る。
Description
【０００１】
【産業上の利用分野】本発明はソフトウエア処理装置に
関し、特にメイン処理プログラムと複数のサブルーチン
処理プログラムとにより構成され全体として所定のソフ
トウエア処理を実行するものに適用し得る。
関し、特にメイン処理プログラムと複数のサブルーチン
処理プログラムとにより構成され全体として所定のソフ
トウエア処理を実行するものに適用し得る。
【０００２】
【従来の技術】従来、ソフトウエア処理装置のソフトウ
エア処理においては、プログラムの開発及びメンテナン
ス性を向上するため、階層化されたプログラム構造とし
てメイン処理プログラムと複数のサブルーチン処理プロ
グラムとより構成されたものがある。またこのようなソ
フトウエア処理装置でプログラム実行中にエラーが発生
した場合には、所定のエラーコードを出力するようにな
されていた。
エア処理においては、プログラムの開発及びメンテナン
ス性を向上するため、階層化されたプログラム構造とし
てメイン処理プログラムと複数のサブルーチン処理プロ
グラムとより構成されたものがある。またこのようなソ
フトウエア処理装置でプログラム実行中にエラーが発生
した場合には、所定のエラーコードを出力するようにな
されていた。
【０００３】
【発明が解決しようとする課題】ところがこのようにプ
ログラム実行中にエラーが発生した場合、出力されたエ
ラーコードではそれに応じたエラー内容は理解できて
も、エラーが発生するまでのプログラムの流れ過程を容
易に理解できない問題があつた。
ログラム実行中にエラーが発生した場合、出力されたエ
ラーコードではそれに応じたエラー内容は理解できて
も、エラーが発生するまでのプログラムの流れ過程を容
易に理解できない問題があつた。
【０００４】実際上エラーが発生するまでの流れを理解
するためには、大規模な開発支援装置を用いてプログラ
ムの解析を行つてエラーを再現する必要があり、エラー
の解析に多大な時間と煩雑な手間を要する問題があつ
た。
するためには、大規模な開発支援装置を用いてプログラ
ムの解析を行つてエラーを再現する必要があり、エラー
の解析に多大な時間と煩雑な手間を要する問題があつ
た。
【０００５】本発明は以上の点を考慮してなされたもの
で、メイン処理プログラムと複数のサブルーチン処理プ
ログラムとからなるソフトウエア処理でも容易に処理プ
ログラムの流れを検出し得るソフトウエア処理装置を提
案しようとするものである。
で、メイン処理プログラムと複数のサブルーチン処理プ
ログラムとからなるソフトウエア処理でも容易に処理プ
ログラムの流れを検出し得るソフトウエア処理装置を提
案しようとするものである。
【０００６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、メイン処理プログラムＰＲＯ−Ａ
と、そのメイン処理プログラムＰＲＯ−Ａより再帰的に
呼び出される複数のサブルーチン処理プログラムＰＲＯ
−Ｂ〜ＰＲＯ−Ｆとより構成され、全体として所定のソ
フトウエア処理を実行するソフトウエア処理装置１にお
いて、メイン処理プログラムＰＲＯ−Ａ及び複数のサブ
ルーチン処理プログラムＰＲＯ−Ｂ〜ＰＲＯ−Ｆにそれ
ぞれ識別情報ＮＯ１〜ＮＯ６を付加すると共に、ソフト
ウエア処理の実行時に、呼び出されたメイン処理プログ
ラムＰＲＯ−Ａ及び複数のサブルーチン処理プログラム
ＰＲＯ−Ｂ〜ＰＲＯ−Ｆの識別情報ＮＯ１〜ＮＯ６を、
順次循環的に格納するメモリ手段６を設けるようにし
た。
め本発明においては、メイン処理プログラムＰＲＯ−Ａ
と、そのメイン処理プログラムＰＲＯ−Ａより再帰的に
呼び出される複数のサブルーチン処理プログラムＰＲＯ
−Ｂ〜ＰＲＯ−Ｆとより構成され、全体として所定のソ
フトウエア処理を実行するソフトウエア処理装置１にお
いて、メイン処理プログラムＰＲＯ−Ａ及び複数のサブ
ルーチン処理プログラムＰＲＯ−Ｂ〜ＰＲＯ−Ｆにそれ
ぞれ識別情報ＮＯ１〜ＮＯ６を付加すると共に、ソフト
ウエア処理の実行時に、呼び出されたメイン処理プログ
ラムＰＲＯ−Ａ及び複数のサブルーチン処理プログラム
ＰＲＯ−Ｂ〜ＰＲＯ−Ｆの識別情報ＮＯ１〜ＮＯ６を、
順次循環的に格納するメモリ手段６を設けるようにし
た。
【０００７】また本発明においては、メモリ手段６は、
不揮発性メモリでなるようにした。さらに本発明におい
ては、メモリ手段６には、ソフトウエア処理の実行時
に、呼び出されたメイン処理プログラムＰＲＯ−Ａ及び
複数のサブルーチン処理プログラムＰＲＯ−Ｂ〜ＰＲＯ
−Ｆの識別情報ＮＯ１〜ＮＯ６を格納することに加え
て、メイン処理プログラムＰＲＯ−Ａ又は複数のサブル
ーチン処理プログラムＰＲＯ−Ｂ〜ＰＲＯ−Ｆでエラー
が発生したときそのエラー情報ＮＯ０を格納するように
した。さらに本発明においては、エラー発生時、メモリ
手段６中に格納されたエラー情報ＮＯ０よりさか上つ
て、エラー発生までのメイン処理プログラムＰＲＯ−Ａ
及び複数のサブルーチン処理プログラムＰＲＯ−Ｂ〜Ｐ
ＲＯ−Ｆの処理過程を解析するようにした。
不揮発性メモリでなるようにした。さらに本発明におい
ては、メモリ手段６には、ソフトウエア処理の実行時
に、呼び出されたメイン処理プログラムＰＲＯ−Ａ及び
複数のサブルーチン処理プログラムＰＲＯ−Ｂ〜ＰＲＯ
−Ｆの識別情報ＮＯ１〜ＮＯ６を格納することに加え
て、メイン処理プログラムＰＲＯ−Ａ又は複数のサブル
ーチン処理プログラムＰＲＯ−Ｂ〜ＰＲＯ−Ｆでエラー
が発生したときそのエラー情報ＮＯ０を格納するように
した。さらに本発明においては、エラー発生時、メモリ
手段６中に格納されたエラー情報ＮＯ０よりさか上つ
て、エラー発生までのメイン処理プログラムＰＲＯ−Ａ
及び複数のサブルーチン処理プログラムＰＲＯ−Ｂ〜Ｐ
ＲＯ−Ｆの処理過程を解析するようにした。
【０００８】
【作用】ソフトウエア処理の実行時に呼び出されたメイ
ン処理プログラムＰＲＯ−Ａ及び複数のサブルーチン処
理プログラムＰＲＯ−Ｂ〜ＰＲＯ−Ｆに付加された識別
情報ＮＯ１〜ＮＯ６を、リングバツフア状のメモリ手段
６に順次循環的に格納するようにしたことにより、必要
に応じて容易に処理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆ
の流れを検出し得る。
ン処理プログラムＰＲＯ−Ａ及び複数のサブルーチン処
理プログラムＰＲＯ−Ｂ〜ＰＲＯ−Ｆに付加された識別
情報ＮＯ１〜ＮＯ６を、リングバツフア状のメモリ手段
６に順次循環的に格納するようにしたことにより、必要
に応じて容易に処理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆ
の流れを検出し得る。
【０００９】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１０】図１において、１は全体として本発明によ
るソフトウエア処理装置を適用したコンピユータシステ
ムを示し、ＣＰＵ２とそのバス３にそれぞれ接続された
ＲＯＭ（Read only memory）４、ＲＡＭ（Random acces
s memory）５、ＮＶＲＡＭ（non-voild ＲＡＭ）６、キ
ーボード７、デイスプレイ８及びインターフエース９を
通じて接続された７セグメント表示部１０より構成され
ている。
るソフトウエア処理装置を適用したコンピユータシステ
ムを示し、ＣＰＵ２とそのバス３にそれぞれ接続された
ＲＯＭ（Read only memory）４、ＲＡＭ（Random acces
s memory）５、ＮＶＲＡＭ（non-voild ＲＡＭ）６、キ
ーボード７、デイスプレイ８及びインターフエース９を
通じて接続された７セグメント表示部１０より構成され
ている。
【００１１】このコンピユータシステム１の場合、ＲＯ
Ｍ４には所定のソフトウエア処理を実行するプログラム
が格納されており、ＣＰＵ２は電源投入と同時又はオペ
レータの操作による所定のタイミングでこのプログラム
を読み出し、ＲＡＭ５をワークバツフアとして所定のソ
フトウエア処理を実行する。このソフトウエア処理の実
行時、必要に応じてデイスプレイ８に所望の表示情報を
表示すると共に、オペレータよりのコマンドがキーボー
ド７より入力される。
Ｍ４には所定のソフトウエア処理を実行するプログラム
が格納されており、ＣＰＵ２は電源投入と同時又はオペ
レータの操作による所定のタイミングでこのプログラム
を読み出し、ＲＡＭ５をワークバツフアとして所定のソ
フトウエア処理を実行する。このソフトウエア処理の実
行時、必要に応じてデイスプレイ８に所望の表示情報を
表示すると共に、オペレータよりのコマンドがキーボー
ド７より入力される。
【００１２】実際上ＲＯＭ４に格納されたプログラムは
図２に示すような階層構造でなり、メイン処理プログラ
ムＰＲＯ−Ａと、このメイン処理プログラムＰＲＯ−Ａ
より呼び出されるサブルーチン処理プログラムＰＲＯ−
Ｂ、ＰＲＯ−Ｃと、さらにそれぞれのサブルーチン処理
プログラムＰＲＯ−Ｂ、ＰＲＯ−Ｃより再帰的に呼び出
されるサブルーチン処理プログラムＰＲＯ−Ｄ、ＰＲＯ
−Ｅ、ＰＲＯ−Ｆとより構成されている。
図２に示すような階層構造でなり、メイン処理プログラ
ムＰＲＯ−Ａと、このメイン処理プログラムＰＲＯ−Ａ
より呼び出されるサブルーチン処理プログラムＰＲＯ−
Ｂ、ＰＲＯ−Ｃと、さらにそれぞれのサブルーチン処理
プログラムＰＲＯ−Ｂ、ＰＲＯ−Ｃより再帰的に呼び出
されるサブルーチン処理プログラムＰＲＯ−Ｄ、ＰＲＯ
−Ｅ、ＰＲＯ−Ｆとより構成されている。
【００１３】またこの実施例の場合、すべての処理プロ
グラムＰＲＯ−Ａ、ＰＲＯ−Ｂ、ＰＲＯ−Ｃ、ＰＲＯ−
Ｄ、ＰＲＯ−Ｅ、ＰＲＯ−Ｆには、それぞれ通し番号Ｎ
Ｏ１、ＮＯ２、ＮＯ３、ＮＯ４、ＮＯ５、ＮＯ６が付加
され、ソフトウエア処理の実行時に実行された処理プロ
グラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの番号ＮＯ１〜ＮＯ６
を、その都度不揮発性メモリでなるＮＶＲＡＭ６上に構
成されたリングバツフアＲＢにストアするようになされ
ている。このようにリングバツフアＲＢをＮＶＲＡＭ６
でなる不揮発性メモリ中に形成したことにより、電源が
オフされた場合や停電した場合でも格納された内容を保
持し得るようになされている。
グラムＰＲＯ−Ａ、ＰＲＯ−Ｂ、ＰＲＯ−Ｃ、ＰＲＯ−
Ｄ、ＰＲＯ−Ｅ、ＰＲＯ−Ｆには、それぞれ通し番号Ｎ
Ｏ１、ＮＯ２、ＮＯ３、ＮＯ４、ＮＯ５、ＮＯ６が付加
され、ソフトウエア処理の実行時に実行された処理プロ
グラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの番号ＮＯ１〜ＮＯ６
を、その都度不揮発性メモリでなるＮＶＲＡＭ６上に構
成されたリングバツフアＲＢにストアするようになされ
ている。このようにリングバツフアＲＢをＮＶＲＡＭ６
でなる不揮発性メモリ中に形成したことにより、電源が
オフされた場合や停電した場合でも格納された内容を保
持し得るようになされている。
【００１４】この実施例では、リングバツフアＲＢに処
理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの番号ＮＯ１〜Ｎ
Ｏ６をストアする際、直前の番号ＮＯ１〜ＮＯ６を参照
し、同じ番号ＮＯ１〜ＮＯ６を書く場合には直前の位置
に上書きするようになされている。これにより待ち時間
処理等のウエイトルーチンで、同じ処理プログラムＰＲ
Ｏ−Ａ〜ＰＲＯ−Ｆが何度も実行され、この結果として
同じ番号ＮＯ１〜ＮＯ６でリングバツフアＲＢが一杯に
なることを未然に回避し得るようになされている。
理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの番号ＮＯ１〜Ｎ
Ｏ６をストアする際、直前の番号ＮＯ１〜ＮＯ６を参照
し、同じ番号ＮＯ１〜ＮＯ６を書く場合には直前の位置
に上書きするようになされている。これにより待ち時間
処理等のウエイトルーチンで、同じ処理プログラムＰＲ
Ｏ−Ａ〜ＰＲＯ−Ｆが何度も実行され、この結果として
同じ番号ＮＯ１〜ＮＯ６でリングバツフアＲＢが一杯に
なることを未然に回避し得るようになされている。
【００１５】またソフトウエア処理の実行中にエラーが
発生した場合には、リングバツフアＲＢへの番号ＮＯ１
〜ＮＯ６のストアを中止すると共に、エラーが発生した
処理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆにおいてリング
バツフアＲＢにエラー識別情報として例えば番号ＮＯ０
をストアするようになされている。これによりエラーが
発生した場合、番号ＮＯ０のエラー識別情報以前の処理
プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの番号ＮＯ１〜ＮＯ
６を検出することにより、エラーが発生するまでの一連
の処理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの流れを容易
に解析することができる。実際上、リングバツフアＲＢ
にストアされた内容は、パソコン等の外部機器との間
で、通信手段を介して読み出し得るようになされてい
る。
発生した場合には、リングバツフアＲＢへの番号ＮＯ１
〜ＮＯ６のストアを中止すると共に、エラーが発生した
処理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆにおいてリング
バツフアＲＢにエラー識別情報として例えば番号ＮＯ０
をストアするようになされている。これによりエラーが
発生した場合、番号ＮＯ０のエラー識別情報以前の処理
プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの番号ＮＯ１〜ＮＯ
６を検出することにより、エラーが発生するまでの一連
の処理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの流れを容易
に解析することができる。実際上、リングバツフアＲＢ
にストアされた内容は、パソコン等の外部機器との間
で、通信手段を介して読み出し得るようになされてい
る。
【００１６】またこのコンピユータシステム１では、こ
れに加えて、７セグメント表示部１０に表示スイツチが
配置されており、この表示スイツチをオン操作する毎
に、リングバツフア内にストアされた番号ＮＯ１〜ＮＯ
６を順次７セグメント表示部１０に表示するようになさ
れている。これによりパソコン等の外部機器で読み出す
場合や、キーボード７を操作してデイスプレイ８の表示
で確認する場合に比較して、一段と容易に処理プログラ
ムＰＲＯ−Ａ〜ＰＲＯ−Ｆの流れを解析できるようにな
されている。
れに加えて、７セグメント表示部１０に表示スイツチが
配置されており、この表示スイツチをオン操作する毎
に、リングバツフア内にストアされた番号ＮＯ１〜ＮＯ
６を順次７セグメント表示部１０に表示するようになさ
れている。これによりパソコン等の外部機器で読み出す
場合や、キーボード７を操作してデイスプレイ８の表示
で確認する場合に比較して、一段と容易に処理プログラ
ムＰＲＯ−Ａ〜ＰＲＯ−Ｆの流れを解析できるようにな
されている。
【００１７】以上の構成において、例えば図２について
上述したソフトウエア処理の各処理プログラムＰＲＯ−
Ａ〜ＰＲＯ−Ｆは、図３に示すように、メイン処理プロ
グラムＰＲＯ−Ａ、サブルーチン処理プログラムＰＲＯ
−Ｂ、ＰＲＯ−Ｄ、ＰＲＯ−Ｅ、ＰＲＯ−Ｃ、ＰＲＯ−
Ｄ、ＰＲＯ−Ｅ、ＰＲＯ−Ｆの処理順序で、繰り返し処
理されるものとする。
上述したソフトウエア処理の各処理プログラムＰＲＯ−
Ａ〜ＰＲＯ−Ｆは、図３に示すように、メイン処理プロ
グラムＰＲＯ−Ａ、サブルーチン処理プログラムＰＲＯ
−Ｂ、ＰＲＯ−Ｄ、ＰＲＯ−Ｅ、ＰＲＯ−Ｃ、ＰＲＯ−
Ｄ、ＰＲＯ−Ｅ、ＰＲＯ−Ｆの処理順序で、繰り返し処
理されるものとする。
【００１８】この場合、ＮＶＲＡＭ６中のリングバツフ
アＲＢには図４（Ａ）に示すように、処理プログラムＰ
ＲＯ−Ａ〜ＰＲＯ−Ｆに応じた番号ＮＯ１〜ＮＯ６が、
それぞれ番号ＮＯ１、ＮＯ２、ＮＯ４、ＮＯ５、ＮＯ
３、ＮＯ４、ＮＯ５、ＮＯ６の順にストアされる。また
リングバツフアＲＢが一杯になると、図４（Ｂ）に示す
ように、リング状に先頭に戻つて上書きされる。
アＲＢには図４（Ａ）に示すように、処理プログラムＰ
ＲＯ−Ａ〜ＰＲＯ−Ｆに応じた番号ＮＯ１〜ＮＯ６が、
それぞれ番号ＮＯ１、ＮＯ２、ＮＯ４、ＮＯ５、ＮＯ
３、ＮＯ４、ＮＯ５、ＮＯ６の順にストアされる。また
リングバツフアＲＢが一杯になると、図４（Ｂ）に示す
ように、リング状に先頭に戻つて上書きされる。
【００１９】この状態でオペレータが７セグメント表示
部１０の表示スイツチをオン操作すると、当該オン操作
毎にリングバツフアＲＢにストアされた番号ＮＯ１〜Ｎ
Ｏ６が、図４（Ｃ）に示すように先頭から順次７セグメ
ント表示部１０に表示される。これにより、オペレータ
はキーボード７やデイスプレイ８を用いることなく、容
易に処理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの流れを解
析できる。
部１０の表示スイツチをオン操作すると、当該オン操作
毎にリングバツフアＲＢにストアされた番号ＮＯ１〜Ｎ
Ｏ６が、図４（Ｃ）に示すように先頭から順次７セグメ
ント表示部１０に表示される。これにより、オペレータ
はキーボード７やデイスプレイ８を用いることなく、容
易に処理プログラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの流れを解
析できる。
【００２０】またソフトウエア処理の実行中にいずれか
の処理プログラムでエラーが発生した場合にも、リング
バツフアＲＢ中にエラー識別情報として番号ＮＯ０がス
トアされた位置を確認し、この位置よりさかのぼつてリ
ングバツフアＲＢ中にストアされた番号ＮＯ１〜ＮＯ６
を確認すれば、エラー発生までの処理プログラムＰＲＯ
−Ａ〜ＰＲＯ−Ｆの流れを容易かつ短時間で解析でき
る。
の処理プログラムでエラーが発生した場合にも、リング
バツフアＲＢ中にエラー識別情報として番号ＮＯ０がス
トアされた位置を確認し、この位置よりさかのぼつてリ
ングバツフアＲＢ中にストアされた番号ＮＯ１〜ＮＯ６
を確認すれば、エラー発生までの処理プログラムＰＲＯ
−Ａ〜ＰＲＯ−Ｆの流れを容易かつ短時間で解析でき
る。
【００２１】以上の構成によれば、ソフトウエア処理の
実行時に呼び出されたメイン処理プログラムＰＲＯ−Ａ
及び複数のサブルーチン処理プログラムＰＲＯ−Ｂ〜Ｐ
ＲＯ−Ｆに付加された番号ＮＯ１〜ＮＯ６を、ＮＶＲＡ
Ｍ６に形成したリングバツフアＲＢに順次循環的に格納
するようにしたことにより、エラー発生時を含め必要に
応じて、大規模な開発支援装置等を用いる場合に比較し
て格段的に容易かつ短時間で処理プログラムＰＲＯ−Ａ
〜ＰＲＯ−Ｆの流れを解析し得るコンピユータシステム
１を実現できる。
実行時に呼び出されたメイン処理プログラムＰＲＯ−Ａ
及び複数のサブルーチン処理プログラムＰＲＯ−Ｂ〜Ｐ
ＲＯ−Ｆに付加された番号ＮＯ１〜ＮＯ６を、ＮＶＲＡ
Ｍ６に形成したリングバツフアＲＢに順次循環的に格納
するようにしたことにより、エラー発生時を含め必要に
応じて、大規模な開発支援装置等を用いる場合に比較し
て格段的に容易かつ短時間で処理プログラムＰＲＯ−Ａ
〜ＰＲＯ−Ｆの流れを解析し得るコンピユータシステム
１を実現できる。
【００２２】なお上述の実施例においては、リングバツ
フアを不揮発性のメモリとしてＮＶＲＡＭに形成した場
合について述べたが、不揮発性のメモリの構成はこれに
限らず、例えば磁気デイスプレイ装置等やのＥＥＯＲＯ
Ｍ等種々の不揮発性メモリを用いるようにしても上述の
実施例と同様の効果を実現できる。また電源がオンされ
ている期間のみの処理プログラムＰＲＯ−Ａ〜ＰＲＯ−
Ｆの流れを解析するだけであれば、不揮発性メモリに限
らずに通常のＲＡＭにリングバツフアを形成するように
しても良い。
フアを不揮発性のメモリとしてＮＶＲＡＭに形成した場
合について述べたが、不揮発性のメモリの構成はこれに
限らず、例えば磁気デイスプレイ装置等やのＥＥＯＲＯ
Ｍ等種々の不揮発性メモリを用いるようにしても上述の
実施例と同様の効果を実現できる。また電源がオンされ
ている期間のみの処理プログラムＰＲＯ−Ａ〜ＰＲＯ−
Ｆの流れを解析するだけであれば、不揮発性メモリに限
らずに通常のＲＡＭにリングバツフアを形成するように
しても良い。
【００２３】また上述の実施例においては、処理プログ
ラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの番号ＮＯ１〜ＮＯ６を順
次循環的にリングバツフアにストアする場合について述
べたが、リングバツフアの容量に余裕があれば、番号に
限らず処理プログラムをそれぞれ一意的に表す識別情報
をストアするようにしても良い。
ラムＰＲＯ−Ａ〜ＰＲＯ−Ｆの番号ＮＯ１〜ＮＯ６を順
次循環的にリングバツフアにストアする場合について述
べたが、リングバツフアの容量に余裕があれば、番号に
限らず処理プログラムをそれぞれ一意的に表す識別情報
をストアするようにしても良い。
【００２４】
【発明の効果】上述のように本発明によれば、ソフトウ
エア処理の実行時に呼び出されたメイン処理プログラム
及び複数のサブルーチン処理プログラムに付加された識
別情報を、リングバツフア状のメモリ手段に順次循環的
に格納するようにしたことにより、必要に応じて容易に
処理プログラムの流れを検出し得るソフトウエア処理装
置を実現できる。かくしてオペレータの使い勝手を格段
的に向上し得る。
エア処理の実行時に呼び出されたメイン処理プログラム
及び複数のサブルーチン処理プログラムに付加された識
別情報を、リングバツフア状のメモリ手段に順次循環的
に格納するようにしたことにより、必要に応じて容易に
処理プログラムの流れを検出し得るソフトウエア処理装
置を実現できる。かくしてオペレータの使い勝手を格段
的に向上し得る。
【図１】本発明によるコンピユータシステムの一実施例
を示すブロツク図である。
を示すブロツク図である。
【図２】図１のコンピユータシステムが実行する処理プ
ログラムの構成を示す略線図である。
ログラムの構成を示す略線図である。
【図３】処理プログラムの処理順序を示す略線図であ
る。
る。
【図４】処理プログラムが実行される際のリングバツフ
アへの番号のストア処理の説明に供する略線図である。
アへの番号のストア処理の説明に供する略線図である。
１……コンピユータシステム、２……バス、３……ＣＰ
Ｕ、４……ＲＡＭ、５……ＲＯＭ、６……ＮＶＲＡＭ、
７……キーボード、８……デイスプレイ、９……インタ
ーフエース、１０……７セグメント表示部。
Ｕ、４……ＲＡＭ、５……ＲＯＭ、６……ＮＶＲＡＭ、
７……キーボード、８……デイスプレイ、９……インタ
ーフエース、１０……７セグメント表示部。
Claims (4)
- 【請求項１】メイン処理プログラムと、該メイン処理プ
ログラムより再帰的に呼び出される複数のサブルーチン
処理プログラムとより構成され、全体として所定のソフ
トウエア処理を実行するソフトウエア処理装置におい
て、 前記メイン処理プログラム及び前記複数のサブルーチン
処理プログラムにそれぞれ識別情報を付加すると共に、 前記ソフトウエア処理の実行時に、呼び出された前記メ
イン処理プログラム及び前記複数のサブルーチン処理プ
ログラムの前記識別情報を、順次循環的に格納するメモ
リ手段を具えることを特徴とするソフトウエア処理装
置。 - 【請求項２】前記メモリ手段は、不揮発性メモリでなる
ことを特徴とする請求項１に記載のソフトウエア処理装
置。 - 【請求項３】前記メモリ手段には、前記ソフトウエア処
理の実行時に、呼び出された前記メイン処理プログラム
及び前記複数のサブルーチン処理プログラムの前記識別
情報を格納することに加えて、前記メイン処理プログラ
ム又は前記複数のサブルーチン処理プログラムでエラー
が発生したとき該エラー情報を格納するようにしたこと
を特徴とする請求項１又は請求項２にソフトウエア処理
装置。 - 【請求項４】エラー発生時、前記メモリ手段中に格納さ
れた前記エラー情報よりさか上つて、前記エラー発生ま
での前記メイン処理プログラム及び前記複数のサブルー
チン処理プログラムの処理過程を解析するようにしたこ
とを特徴とする請求項３に記載のソフトウエア処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163218A JPH06348549A (ja) | 1993-06-07 | 1993-06-07 | ソフトウエア処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163218A JPH06348549A (ja) | 1993-06-07 | 1993-06-07 | ソフトウエア処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06348549A true JPH06348549A (ja) | 1994-12-22 |
Family
ID=15769558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5163218A Pending JPH06348549A (ja) | 1993-06-07 | 1993-06-07 | ソフトウエア処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06348549A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014506370A (ja) * | 2011-01-07 | 2014-03-13 | アビニシオ テクノロジー エルエルシー | フロー分析計装 |
-
1993
- 1993-06-07 JP JP5163218A patent/JPH06348549A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014506370A (ja) * | 2011-01-07 | 2014-03-13 | アビニシオ テクノロジー エルエルシー | フロー分析計装 |
| JP2016103299A (ja) * | 2011-01-07 | 2016-06-02 | アビニシオ テクノロジー エルエルシー | フロー分析計装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06348549A (ja) | ソフトウエア処理装置 | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| US6311266B1 (en) | Instruction look-ahead system and hardware | |
| JP2000339189A (ja) | 不正なメモリアクセスを検出する方法、デバッグ装置および記録媒体 | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| JPH083801B2 (ja) | 度数を含まない関数型言語コ−ドを用いる２進有向グラフとしてストアされたプログラムを評価する縮小プロセッサのためのシステムアロケ−タ | |
| KR100654477B1 (ko) | 프로세서 동작 방법 | |
| JPH04342037A (ja) | プログラムのオペランドチェック方式 | |
| JPS606875A (ja) | タイムチヤ−トの図示装置 | |
| JPH064331A (ja) | １０進チェック回路 | |
| JP3057732B2 (ja) | 情報処理装置 | |
| JP3100013B2 (ja) | プログラムデバッグ装置 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| SU849218A1 (ru) | Устройство дл отладки программ | |
| JPH03144705A (ja) | プログラマブルコントローラの動作状態監視装置 | |
| JP3705263B2 (ja) | シーケンサ | |
| JP2526710B2 (ja) | プログラマブルコントロ―ラのプログラミング方法 | |
| JPS59225449A (ja) | 文番号変換方式 | |
| JPH02247758A (ja) | 端末情報の管理方式 | |
| JPH03222045A (ja) | ロギングデータ解析方式 | |
| JPS63217433A (ja) | プログラム実行制御方式 | |
| JPS60150161A (ja) | 禁則処理表示方式 | |
| JPH056208A (ja) | 制御装置及びその制御方法 | |
| JPH0667990A (ja) | マルチプロセッサシステムにおける共有記憶装置の試験方法 | |
| JP2002140192A (ja) | 演算処理装置 |