JPS606875A - タイムチヤ−トの図示装置 - Google Patents

タイムチヤ−トの図示装置

Info

Publication number
JPS606875A
JPS606875A JP58114607A JP11460783A JPS606875A JP S606875 A JPS606875 A JP S606875A JP 58114607 A JP58114607 A JP 58114607A JP 11460783 A JP11460783 A JP 11460783A JP S606875 A JPS606875 A JP S606875A
Authority
JP
Japan
Prior art keywords
data
time chart
memory
rlj
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58114607A
Other languages
English (en)
Inventor
Shigeo Toyoshima
豊嶋 緊雄
Takashi Okamoto
隆 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58114607A priority Critical patent/JPS606875A/ja
Publication of JPS606875A publication Critical patent/JPS606875A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Programmable Controllers (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はブラウン管表示装置(ラスタヌキャン方式に
よシ文字、図形、画像を表示する装置で、文字を表示す
る場合はキャラクタディスプレイとも称せられ、以下C
RTと略記する)にタイムチャートを表示するタイムチ
ャートの図示装置に関するものである。
プラントのシーケンス制御を行うような場合、そのプロ
セスデータは1ビツトの信号(2値付号)であることが
多い。したがって、このようなシーケンス制御のプログ
ラムを作成すると、そのプログラム中にプロセスデータ
として1ビツトの信号が多数入って来る。このプログラ
ムのデバッグならびにメンテナンスにおいては、プログ
ラミングパネルを用いて、当該シーケンス制御プログラ
ムによって制御l11される各入出力及び中間メモリの
内容が論理「1」であるか「0」であるかを1点ずつ確
かめながら調整を進めていた。然し、従来のプログラミ
ングパネルでは、多数の1ピッl−(S号の論理の瞬間
値が表示されるにすぎず、1つの信号の時間的経過を他
の信号の時間的経過と対応させることができなかった。
すなわち、従来の装置では観察しようとする信号を表す
符号又は記号をキーボードから入力すると、当該信号の
ビット論理が表示部に表示される。
この表示されたビット論理はキーボードから当該信号を
表す符号又は記号が入力された時点の論理であって、し
たがってその表示は変化しない。その後の時点でのビッ
ト論理を表示しだいときは、表示すべき時点でキーボー
ドから再入力することが必要である。
従来のプログラミングパネルでは、以上のように、各信
号のビットの論理を瞬時値でかつ断片的にしか表示する
ことができなかった為、信号の時間的変化を1察したい
場合には、キーボードからの入力操作を何回も繰返して
行うことが必要で、長時間の間開−輪理を保つ信号に対
しては、多くの無駄な操作を必要とし、また各種の信号
の時間的変化の相互関連を観察することが困離であるな
どの欠点があった。
この発明は上記のような従来のものの欠点を除去するだ
めになされたもので、各種の信号の時間的変化をcij
T上にタイムチャートとして図示することによシ、各種
の信号の相互関係及びタイミングを容易に観察できる装
置を提供することを目的としている。
以下この発明の実施例を図面について説明する。
第1図はこの発明の一実施例を示すブロック図で、(1
)は入力回路、(2)はCPU%(31tj:出力回路
、(5)はCRTである。入力回路(11はデバッグす
べきプログラムから読出されCRT (5)に表示すべ
き各オニhのプロセスデータを入力する。この各梅のプ
ロセスデータはそれぞれが1ビツトの信号であると仮定
する。すなわち複数ピットの4p号の場合も1ビツトの
信号の複数個として取扱うことにする。入力回路で7J
i定のサンプル周期(たとえば、500m5 )でサン
プルされて読出された各種の信号はCPU (2)に入
って処理されるが、CPU(2)では1サンプル周3”
J]前のデータを記憶しており、各データについて1サ
ンプル周期前の論理と比較し、データの変化パターンを
検出してこれをメモリ(4)に格納する。
第2図はCRT (2)にタイムチャートを表示する場
合のタイムチャートを構成する各単位図形のドツトパタ
ーンを示し、回−画面に文字と一緒に表汗する場合、第
2図は点線で示す6個の文字に相当する枠内に1個の単
位図形が、太い実線で示すドツトパターンのように表示
されることを表していると考えてもよく、あるいは、第
2図の点線は1個の文字枠内の位置目盛を示す仮想線で
あシ、タイムチャートの単位図形は1個の文字枠内に表
7J声されると考えてもよい。CRTに文字を表示する
場合のキャラクタジェネレータ(character 
generにおいて、文字のドツトパターンを記憶して
いて当該文字の文字コードをアドレスとして読出される
フォントメモリ(font memory )を備えて
いるが、第2図の各図形はタイムチャートの図示の為に
迫加されるフォントメモリであると考えることができる
しだがって、CPU (2)が各データの変ずヒバター
ンをメモリ(4)に書込む場合 「0」→「0」のときは第2図(atのフォントメモリ
にアトlメスする図形コード(仮に図形コードaという
)を、 「0」→「1」のときは第21A(b)のフォントメ1
 モリにアドレスする図形コード(仮に図形コードbと
いう)を、 「1」→rlJのときは第2図(clのフォントメモリ
にアドレスする図形コード(仮に図形コードCという)
を、 「1」→「0」のときは第2図(d)のフォントメモリ
にアドレスする図形コード(仮に図形コードator)
 dという)を、 それぞれメモリ(4)に書込む。
第3図はCPIJ (2)からメモリ(4)へ書込みを
行う動作を示す流れ図で、1lG−(2I)は各ステッ
プを示し、ステップαDは1サンプル周期(前述の数値
例では500m5 )に相当する時間間隔をおいて次の
データが入力されることを意味し、ステップ03では各
データについて94〜(イ)のステップを実行し図形コ
ードa = d ’5メモリ(4)内の当該データのd
(シ憶領域に書込む。メモリ(4)からのデータ読出し
の便宜を考えると、メモ1月4)は、たとえはシフトレ
ジスタの初数個を並列にして1つのデータのメモリを構
成し、新しい図形コードが入力される度に、従来記1、
uされていた図形コードは1ピツトずつシフI・され、
最も古く人力された図形コードはシフトレジスタからシ
フトアウトされるように構成すれは、CRT (5)に
表示できる限度の過去までさかのeまってire ’A
rのデータ変化を常にメモリ(4)内に保持することが
できる。
第4図はCIζT(5)に表示されるタイムチャートの
一例を示す図で、Q])はデータ名、(ハ)はサンプル
周期を示し、(ハ)はサンプル点を示すパルスで500
m5間隔パルスであシ、(ハ)がタイムチャートである
データ8 、M2O3に対するタイムチャートを表示す
る/こめには、当Niデータの図形コードをメモリ(4
)から読出す前に文字コード[8:) 、 C・] 、
 [fVD 、 [1)。
CO’3 、 [7]を胱出しくこれらのコードはキー
ボードからCPIJ (2) ’i:介してメモリ(4
)に入力して16<ことができる)、次に図形コードを
読出してラスクスキャン方式でCRT t5)に表示す
る。第4図に示すデータ8.Ml(+7 の例では図形
コードはca〕、 (a) 。
rbJ 、r’cJ + rcJ 、rcJ + rc
J 、rdJ 、raJ 、raJ 。
rbJ l rcJ 、rdJのように記憶されていた
筈である。まだ第4図に示す例では、フォントメモリと
して第2図(a)、 fbl 、 tel 、 (d)
に示す4種類の外にO〜9の数字、〔・〕記号とローマ
字大文字だけ備えれば足る。
以上の説明では、入力回路(1)に入力するデータはデ
バッグすべきプログラムのオペランドから読出されるデ
ータであるとしたが、この発明の装置作はどのような2
値付号に対しても適用することができる。
以上のようにこの発明によれば、オペランドの2値付号
をタイムチャートにして表示することができるので信号
の時間的変化や他の信号との関連がよくわかりプログラ
ムのデバッグやメンテナンスが容易になるという効果が
ある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
はタイムチャートを構成する各JIL位図形のドツトパ
ターンを示す図、第3図は第1図のCPUからメモリへ
井込みを行う動作を示す流れ図、第4図は第1図のCR
T上に表示されるタイムチャートの一例を示す図である
。 (1)・・・入力回路、(2)・・・CPU、(31・
・・出力回路、(4)・・・メモリ、(5)・・・Ct
ζT。 代理人 大 岩 増 雄

Claims (1)

  1. 【特許請求の範囲】 それぞれが論理rlJ、rOJの2値付号で表される複
    数のデータを、所定のサンプル周期で入力する入力回路
    と、この入力回路から入力する上記複数のデータを1サ
    ンプル周期前のデータと比較し、各データの時間的変化
    を「0」→「0」。 「0」→rlJ 、rlJ→rLJ、rlJ→「0」の
    4 fiIiの変化パターンに分類し、それぞれの変化
    パターンを表す図形コードを各データについてメモリに
    書込む手段と、上記メモリの図形コードを順次読出して
    各図形コードに対応してあらかじめ定められた図形を当
    該データについて編集してブラウン管表示装置上に表示
    する手段とを備えたタイムチャートの図示装置。
JP58114607A 1983-06-24 1983-06-24 タイムチヤ−トの図示装置 Pending JPS606875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58114607A JPS606875A (ja) 1983-06-24 1983-06-24 タイムチヤ−トの図示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58114607A JPS606875A (ja) 1983-06-24 1983-06-24 タイムチヤ−トの図示装置

Publications (1)

Publication Number Publication Date
JPS606875A true JPS606875A (ja) 1985-01-14

Family

ID=14642087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58114607A Pending JPS606875A (ja) 1983-06-24 1983-06-24 タイムチヤ−トの図示装置

Country Status (1)

Country Link
JP (1) JPS606875A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421406U (ja) * 1987-07-28 1989-02-02
JPH01100603A (ja) * 1987-10-13 1989-04-18 Honda Motor Co Ltd シーケンス制御装置におけるシーケンスプログラム作成支援システム
JPH0367305A (ja) * 1989-08-04 1991-03-22 Toshiba Corp タイムチャートの設定方法
WO1999036842A1 (fr) * 1998-01-20 1999-07-22 Takashi Nishikawa Procede de commande sequentielle

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421406U (ja) * 1987-07-28 1989-02-02
JPH01100603A (ja) * 1987-10-13 1989-04-18 Honda Motor Co Ltd シーケンス制御装置におけるシーケンスプログラム作成支援システム
JPH0367305A (ja) * 1989-08-04 1991-03-22 Toshiba Corp タイムチャートの設定方法
WO1999036842A1 (fr) * 1998-01-20 1999-07-22 Takashi Nishikawa Procede de commande sequentielle

Similar Documents

Publication Publication Date Title
US4835675A (en) Memory unit for data tracing
US4400697A (en) Method of line buffer loading for a symbol generator
US3264615A (en) Memory protection system
CA1084184A (en) Information display apparatus
JPS61159686A (ja) 画像表示装置
US3822378A (en) Addition-subtraction device and memory means utilizing stop codes to designate form of stored data
JPS59214079A (ja) ビデオ表示制御回路
JPS606875A (ja) タイムチヤ−トの図示装置
JPS6097391A (ja) 複数のデータラインで規定されたイメージの表示装置
JPS6129016B2 (ja)
JPS599059B2 (ja) 表示装置の文字コ−ド拡張方法及び装置
JPS606874A (ja) タイムチヤ−トの図示装置
JPH02150919A (ja) 分割表示時における状態表示行の表示方式
JPS5882296A (ja) ドツトマトリクス表示方式
JP2600484B2 (ja) プログラマブルコントローラ
JPS62263471A (ja) ロジツク信号表示方法
SU1076937A1 (ru) Устройство дл сдвига строк текста на экране электронно-лучевой трубки
JPS6215595A (ja) 文字・図形表示装置のメモリ書き込み制御回路
JPH0695440B2 (ja) メモリテスト装置のメモリパターン発生器
JPS6154231B2 (ja)
KR920010444B1 (ko) 문자표시 시스템
JPS599245Y2 (ja) 表示装置
JPS6237748A (ja) フア−ムウエアによるトリガ信号発生方式
JPH01270176A (ja) 部分イメージの切出しが可能なグラフイツク表示システム
JPH023099A (ja) 表示装置