JPH0667990A - マルチプロセッサシステムにおける共有記憶装置の試験方法 - Google Patents

マルチプロセッサシステムにおける共有記憶装置の試験方法

Info

Publication number
JPH0667990A
JPH0667990A JP4223092A JP22309292A JPH0667990A JP H0667990 A JPH0667990 A JP H0667990A JP 4223092 A JP4223092 A JP 4223092A JP 22309292 A JP22309292 A JP 22309292A JP H0667990 A JPH0667990 A JP H0667990A
Authority
JP
Japan
Prior art keywords
test
execution procedure
read
data
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4223092A
Other languages
English (en)
Inventor
Masaru Tonoi
優 御宿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4223092A priority Critical patent/JPH0667990A/ja
Publication of JPH0667990A publication Critical patent/JPH0667990A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 本発明は、マルチプロセッサシステムにおけ
る共有記憶装置を複数のデータ処理装置で試験する方法
に関し、試験項目の拡張に対して、柔軟に対処する。 【構成】 上記共有記憶装置に対して、書き込み操作を
行うデータ処理装置と、読み出し, データの比較操作を
行うデータ処理装置が異なる試験方法であって、テスト
プログラム中に、テスト実行手順を、書き込み実行手
順と,読み出し実行手順と、テストパラメータと
で構成しておき、1つのデータ処理装置が、上記テスト
実行手順の書き込み実行手順とテストパラメータ
を用いて、該テスト対象の記憶装置に、テストデータを
書き込む処理を行った後、該テスト実行手順を、該テ
スト対象記憶装置の所定の領域に書き込み、他のデータ
処理装置が、上記テスト対象記憶装置の所定の領域に書
き込まれているテスト実行手順を読み出し、該読み出
した読み出し実行手順とテストパラメータを用い
て、上記テストデータの読み出し,比較を行うように構
成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムにおける共有記憶装置を複数のデータ処理装置で試
験する方法に関する。
【0002】従来から、計算機システムの処理能力の向
上させる為に、所謂、複数個のデータ処理装置を、共有
記憶装置で使用する、粗結合のマルチプロセッサシステ
ムの導入が図られている。
【0003】該マルチプロセッサシステムにおいて、複
数個のデータ処理装置が共有している記憶装置を試験す
る場合、1つのデータ処理装置で、該共有記憶装置のテ
スト領域にデータを書き込み、別のデータ処理装置が、
該書き込まれたデータを読み出し、期待値と比較して、
該共有記憶装置の正常性を試験していた。
【0004】このとき、該書き込み命令,データを相手
のデータ処理装置に通知する必要があるが、従来の各デ
ータ処理装置の処理能力には限界があることから、相手
のデータ処理装置への通信量を削減する必要があり、該
書き込み命令,データ等を、所定の手順による符号化
(エンコード)手段で圧縮して通知し、相手のデータ処
理装置では、該符号化された情報を復合化(デコード)
して、読み出し命令,期待値を生成して試験していた
為、データ処理装置間で、該エンコード,デコードの手
順が必要となり、例えば、試験内容を変える等して、該
符号化(エンコード)論理が変わったりすると、その儘
では、符号化(エンコード)できなくなる問題があり、
かかる試験内容の変化にも柔軟に対処することができる
試験方法が必要とされる。 一方、最近のように、該マ
ルチプロセッサシステムを構成している各データ処理装
置の処理能力が向上してくると、相手のデータ処理装置
に通知する際の通信量も削減する必要もなくなることか
ら、効果的な共有記憶装置の試験方法が期待される。
【0005】
【従来の技術】図3は、従来の共有記憶装置の試験方法
の概念を示した図であり、図4は、従来の共有記憶装置
の試験方法の例を示した図である。
【0006】従来の共有記憶装置の試験方法の概念を図
3によって説明する。前述のように、マルチプロセッサ
システムにおいて、複数個のデータ処理装置が共有して
いる記憶装置を試験する場合、1つのデータ処理装置
で、該共有記憶装置のテスト領域にデータを書き込み、
別のデータ処理装置が、該書き込まれたデータを読み出
し、期待値と比較して、該共有記憶装置の正常性を試験
していた。
【0007】このとき、該書き込み命令,データを相手
のデータ処理装置に通知する必要があるが、従来の各デ
ータ処理装置の処理能力には限界があることから、相手
のデータ処理装置への通信量を削減する必要があり、本
図に示したように、該書き込み命令(書き込み命令A
1,A2,〜),データ(例えば、テスト領域のテスト
開始アドレス,テストデータの長さ、データパターン
等) を、図示されていない乱数発生器から生成される乱
数を用いて生成した後、所定の手順による符号化(エン
コード)手段で圧縮して、相手のデータ処理装置に通知
し、相手のデータ処理装置では、該符号化された情報を
復号化(デコード)して、読み出し命令(リード命令A
1,A2,〜),期待値を生成して、該読み出し命令を
実行し、該読み出したデータと期待値とを比較して試験
していた為、データ処理装置間で、該エンコード,デコ
ードの手順が必要であった。
【0008】上記の従来の試験方法を、図4によって、
具体的に説明すると、先ず、データ処理装置A 1におい
て、書き込み試験プログラムを実行する。例えば、図3
に示した試験の項目1を選択し、該試験項目を構成して
いる書き込み命令列(書き込み命令A1,A2,〜)を
順次実行aする。
【0009】この時、前述のように、該書き込み試験プ
ログラム等において、予め、図示されていない乱数発生
器が発生する乱数に基づいて、共有記憶装置 3のテスト
領域30 のテスト開始アドレス, 書き込みデータ長, 書
き込みデータパターン等を生成して、該データ処理装置
1の図示されていない主記憶装置内の書き込み試験項目
群の領域 10 内の、該書き込み試験の項目1,2,〜に
対応する領域に格納しておく。
【0010】該書き込み命令の実行が完了すると、該試
験の項目1の試験内容(書き込み命令,テストデータ等
のパラメータ)を、所定の符号化論理(例えば、簡単に
は、データ処理装置A 1と、データ処理装置B 2間で定
めた規定により、「項目1」なる符号のみで表す方法が
ある)に基づいて符号化(エンコード)し、該エンコー
ドされたインタフースデータを、共有記憶装置 3内の所
定のインタフース領域31 に書き込みb、書き込み完了
通知cを、該共有記憶装置 3内の所定の同期領域 32 に
書き込み、相手のデータ処理装置B 2の読出し・比較完
了を待つ(i)。 データ処理装置B 2においては、上
記テスト対象の共有記憶装置 3の所定の同期領域 32 を
常時監視しており、データ処理装置A 1の書き込み完了
の通知cを待っている。
【0011】上記のデータ処理装置A 1での書き込み完
了通知cが、該共有記憶装置 3内の所定の同期領域 32
に書き込まれたことを認識dすると、該共有記憶装置 3
内の所定のインタフース領域 31 から、上記インタフー
スデータを読み出しe、予め、定められた規約に基づい
て、該インタフースデータをデコード(例えば、簡単に
は、上記「項目1」なる符号をデコードして、当該デー
タ処理装置B 2内の、図示されていない主記憶装置内の
所定の領域 20 に格納されている読み出し・比較試験項
目群から「項目1」を選択し、試験内容(例えば、読み
出し命令と、期待値等のパラメータ)を認識し、該テス
ト対象の共有記憶装置 3のテスト領域 30 からテストデ
ータを読み出し、上記期待値と比較する試験を実行fす
る。 該「項目1」についての読み出し・比較試験が終
了すると、該共有記憶装置 3の上記同期領域 32 に、該
読み出し・比較試験の終了通知gを書き込み、相手のデ
ータ処理装置 1の次の書き込み完了を待つ。
【0012】従来は、上記のようにして、データ処理装
置A 1と、データ処理装置B 2との間で同期をとりなが
ら、書き込み試験と, 読み出し・比較試験とを繰り返す
ことにより、該共有記憶装置 3の試験を行っていた。
【0013】
【発明が解決しようとする課題】このように、従来の共
有記憶装置に対する試験は、書き込み処理試験プログラ
ムと、読み出し処理試験プログラムとを、それぞれのデ
ータ処理装置A 1,B 2が実行し、該2つの試験プログ
ラム間の制御を、テスト対象の共有記憶装置 3上に設け
られているインタフース領域 31 を介して行っていたの
で、該試験プログラムは、試験項目毎に、上記書き込み
処理試験プログラムにおいては、試験内容を、所定の規
約に基づいて符号化 (エンコード) する操作が必要であ
り、読み出し処理試験プログラムにおいては、該共有記
憶装置 3のインタフース領域 31 に書き込まれた符号化
されているインタフースデータを復号化 (デコード) す
る操作が必要であった。
【0014】更に、該試験項目毎に、エンコードデータ
とデコードデータが対になっていることが必要であるの
で、各試験項目の内容、例えば、命令の追加, テストデ
ータの変更を、試験の途中で、上記乱数を用いて、動的
に変更することが困難 (例えば、上記簡単な、「項目
1」といった符号化では対処することができない)であ
り、最近のデータ処理システムの機能仕様の多用化に対
応した、複雑な命令の組み合わせ,テストデータの組み
合わせといったテストを行うことが困難であるという問
題を生じていた。
【0015】本発明は上記従来の欠点に鑑み、マルチプ
ロセッサシステムにおける共有記憶装置を複数のデータ
処理装置で試験するのに、試験項目の拡張に対して、柔
軟に対処することができる試験方法を提供することを目
的とするものである。
【0016】
【課題を解決するため手段】図1は、本発明の原理説明
図である。上記の問題点は下記の如くに構成したマルチ
プロセッサシステムにおける共有記憶装置の試験方法に
よって解決される。
【0017】複数のデータ処理装置 1,2によって参照可
能な共有記憶装置 3に対して、書き込み操作を行うデー
タ処理装置 1と、読み出し, データの比較操作を行うデ
ータ処理装置 2が異なる試験方法であって、テストプロ
グラム中に、テスト実行手順を、書き込み実行手順
と,読み出し実行手順と、テストパラメータ (例え
ば、テスト開始アドレス, テストデータ長, データパタ
ーン等) とで構成しておき、1つのデータ処理装置 1
が、上記テスト実行手順の書き込み実行手順とテス
トパラメータ) を用いて、該テスト対象の共有記憶装
置 3に、テストデータを書き込む処理を行った後、該テ
スト実行手順を、該テスト対象記憶装置 3の所定の領
域 33 に書き込み、該読み出し, データの比較操作を行
う他のデータ処理装置 2が、上記テスト対象記憶装置 3
の所定の領域 33 に書き込まれているテスト実行手順
を読み出し、該読み出した読み出し実行手順とテスト
パラメータを用いて、上記1つのデータ処理装置 1で
書き込まれたテストデータを読み出し,期待値データと
の比較を行うように構成する。
【0018】
【作用】即ち、本発明にマルチプロセッサシステムの共
有記憶装置の試験方法においては、テスト実行手順
を、書き込み実行手順(書き込み命令列)と、該書き
込み命令を実行するときに必要なテストパラメータ(例
えば、テスト開始アドレス, テストデータ長, データパ
ターン等) と、読み出し実行手順(読み出し命令列)
とで構成しておき、1つのデータ処理装置Aが、該共
有記憶装置のテスト領域に対して、上記書き込み実行手
順と、テストパラメータとを用いて書き込み試験を
行った後、該テスト実行手順(書き込み実行手順と、
テストパラメータと、読み出し実行手順とから構成
されている)を、従来のように符号化することなく、
その儘、該共有記憶装置の所定のプログラム領域 33 に
書き込んで、該書き込み試験の完了通知を、該共有記憶
装置の所定の同期領域 32 に通知することで、該書き込
み試験の完了通知を待っている相手のデータ処理装置B
が、該共有記憶装置のプログラム領域 33 に書き込まれ
ている上記テスト実行手順を読み出し、従来方法のよ
うにデコードすることなく、該テスト実行手順の中
の、読み出し実行手順と、テストパラメータとか
ら、読み出し試験を実行することで、該データ処理装置
Aが実行した書き込み試験に対応した読み出し試験と、
該読み出したデータと期待値との比較試験を行うように
したものである。
【0019】従って、本発明の試験方法では、該読み出
し・比較処理手順を示すテスト実行手順を、該テスト
対象の記憶装置から読み出すので、書き込み試験を行う
データ処理装置で、テスト項目を動的に選択,或いは、
該試験項目の内容を動的に生成するだけで、読み出し・
比較処理を実行するデータ処理装置Bでの試験項目の選
択も、同時に行うことができる。
【0020】又、各データ処理装置A,Bにおいて、テ
スト実行手順の符号化,復号化を行うことがないの
で、書き込み試験と読み出し試験との間での試験仕様の
整合を行う必要がなく、試験プログラムの実行途中で、
動的に試験内容を変更しても、該変更された内容が、そ
の儘、該試験対象の共有記憶装置内のプログラム領域を
介して、相手のデータ処理装置に通知されるので、試験
項目の拡張に対して、柔軟に対処することができる効果
がある。
【0021】
【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図1は、本発明の原理説明図であり、図2
が、本発明の一実施例を模式的に示した図である。
【0022】本発明においては、マルチプロセッサシス
テムの共有記憶装置 3の試験方法においては、テスト実
行手順を、書き込み実行手順(書き込み命令列)
と、該書き込み命令を実行するときに必要なテストパラ
メータ(例えば、テスト開始アドレス, テストデータ
長, データパターン等) と、読み出し実行手順(読み
出し命令列)とで構成しておき、1つのデータ処理装
置A 1が、該共有記憶装置3のテスト領域 30 に対し
て、上記書き込み実行手順と、テストパラメータと
を用いて書き込み試験を行った後、該テスト実行手順
(書き込み実行手順と、テストパラメータと、読み
出し実行手順とから構成されている)を、その儘、
該共有記憶装置 3の所定のプログラム領域 33 に書き込
んで、該書き込み試験の完了通知cを、該共有記憶装置
3の所定の同期領域 32 に通知することで、該書き込み
試験の完了通知cを認識dした相手のデータ処理装置B
2が、該共有記憶装置のプログラム領域 33 に書き込ま
れている上記テスト実行手順を読み出し、該テスト実
行手順の中の、読み出し実行手順と、テストパラメ
ータとから、読み出し試験を実行する手段が、本発明
を実施するのに必要な手段である。尚、全図を通して同
じ符号は同じ対象物を示している。
【0023】以下、図1を参照しながら、図2によっ
て、本発明のマルチプロセッサシステムにおける共有記
憶装置の試験方法を説明する。本実施例においては、デ
ータ処理装置A 1と、データ処理装置B 2で実行する試
験プログラムを1本化しておき、例えば、実行スイッチ
を書き込み,読み出しに切り替えることで、各データ処
理装置A 1では書き込み処理試験を実行し、データ処理
装置B 2では、読み出し・比較処理試験を実行するよう
にした例で説明するが、この方法に限定されるものでは
なく、各データ処理装置A 1と、データ処理装置B 2で
実行する試験プログラムを、予め、決めておいても、本
発明の主旨も妨げる要因になることない。
【0024】又、本発明においては、前述したように、
テスト実行手順を、書き込み実行手順(書き込み命令
列)と、該書き込み命令を実行するときに必要なテス
トパラメータ(例えば、テスト開始アドレス, テストデ
ータ長, データパターン等)と、読み出し実行手順
(読み出し命令列)とで構成する。
【0025】先ず、データ処理装置A 1において、書き
込み試験プログラムを実行する。例えば、図2に示した
試験の項目1を選択し、該試験項目が指示している実行
スイッチ=書込に基づいて、該試験項目を構成している
テスト実行手順の内の書き込み命令列(書き込み命令
A1,A2,〜)をテストパラメータを用いて順次
実行aする。
【0026】この時、図3,4の従来方法でも説明した
ように、該書き込み試験プログラム等において、予め、
図示されていない乱数発生器が発生する乱数に基づい
て、共有記憶装置 3のテスト領域 30 のテスト開始アド
レス, 書き込みデータ長, 書き込みデータパターン等を
生成して、該データ処理装置 1の図示されていない主記
憶装置内の書き込み試験項目群 11 内の、該試験の項目
1に対応する領域に、上記テスト実行手順(図1参
照)として格納しておく。
【0027】該データ処理装置A 1において、該書き込
み実行手順と、テストパラメータとに基づいて、該
書き込み試験の実行を完了すると、該試験項目群 11 内
の、上記実行スイッチを「読み出し」に変更して、該試
験の項目1の内容、即ち、上記試験の項目1に対応する
テスト実行手順を、共有記憶装置 3内の所定のプログ
ラム領域 33 に書き込みk、書き込み完了通知cを、該
共有記憶装置 3内の所定の同期領域 32 に書き込み、相
手のデータ処理装置B 2の読出し・比較完了を待つ
(i)。
【0028】データ処理装置B 2においては、上記テス
ト対象の共有記憶装置 3の所定の同期領域 32 を常時監
視しており、データ処理装置A 1の書き込み完了cの通
知を待っている。
【0029】上記のデータ処理装置A 1での書き込み完
了通知cが、該共有記憶装置 3内の所定の同期領域 32
に書き込まれたことを認識dすると、該共有記憶装置 3
内の、本発明の上記プログラム領域 33 から、上記テス
ト実行手順を読み出しm、その中の、上記実行スイッ
チが読み出しであることを認識すると、読み出し実行手
順と、テストパラメータとに基づいて、試験内容
(例えば、読み出し命令列と、期待値等のパラメータ)
を認識し、該テスト対象の共有記憶装置 3のテスト領域
30 からテストデータを読み出し、上記テストパラメー
タから生成した期待値(該テストパラメータのテス
トパターンを、その儘、利用してもよい)と比較する試
験を実行fする。
【0030】該「項目1」についての読み出し・比較試
験が終了すると、該共有記憶装置 3の上記同期領域 32
に、該読み出し・比較試験の終了通知gを書き込み、相
手のデータ処理装置A 1の次の書き込み完了cを待つ。
【0031】以上の操作を、それぞれのデータ処理装置
A 1, B 2で繰り返すことにより、試験の項目2,3〜
を順次実行することができる。上記の説明から明らかな
ように、本発明による試験方法では、データ処理装置A
1で実行したテスト実行手順を、符号化することな
く、その儘、テスト対象の共有記憶装置 3のプログラム
領域 33 に書き込み、相手のデータ処理装置B 2では、
該プログラム領域 33 に書き込まれているテスト実行手
順をエンコードすることなく、その儘、実行すること
ができるので、該データ処理装置A 1でのテスト内容の
動的な変更に対しても、何らの操作をする必要がなく、
その儘、実行することで事足り、試験項目の拡張に対し
て、柔軟に対処することができるようになる。
【0032】
【発明の効果】以上、詳細に説明したように、本発明
の、マルチプロセッサシステムにおける共有記憶装置の
試験方法は、テスト実行手順を、書き込み実行手順
(書き込み命令列)と、該書き込み命令を実行すると
きに必要なテストパラメータ(例えば、テスト開始アド
レス, テストデータ長, データパターン等) と、読み
出し実行手順(読み出し命令列)とで構成しておき、
1つのデータ処理装置Aが、該共有記憶装置のテスト領
域に対して、上記書き込み実行手順と、テストパラメ
ータとを用いて書き込み試験を行った後、該テスト実
行手順を、その儘、該共有記憶装置の所定のプログラ
ム領域に書き込んで、該書き込み試験の完了通知を、該
共有記憶装置の所定の同期領域に通知することで、該書
き込み試験の完了通知を待っている相手のデータ処理装
置Bが、該共有記憶装置のプログラム領域 33 に書き込
まれている上記テスト実行手順を読み出し、該テスト
実行手順の中の、読み出し実行手順と、テストパラ
メータとから、読み出し試験を実行することで、該デ
ータ処理装置Aが実行した書き込み試験に対応した読み
出し試験と、該読み出したデータと期待値との比較試験
を行うようにしたものであるので、書き込み試験を行っ
たデータ処理装置で、テスト項目の動的選択,或いは、
該テスト項目の内容を動的に生成するだけで、読み出し
・比較処理を実行するデータ処理装置での試験項目の選
択も、同時に行うことができる。又、各データ処理装置
において、テスト実行手順の符号化,復号化を行うこと
がないので、書き込み試験と読み出し試験との間での試
験仕様の整合を行う必要がなく、試験プログラムの実行
途中で、動的に試験内容を変更しても、該変更された内
容が、その儘、該試験対象の共有記憶装置内のプログラ
ム領域を介して、相手のデータ処理装置に通知されるの
で、試験項目の拡張に対して、柔軟に対処することがで
きる効果がある。
【図面の簡単な説明】
【図1】本発明の原理説明図
【図2】本発明の一実施例を模式的に示した図
【図3】従来の共有記憶装置の試験方法の概念を示した
【図4】従来の共有記憶装置の試験方法の例を示した図
【符号の説明】
1 データ処理装置A 2 データ処理
装置B 10 書き込み試験項目群 20 読み出し・
比較試験項目群 11 試験項目群 3 テスト対象の共有記憶装置 30 テスト領域 31 インタフェース領域 32 同期領域 33 プログラム領域 テスト実行手順 書き込み実
行手順 読み出し実行手順 テストパラ
メータ a 書き込み試験の実行 b インタフェ
ースデータの書き込み c 書き込み完了通知 d 書き込み完
了の認識 e インタフェースデータの読み出し f 読み出し・比較試験の実行 g 読み出し・比較の終了通知 k テスト実行
手順の書き込み m テスト実行手順の読み出し

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数のデータ処理装置(1,2) によって参照
    可能な共有記憶装置(3) に対して、書き込み操作を行う
    データ処理装置(1) と、読み出し, データの比較操作を
    行うデータ処理装置(2) が異なる試験方法であって、 テストプログラム中に、テスト実行手順 () を、書き
    込み実行手順 () と,読み出し実行手順 () と、テ
    ストパラメータ () とで構成しておき、 1つのデータ処理装置(1) が、上記テスト実行手順
    () の書き込み実行手順() とテストパラメータ
    () を用いて、該テスト対象の共有記憶装置(3) に、
    テストデータを書き込む処理を行った後、該テスト実行
    手順 () を、該テスト対象記憶装置(3) の所定の領域
    (33)に書き込み、 該読み出し, データの比較操作を行う他のデータ処理装
    置(2) が、上記テスト対象記憶装置(3) の所定の領域(3
    3)に書き込まれているテスト実行手順 () を読み出
    し、該読み出した読み出し実行手順 () とテストパラ
    メータ () を用いて、上記1つのデータ処理装置(1)
    で書き込まれたテストデータを読み出し,期待値データ
    との比較を行うことを特徴とするマルチプロセッサシス
    テムにおける共有記憶装置の試験方法。
JP4223092A 1992-08-24 1992-08-24 マルチプロセッサシステムにおける共有記憶装置の試験方法 Withdrawn JPH0667990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4223092A JPH0667990A (ja) 1992-08-24 1992-08-24 マルチプロセッサシステムにおける共有記憶装置の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4223092A JPH0667990A (ja) 1992-08-24 1992-08-24 マルチプロセッサシステムにおける共有記憶装置の試験方法

Publications (1)

Publication Number Publication Date
JPH0667990A true JPH0667990A (ja) 1994-03-11

Family

ID=16792711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4223092A Withdrawn JPH0667990A (ja) 1992-08-24 1992-08-24 マルチプロセッサシステムにおける共有記憶装置の試験方法

Country Status (1)

Country Link
JP (1) JPH0667990A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817998A1 (en) * 1995-03-31 1998-01-14 Intel Corporation Memory testing in a multiple processor computer system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817998A1 (en) * 1995-03-31 1998-01-14 Intel Corporation Memory testing in a multiple processor computer system
EP0817998A4 (en) * 1995-03-31 1998-09-23 Intel Corp TESTING THE MEMORY IN A MULTI-PROCESSOR COMPUTER SYSTEM

Similar Documents

Publication Publication Date Title
EP0241946A2 (en) Information processing system
JP4563829B2 (ja) ダイレクトメモリアクセス制御方法、ダイレクトメモリアクセス制御装置、情報処理システム、プログラム
JP2513417B2 (ja) 情報処理装置
JPS61182160A (ja) デ−タ処理装置
JPH0667990A (ja) マルチプロセッサシステムにおける共有記憶装置の試験方法
US7783691B2 (en) Sharing of a logic operator having a work register
KR970066863A (ko) 정보처리장치와 방법 및 스케줄링 디바이스
JPS5894041A (ja) 高級言語のデバツク支援装置
KR100200487B1 (ko) 파이프라인 구조를 가진 중앙처리장치 및 점프/호출 실행방법
JPS60142744A (ja) 多重言語処理システム
JP2524620B2 (ja) 入出力制御方法
JPS6218933B2 (ja)
JPS63216136A (ja) 多重言語処理方式
JP2000222243A (ja) デバッグ装置及びデバッグ方法
JPH0850166A (ja) 半導体検査装置
JPH0675789A (ja) 情報処理装置
JPH04256058A (ja) 情報処理装置
JPH04309152A (ja) 情報処理システム
JPS6312035A (ja) 情報処理装置
JPS63228332A (ja) 命令実行制御方式
JPH03127204A (ja) プログラマブルコントローラと入出力装置の間の通信方法
JP2001134448A (ja) 情報処理装置及び割込み処理方法
JPH03282625A (ja) データ処理装置
JPH06301632A (ja) Dma制御装置および制御方法
JPH03164945A (ja) データ処理装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102