JPS6312035A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6312035A JPS6312035A JP61156463A JP15646386A JPS6312035A JP S6312035 A JPS6312035 A JP S6312035A JP 61156463 A JP61156463 A JP 61156463A JP 15646386 A JP15646386 A JP 15646386A JP S6312035 A JPS6312035 A JP S6312035A
- Authority
- JP
- Japan
- Prior art keywords
- test
- special data
- information processing
- input
- test special
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 66
- 230000010365 information processing Effects 0.000 claims description 37
- 238000013500 data storage Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に入出力制御装置が有
する標準的なハードウェアインタフェースに接続され、
前記入出力制御装置により制御される情報処理装置に関
する。
する標準的なハードウェアインタフェースに接続され、
前記入出力制御装置により制御される情報処理装置に関
する。
従来、この種の情報処理装置の試験は、論理的にあらか
じめ定められ、被試験情報処理装置に対応する試験用特
殊データがプログラミングされた試験用ソフトウェアに
より行なわれていた。
じめ定められ、被試験情報処理装置に対応する試験用特
殊データがプログラミングされた試験用ソフトウェアに
より行なわれていた。
上述した従来の試験方式は、情報処理装置が新規に開発
されハードウェアが変更になるたび試験用ソフトウェア
を改造あるいは新規に開発しなければならないという欠
点がある。
されハードウェアが変更になるたび試験用ソフトウェア
を改造あるいは新規に開発しなければならないという欠
点がある。
入出力制御装置が有する標準的なハードウェアインタフ
ェースに接続され入出力制御装置により制御される情報
処理装置は多種多様であり、今後増加する傾向にある。
ェースに接続され入出力制御装置により制御される情報
処理装置は多種多様であり、今後増加する傾向にある。
本発明の情報処理装置は、情報処理装置を試験するため
の試験用特殊データを格納する試験用特殊データ格納エ
リアと、前記試験用特殊データ格納エリアに格納されて
いる前記試験用特殊データを主記憶装置へ転送すること
を指示する入出力命令を解読する試験用特殊データ読出
命令解読手段と、前記試験用特殊データ格納エリアに格
納されている前記試験用特殊データを主記憶装置へ転送
するデータ転送手段と、前記試験用特殊データ読出命令
解読手段により前記入出力命令が解読されると、前記デ
ータ転送手段へ前記試験用特殊データを前記主記七ヲ装
置へ転送することを指示する手段とを有する。
の試験用特殊データを格納する試験用特殊データ格納エ
リアと、前記試験用特殊データ格納エリアに格納されて
いる前記試験用特殊データを主記憶装置へ転送すること
を指示する入出力命令を解読する試験用特殊データ読出
命令解読手段と、前記試験用特殊データ格納エリアに格
納されている前記試験用特殊データを主記憶装置へ転送
するデータ転送手段と、前記試験用特殊データ読出命令
解読手段により前記入出力命令が解読されると、前記デ
ータ転送手段へ前記試験用特殊データを前記主記七ヲ装
置へ転送することを指示する手段とを有する。
したがって、情報処理装置が新規に開発されハードウェ
アが変更になっても情報処理装置内に前記情報処理装置
に対応する最適の試験用特殊データを格納し、標準的な
試験用ソフトウェアを一つ開発するだけで多種の情報処
理装置の試験が可能にな′す、そのつど試験用ソフトウ
ェアを開発あるいは改造する必要がなくなる。
アが変更になっても情報処理装置内に前記情報処理装置
に対応する最適の試験用特殊データを格納し、標準的な
試験用ソフトウェアを一つ開発するだけで多種の情報処
理装置の試験が可能にな′す、そのつど試験用ソフトウ
ェアを開発あるいは改造する必要がなくなる。
次に、本発明の実施例について図面を参照して説明する
。
。
第２図は情報処理システムの一般的なブロック図である
。。
。。
この情報処理システムは、中央処理装置ｌＯと、主記憶
装置２０と、入出力制御装置３ｏと、情報処理装置４０
と、中央処理装置ｌＯと主記憶袋Ｍ２０を接続する信号
線群１１と、中央処理袋２ｔＩＯと入出力制御装置３０
を接続する信号線群１２と、主記憶装置２ｏと入出力制
御装置３０を接続する信号線群２１と、入出力制御装置
３０と情報処理装Ｍ４０を接続する信号線群からなる標
準的なハードウェアインタフェース３１とで構成されて
いる。
装置２０と、入出力制御装置３ｏと、情報処理装置４０
と、中央処理装置ｌＯと主記憶袋Ｍ２０を接続する信号
線群１１と、中央処理袋２ｔＩＯと入出力制御装置３０
を接続する信号線群１２と、主記憶装置２ｏと入出力制
御装置３０を接続する信号線群２１と、入出力制御装置
３０と情報処理装Ｍ４０を接続する信号線群からなる標
準的なハードウェアインタフェース３１とで構成されて
いる。
第１図は第２図中の情報処理装置４ｏの一部分を示すブ
ロック図である。情報処理装置４０は、情報処理装置４
０を試験するための試験用特殊データを格納する試験用
特殊データ格納エリア４００と、試験用特殊データ格納
エリア４００に格納されている試験用特殊データを主記
憶装置２０へ転送することを指示する入出力命令を解読
する試験用特殊データ読出命令解読手段１００と、試験
用特殊データ格納エリア４００に格納されている試験用
特殊データを主記憶装置２０へ転送するデータ転送手段
２００と、試験用特殊データ読出命令解読手段１００に
より前記入出力命令が解読されると、データ転送手段２
００へ試験用特殊データを主記憶装置２０へ転送するこ
とを指示する処理手段３００とを有する。
ロック図である。情報処理装置４０は、情報処理装置４
０を試験するための試験用特殊データを格納する試験用
特殊データ格納エリア４００と、試験用特殊データ格納
エリア４００に格納されている試験用特殊データを主記
憶装置２０へ転送することを指示する入出力命令を解読
する試験用特殊データ読出命令解読手段１００と、試験
用特殊データ格納エリア４００に格納されている試験用
特殊データを主記憶装置２０へ転送するデータ転送手段
２００と、試験用特殊データ読出命令解読手段１００に
より前記入出力命令が解読されると、データ転送手段２
００へ試験用特殊データを主記憶装置２０へ転送するこ
とを指示する処理手段３００とを有する。
−例として中央処理装置１０と主記憶装置２０で動作し
ている処理プログラムが、入出力制御装置３０の有する
信号線群からなる標準的なハードウェアインタフェース
３１に接続され入出力制御装置３０により制御される情
報処理装置４０に格納されている試験用特殊データを引
き取るまでの処理を第１図、第２図を用いて詳細に説明
する。
ている処理プログラムが、入出力制御装置３０の有する
信号線群からなる標準的なハードウェアインタフェース
３１に接続され入出力制御装置３０により制御される情
報処理装置４０に格納されている試験用特殊データを引
き取るまでの処理を第１図、第２図を用いて詳細に説明
する。
中央処理袋２１１０と主記憶装置２０で動作している処
理プログラムから情報処理装置４０に対して試験用特殊
データ格納エリア４００に格納されている試験用特殊デ
ータを主記憶装置２０へ転送することを指示する入出力
命令（以下、試験用特殊データ読出命令と略す）を実行
する。この試験用特殊データ読出命令は入出力制御装置
３０を介しさらに制御線１０００とデータ伝送ライン２
０００を介して試験用特殊データ読出命令解読手段１０
０に転送される。試験用特殊データ読出命令解読手段１
００は、−転送された命令力（試験用特殊データ読出命
令であることを解読し、制御線１０１を介して試験用特
殊データ読出命令を受信したことを処理手段３００に通
知する。通知を受けた処理手段３００は、制御線３０１
を介して試験用特殊データ格納エリア４００に格納さ
れている試験用特殊データを主記憶装置２０に転送する
ことをデータ転送手段２００に通知する。データ転送手
段２００は、指示に従いデータ伝送ライン４０１ と３
０００を介しさらに入出力制御装置３０を介して試験用
特殊データ格納エリア４００に格納されている試験用特
殊データを主記憶袋＠２０に転送する。
理プログラムから情報処理装置４０に対して試験用特殊
データ格納エリア４００に格納されている試験用特殊デ
ータを主記憶装置２０へ転送することを指示する入出力
命令（以下、試験用特殊データ読出命令と略す）を実行
する。この試験用特殊データ読出命令は入出力制御装置
３０を介しさらに制御線１０００とデータ伝送ライン２
０００を介して試験用特殊データ読出命令解読手段１０
０に転送される。試験用特殊データ読出命令解読手段１
００は、−転送された命令力（試験用特殊データ読出命
令であることを解読し、制御線１０１を介して試験用特
殊データ読出命令を受信したことを処理手段３００に通
知する。通知を受けた処理手段３００は、制御線３０１
を介して試験用特殊データ格納エリア４００に格納さ
れている試験用特殊データを主記憶装置２０に転送する
ことをデータ転送手段２００に通知する。データ転送手
段２００は、指示に従いデータ伝送ライン４０１ と３
０００を介しさらに入出力制御装置３０を介して試験用
特殊データ格納エリア４００に格納されている試験用特
殊データを主記憶袋＠２０に転送する。
この後の試験用特殊データを使用した入出力命令による
試験方法は一般的に実施されている方法と同じなので説
明は省略する。
試験方法は一般的に実施されている方法と同じなので説
明は省略する。
以上説明したように本発明は、入出力制御装置が有する
標準的なハードウェアインタフェースに接続され入出力
制御装置により制御される情報処理装置の試験を、情報
処理装置内に前記情報処理装置に対応する最適の試験用
特殊データを格納しソフトウェアにより読取り、読取っ
た試験用特殊データを前記情報処理装置の試験用データ
として使用し試験を行なうことにより、特に情報処理装
置が新規に開発されハードウェアが変更になっても情報
処理装置内に前記情報処理装置に対応する最適の試験用
特殊データを格納し、標準的な試験用ソフトウェアを一
つ開発するだけで多種の情報処理装置の試験が可能にな
り、そのつど試験用ソフトウェアを開発あるいは改造す
る必要がなくなるという効果がある。
標準的なハードウェアインタフェースに接続され入出力
制御装置により制御される情報処理装置の試験を、情報
処理装置内に前記情報処理装置に対応する最適の試験用
特殊データを格納しソフトウェアにより読取り、読取っ
た試験用特殊データを前記情報処理装置の試験用データ
として使用し試験を行なうことにより、特に情報処理装
置が新規に開発されハードウェアが変更になっても情報
処理装置内に前記情報処理装置に対応する最適の試験用
特殊データを格納し、標準的な試験用ソフトウェアを一
つ開発するだけで多種の情報処理装置の試験が可能にな
り、そのつど試験用ソフトウェアを開発あるいは改造す
る必要がなくなるという効果がある。
第１図は第２図の情報処理袋Ｍ４０の一部分を示すブロ
ック図、第２図は情報処理システムのブロック図である
。 １０・・・・・・・・・中央処理装置、２０・・・・・
・・・・主記憶装置、３０・・・・・・・・・入出力制
御装置、４０・・・・・・・・・情報処理装置、１１．
１２．２１・・・・・・・・・信号線群、３１・・・・
・・・・・信号線群からなる標準的なハードウェアイン
タフェース、 １００・・・・・・試験用特殊データ読出命令解読手段
、２００・・・・・・データ転送手段、 ３００・・・・・・処理手段、 ４００・・・・・・試験用特殊データ格納エリア、１０
００．１０１．３０１・・・・・・・・・制御線、２０
００．３０００．４０１・・・・・・データ伝送ライン
。 １ ・、ぐ１
ック図、第２図は情報処理システムのブロック図である
。 １０・・・・・・・・・中央処理装置、２０・・・・・
・・・・主記憶装置、３０・・・・・・・・・入出力制
御装置、４０・・・・・・・・・情報処理装置、１１．
１２．２１・・・・・・・・・信号線群、３１・・・・
・・・・・信号線群からなる標準的なハードウェアイン
タフェース、 １００・・・・・・試験用特殊データ読出命令解読手段
、２００・・・・・・データ転送手段、 ３００・・・・・・処理手段、 ４００・・・・・・試験用特殊データ格納エリア、１０
００．１０１．３０１・・・・・・・・・制御線、２０
００．３０００．４０１・・・・・・データ伝送ライン
。 １ ・、ぐ１
Claims (1)
- 【特許請求の範囲】 入出力制御装置が有する標準的なハードウェアインタフ
ェースに接続され、前記入出力制御装置により制御され
る情報処理装置において、 前記情報処理装置を試験するための試験用特殊データを
格納する試験用特殊データ格納エリアと、前記試験用特
殊データ格納エリアに格納されている前記試験用特殊デ
ータを主記憶装置へ転送することを指示する入出力命令
を解読する試験用特殊データ読出命令解読手段と、前記
試験用特殊データ格納エリアに格納されている前記試験
用特殊データを主記憶装置へ転送するデータ転送手段と
、前記試験用特殊データ読出命令解読手段により前記入
出力命令が解読されると、前記データ転送手段へ前記試
験用特殊データを前記主記憶装置へ転送することを指示
する処理手段とを有することを特徴とする情報処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156463A JPS6312035A (ja) | 1986-07-02 | 1986-07-02 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156463A JPS6312035A (ja) | 1986-07-02 | 1986-07-02 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6312035A true JPS6312035A (ja) | 1988-01-19 |
Family
ID=15628297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61156463A Pending JPS6312035A (ja) | 1986-07-02 | 1986-07-02 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312035A (ja) |
-
1986
- 1986-07-02 JP JP61156463A patent/JPS6312035A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274765A (en) | Multifunctional coupler for connecting a central processing unit of a computer to one or more peripheral devices | |
| JPH0776932B2 (ja) | デ−タ伝送方式 | |
| JPS6312035A (ja) | 情報処理装置 | |
| US4562534A (en) | Data processing system having a control device for controlling an intermediate memory during a bulk data transport between a source device and a destination device | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH06202894A (ja) | 共有メモリ制御回路 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPS6162961A (ja) | 入出力機器 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH0425581B2 (ja) | ||
| JPH01107295A (ja) | メモリ制御装置 | |
| JPH02136949A (ja) | 入出力制御装置 | |
| JPS6260033A (ja) | マイクロプロセツサ制御方式 | |
| JPS617954A (ja) | 主メモリの読み出し方式 | |
| JPS62221030A (ja) | マイクロプログラム制御方式 | |
| JPS6223894B2 (ja) | ||
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS62180443A (ja) | 計算機システムの初期設定方式 | |
| JPS63147237A (ja) | 入出力制御装置 | |
| JPS58217035A (ja) | 計算機システムの入出力制御方式 | |
| JPH0239812B2 (ja) | ||
| JPH01147758A (ja) | チャネル装置 | |
| JPS6325732A (ja) | マイクロプログラム制御装置 | |
| JPS6160163A (ja) | デ−タ転送方式 | |
| JPH08161253A (ja) | Ｄｍａ制御方法およびｄｍａ制御装置 |