JPS61271503A - プログラマブル・コントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） この発明は、配線チェック機能を備えた新規なプログラ
マブル・コン１〜ローラに関する。

（発明の概要） この発明では、各入力端子にリミットスイッチ。

充電スイッチ等の入力機器をそれぞれ配線した後、動作
モードを配線チェックモードに設定し、更に各入力機器
を一定の順番で模擬動作させることにより、−人の作業
員によって配線の正誤をチェックできるようにしたもの
である。

（従来技術とその問題点） 従来、プログラマブル・コントローラの各入力端子に、
該当する入力機器（例えばリミッ１ヘスイッチ、光電ス
イッチなど）が正しく配線されているかどうかをチェッ
クするためには、各入力別器側とプログラマブル・コン
トローラの入力端子側とにそれぞれ作業員を配置し、相
互にトランシーバ等で確認しながら１本１本の配線を順
次導通テストするのが通例であった。

しかしながら、このような配線チェック方法にあっては
、少なくとも二Å以上の作業員を必要とする上、テスタ
ー等により１本１本導通確認を行なうため、時間がかか
り能率が悪い等の問題点を有していた。

（発明の目的） この発明の目的は、この種の配線チェックを一人の作業
員で、しかも能率よく行なうことができる機能を備えた
プログラマブル・コントローラを提供することにある。

（発明の構成と効果） この発明は上記の目的を達成するために、動作モードを
配線チェックモードに設定するためのモード設定手段と
； 各入力端子への信号到来を検出する信号到来検出手段と
； 各入力端子と当該端子への信号到来順番とを互いに関連
付けて記憶する入力順番メモリと：前記メモリからの読
出しを指令する読出し指令手段と： 前記メモリから読み出された情報に基づいて、各入力端
子とその信号到来順番との関係を感覚的に出力する出力
手段とを備え； かつ、前記入力順番メモリは来歴メモリと兼用されるこ
とを特徴とするものである。

このような構成によれば、各入力端子に該当する入力機
器（リミットスイッチ、光電スイッチなど）を配線した
後、プログラマブル・コントローラを配線チェックモー
ドに設定し、更に各入力機器を一定の順番で模擬動作さ
せるという簡単な作業によって、各入力端子に該当する
入力機器が正しく配線されているかどうかを確実かつ迅
速にチェックすることができる。

しかも、このような構成によれば、入力順番メモリを来
歴メモリと兼用させたため、来歴メモリを備えたプログ
ラマブル・コントローラにあっては別途ハードウェア構
成を追加することがなく、配線チェック機能を付加して
も大幅なコストアップを避けることができるという利点
がある。

（実施例の説明） 第１図は本発明に係るプログラマブル・コントローラの
ハードウェア構成を示すブロック図で必る。

この種プログラマブル・コントローラの基本的なハード
ウェア構成は、既に各種の特許公報等により周知である
ため、本発明の要部を除き、他の部分については簡単な
説明にとどめることとする。

同図において、ＣＰＵＩはマイクロプロセッサを主体と
して構成され、システムプログラムメモリ２に記憶され
たシステムプログラムに従って動作し、入力更新、命令
実行、出力更新等の基本動作のほかに、各種のシステム
ナービス処理等を司どるものでおる。

システムプログラムメモリ２はＲＯＭで構成されており
、前述した如く入力更新、命令実行、出力更新に相当す
る基本システムプログラムのほかに、各種のシステムサ
ービスプログラムが格納されている。また、命令実行を
インタプリタ処理により行なう場合には、各ユーザ命令
に対応したインタプリタプログラムも格納されている。

ユーザプログラムメモリ３は、ＦＲＯＭまたはバッテリ
バックアツプＲＡＭ等の不揮発性メモリで構成され、ユ
ーザプログラム（例えばラダー図に相当）を構成する各
命令がそれぞれ記憶されている。

入力インターフェイス４は、システムバスと外部信号と
のバッファとして機能するもので、各入力端子にはリミ
ットスイッチ、光電スイッチ等の接点４２の一端が配線
４］を介してそれぞれ接続されており、接点４２の他端
は図示しない電源等に接続されている。また、周知の如
く接点群４２゜４２・・・は、ａ接点とｂ接点とが混在
しているのが通例でおる。

出力インターフェイス５は、システムバスと外部信号と
のバッファとして機能するもので、各出力端子にはリレ
ーコイル５１がそれぞれ接続されている。

入出力状態メモリ６はＲＡＭで構成され、その内部には
入力インターフエイス４．出力インターフェイス５の各
容量に対応した入出カニリアが設けられるほか、内部補
助リレーエリア、カウンタエリア、タイマエリア等が適
宜設けられている。

ワーキングメモリ７はＲＡＭで構成され、ＣＰＵ１にお
ける途中演算結果等の記憶エリアとして使用されるほか
、特に本発明に関連して後述する来歴メモリ８をアドレ
ス指定するためのメモリアドレスレジスタＭＡＲが設け
られている。

来歴メモリ８は、本発明の要部であって、ＲＡＭにより
構成されており、メモリアドレスレジスタＭＡＲで指定
される各アドレスには、ユーザ命令実行結果の来歴また
は当該アドレスに対応する模擬動作順番の入力ＮＯ１が
記憶可能になされている（第６図参照）。

コンソールパネルインターフェイス９は図示しないコン
ソールパネルと各機器のシステムバスとのバッファ機能
を有するもので、このインターフェイス９にはモード切
替スイッチ９１．配線チェック準備完了を報知するため
のランプ９２．読出し指令スイッチ９３．信号到来順番
と該当する入力ナンバーとを対にして表示可能な表示器
９４が及び来歴読出し指令スイッチ９５接続されている
。

次に、第２図はメモリ２【こ格納されたシステムプログ
ラムの全体を概略的に示すゼネラルフローチャートであ
る。

同図に示す如く、プログラムがスタートするとまず、イ
ニシャル処理によって、各種レジスタ。

カウンタ等の初期リセットが行なわれる（ステップ１０
０）。

次いで、モード切替スイッチ９１の切替位置が実行モー
ド以外の場合には、必要に応じて各種のサービス処理が
行なわれる（ステップ２００＞。

そして、このサービス処理（ステップ２００）の中にお
いて、本発明に係る配線チェック処理が行なわれる。

一方、切替スイッチ２１が実行モードに切替設定される
と（ステップ３００肯定）、各入力端子の状態を入出力
状態メモリ６の入カニリアへ転送する入力更新処理（ス
テップ４００）、入出力状態メモリ６内の各エリアの内
容に基づいてユーザ命令を実行し、その実行結果で入出
力状態メモリ６の出カニリアの内容を榔換えるユーザ命
令実行処理（ステップ５００）　、入出力状態メモリ６
の出カニリアの内容を出力インターフエイ２５へと転送
する出力更新処理（ステップ６００）が順次実行される
わけである。

次に、第３図は各種サービス処理（ステップ２００）の
中で、配線チェック処理だけを取り出して詳細に示すフ
ローチャートであり、以下このフローチャー１〜に従っ
て本発明装置の動作を系統的に説明する。

配線チェック処理を行なう場合、まず作業員は切替スイ
ッチ９］を配線チェック位置に切替設定する。すると、
第３図のフローチャートでは、配線チェックモードと判
定され（ステップ２０］肯定）、ワーキングメモリ７内
のメモリアドレスレジスタＭＡＲはアドレス「１」に初
期設定され（ステップ２０２＞、またその時点において
入力インターフェイスの各入力端子の信号状態は、初期
状態として入出力状態メモリ６の入カニリアへと記憶さ
れる（ステップ２０３）。

ここで、このようにチェック開始時に各入力を入出力状
態メモリに記憶するのは、入力インターフェイス４には
ａ接点とｂ接点とが混在して接続されているため、各入
力の変化時点を検出するためには、ａ接点とｂ接点とで
は反対の状態を初期状態として記憶せねばならないから
である。

以上の初期状態記憶が終了したならば、続いて配線チェ
ック準備完了が報知される（ステップ２０４）。これに
より、ランプ９２が例えば点灯して、配線チェック準備
が完了したことを作業員に報知する。なお、図示しない
がこの際に、ブザーを鳴動させたり、あるいは音声合成
ＬＳＩを介して音声により配線チェック準備完了を報知
してもよいことは勿論でおる。

このようにして、配線チェック準備完了が報知されたな
らば、作業員は入力インターフェイス４に接続された各
入力機器（リミットスイッチ、光電スイッチなど）を順
次模擬動作させる。この際、動作順序は予め作業員等に
より作成された第７図に示す如き配線チェック表に従う
ものとする。

すなわち、第７図の配線チェック表においては、１番目
に入力Ｎ０．１６を、２番目に入力Ｎ０．１７を、３番
目に入力はＮｏ、１９を・・・・・・第ｎ番目に入力Ｎ
０．３１を動作させるように取り決められている。

一方、配線チェック準備完了を報知した後におっては（
ステップ２０４＞　、コントローラ側においてはサーチ
用の入力Ｎｏ、レジスタＩＮＲを初期値から最大値まで
順次高速で歩進させつつ、指定された入力Ｎｏ、に信号
変化の有無を検出する処理が行なわれる（ステップ２０
５，２０６，２０７゜２０８．２０９＞。

この状態において、第７図に示されるように、第１番目
の入力機器が模＆を動作されるとくステップ２０６肯定
）、ＩＮＲ＝１６の状態で指定入力に変化有りと判定さ
れ（ステップ２０６肯定）、続いて入出力状態メモリの
入力Ｎｏ、１６は変化後の現在値に書替えられる（ステ
ップ２１０）。

ここで、指定入力に変化がおるたびに、入出力状態メモ
リの該当入力を現在値で書替えるのは、オン→オフ→オ
ン→オフの如く入力機器が繰り返し変化した場合、各入
力変化を確実に検出可能とするためである。

次いで入出力状態メモリの書替えが終了したならば、当
該入力変化に係る入力Ｎｏ、（この例ではＮｏ、１６＞
か前回変化した入力Ｎｏ、と同一でおるか否かの判定を
行なう。

これは、チェック時作業員の気持ちとして、何回も同一
人力機器をカチャカチャと入切するのが通例でおるため
、このような繰り返し変化に対して、２番目の変化以降
の入力Ｎｏ、を入力順番メモリ８に書込まないためであ
る。

すなわち、このようなオン→オフ→オンのたびに入力Ｎ
ｏ、を富込むと、後述する来歴メモリ８内には同一人力
Ｎｏ、が連続して幾つも書込まれることとなり、メモリ
の利用効率を低下させるからでおる。

このため前回変化した入力Ｎｏ、と同一と判定された場
合（ステップ２］１肖定）、何の処理も行なわずに再び
入力変化検索処理へと復帰する。

これに対して、前回変化した入力Ｎｏ、と一致しないと
判定された場合にはくステップ２１１否定）、その時点
のメモリアドレスレジスタＭＡＲで指定される来歴メモ
リＢ内のアドレスに、第６図に示す如く、入力Ｎｏ、レ
ジスタＩＮＲの内容（この場合ではＮｏ、１６）を書込
み（ステップ２１２）、その後メモリアドレスレジスタ
ＭＡＲを＋１更新させた後（ステップ２１３＞、指定入
力変化有無の検索処理へと復帰する。

以後同様な処理が繰り返される結果第６図に示す如く、
来歴メモリ８内の各アドレスには、模擬動作順番（ＭＡ
Ｒ）に対応した入力Ｎｏ、が順次格納されることとなる
。

次いで、全ての入力機器の模ｊ疑動作が終了したならば
、作業員は読出し指令スイッチ９３を操作する。

すると、第３図のフローチャー１〜において読出し指令
有りと判定され（ステップ２０８肖定）、以後来歴メモ
リ８に記憶された入力Ｎｏ、は１番地。

２番地、・・・・・・ｎ番地と順に２　ｓｅｃ間隔で読
み出され、表示器９４上に信号到来順番と対となって表
示される（ステップ２１４．２１５）。

従って、作業員は第７図に示される配線チＴツク表と表
示器９４に表示される模り２動作順番、入力Ｎｏ、とを
対照することによって、各入力機器との配線正誤を簡単
に確認することができるわけである。

なお、この際図示しないが表示器９４に模擬動作順番と
各入力Ｎｏ、とを表示さ１！ることに代えて、音声合成
ＬＳＩを利用して音声により各順番と入力ＮＯ，とを報
知してもよいことは勿論でおる。

更に、模擬動作順に入力ＮＯ１を表示させることに代え
て、順次入力Ｎｏ、の小さいものから表示させ、これに
模擬動作順番を付７１［１するようにしてもよいことは
勿論でおる。

このように、−人の作業員によってこの種配線チェック
を能率よく行なうことができ、また配線チェックに際し
て何等専用の計測器等を必要とせず、誰にでも簡単に行
なうことができるなどの利点がおる。

次に第４図を参照しながら、命令実行処理と同時に行な
われる来歴作成処理を説明するとともに、第５図を参照
しながら来歴読出し処理についても簡単に説明すること
とする。

なあ、この種の来歴作成、来歴読出し処理については既
に公知であるため、説明は簡単にとどめるものとする。

第４図において、プログラムがスタートすると、まずプ
ログラムカウンタＰＣで指定の命令がユーザプログラム
メモリ３から読み出され（ステップ５０１）　、これが
ＥＮＤ命令以外でおれば（ステップ５０２否定）、該当
する命令実行処理が行なわれる（ステップ５０３）。

この種の命令実行内容はよく知られているように、ニー
＋１命令（ＯＰコード）に付されたアドレス（オペラン
ド）に基づいて該当する入出力を入出力状態メモリ６か
ら読出し、ユーザ命令に従った論理演算を行なって、新
たな論理演算結果をパワーフローレジスタＰＦに書込み
、これを入出力状態メモリ６の該当する出カニリアへと
書込むものでおる。

次いで以上の命令実行が終了すると（ステップ５０３）
、来歴作成処理か行なわれる（ステップ０４）。

この来歴作成処理では、メモリアドレスレジスタＭＡＲ
で指定の来歴メモリ８内のアドレスに、第６図に示す如
く、その時点のプログラムカウンタＰＣの内容とパワー
フローレジスタＰＦの内容とをそれぞれ並べて記憶させ
る。

以後、メモリアドレスレジスタＭＡＲの内容及びプログ
ラムカウンタの内容をそれぞれ＋１更新しては、以上の
命令読出し処理（ステップ５０１）、命令実行処理（ス
テップ５０３）、来歴作成処理（ステップ５０４）を繰
り返す。

なお、以上の繰り返し動作中、読み出された命令がジャ
ンプを伴う命令の場合にはくステップ５０８肯定）、プ
ログラムカウンタＰＣの＋１歩進は行なわない。

一方、以上を繰り返す間にＥＮＤ命令が読み出されると
くステップ５０２肯定）、プログラムカウンタＰＣの内
容はリセットされて（ステップ５１０）、命令実行処理
は終了する。

このように、一連のユーザメモリの実行が１サイクル終
了すると、第６図に示されるように、来歴メモリ８内に
は、プログラムカウンタＰＣとパワーフローレジスタＰ
Ｆの内容が順次来歴として記憶されることとなる。

次に、来歴を読み出す場合には、第１図に示される来歴
読出し指令スイッチ９５を操作する。

すると、ＣＰＵ１内のマイクロプロセッサに割込みがか
かるとともに、第５図のフローチャートにおいて来歴読
出しＰＢ操作と判定され（ステップ７０１肯定）、その
時点のメモリアドレスレジスタＭＡＲの内容から一１減
算した値が最新データアドレスとして保存される（ステ
ップ７０２）。

次いで、その時点のメモリアドレスレジスタＭＡＲの内
容で指定される来歴メモリＢ内のアドレスから、プログ
ラムカウンタＰＣ，パワーフローレジスタＰＦの内容が
読み出され、第１図に示す表示器９４上に並べて表示さ
れる。

以後メモリアドレスレジスタＭＡＲの内容は＋１更新さ
れ続け（ステップ７０６＞　、更新のたびに新たなプロ
グラムカウンタＰＣ，パワーフローレジスタＰＦの内容
がそれぞれ同様に表示される。

また、メモリアドレスレジスタＭＡＲの内容が所定の最
大値ＭＡＸに達した場合には（ステップ７０５Ｎ定）、
メモリアドレスレジスタＭＡＲの内容は再び初期値にリ
セットされ（ステップ７０７〉、以下同様にしてメモリ
アドレスレジスタＭＡＲを＋１更新しつつ各アドレスの
内容すなわちプログラムカウンタＰＣ，パワーフローレ
ジスタＰＦの内容かそれぞれ表示器９４に表示される。

従って、デバッグ操作を行なうような場合には、表示器
９４に表示されるプログラムカウンタＰＣ。

パワーフローレジスタＰＦの各内容に基づいて、各プロ
グラムステップ毎の命令実行結果を確ル２することが可
能となる。

一方、以上を繰り返す間に、メモリアドレスレジスタＭ
ＡＲの内容が前記保存された最新データアドレスに達す
ると（ステップ７０４Ｎ定）、割込み処理が終了し、通
常ルーチンに復帰することとなる。

このように、命令実行とともに、来歴メモリ８内には、
各プログラムステップと演算結果が来歴として順次記憶
されていき、来歴読出しスイッチ９５の操作によって、
過去の各ステップ毎の命令実行結果を表示器９４を介し
て再確認することができるわけである。

【図面の簡単な説明】

第１図は本発明に係るプログラマブル・コントローラの
ハードウェア構成を示すブロック図、第２図はシステム
プログラムの全体を概略的に示すゼネラルフローチャー
１〜、第３図は配線チェック処理を中心としてサービス
処理の内容を示すフローチャート、第４図は来歴作成処
理を伴う命令実行処理の内容を示すフローチャート、第
５図は来歴読出し用の割込み処理の内容を示すフローチ
ャート、第６図は来歴メモリの途中記憶内容を示すメモ
リマツプ、第７図は配線チェック作業の際に使用される
配線チェック表を示す図でおる。 １・・・ＣＰＵ ２・・・システムプログラムメモリ ３・・・ユーザプログラムメモリ ４・・・入力インターフェイス ５・・・出力インターフェイス ６・・・入出力状態メモリ ７・・・ワーキングメモリ ８・・・来歴メモリ ９・・・コンソールパネルインターフェイス９１・・・
モード切替スイッチ ９２・・・ランプ ９３・・・配線チェック結果読出し指令スイッチ９４・
・・表示器 ９５・・・来歴読出し指令スイッチ 特許出願人　　立石電機株式会社 第２図 第４図 第５図 第６図 第７図

Claims (1)

【特許請求の範囲】
1. （１）動作モードを配線チェックモードに設定するため
   のモード設定手段と； 各入力端子への信号到来を検出する信号到来検出手段と
   ； 各入力端子と当該端子への信号到来順番とを互いに関連
   付けて記憶する入力順番メモリと；前記メモリからの読
   出しを指令する読出し指令手段と； 前記メモリから読み出された情報に基づいて、各入力端
   子とその信号到来順番との関係を感覚的に出力する出力
   手段とを備え； かつ、前記入力順番メモリは来歴メモリと兼用されるこ
   とを特徴とするプログラマブル・コントローラ。