JPS61275911A - プログラマブル・コントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） この発明は、配線チェック機能を備えた新炭なプログラ
マブル・コントローラに関する。

（発明の概要） この発明は、ビットコードを発生する置数器などを入力
端子に接続したような場合、当該置数器と入力端子間の
配線の正誤を一人の作業員により簡単にチェックできる
ようにしたものである。

（従来技術とその問題点） 従来、プログラマブル・コントローラの各入力端子に、
該当する入力機器（例えばリミットスイッチ、光電スイ
ッチ、＠数冊など）が正しく配線されているかどうかを
チェックするためには、各入力機器側とプログラマブル
・コントローラの入力端子側とにそれぞれ作業員を配置
し、相互にトランシーバ等で確認しながら１本１本の配
線を順次導通テストするのが通例であった。

しかしながら、このような配線チェック方法にあっては
、少なくとも二Å以上の作業員を必要とする上、テスタ
ー等により１本１本導通確認を行なうため、時間がかか
り能率が悪い等の問題点を有していた。

（発明の目的） この発明の目的は、この種の配線チェックを一人の作業
員で、しかも能率よく行なうことができる機能を備えた
プログラマブル・コントローラを提供することにある。

特にこの発明では、ビットコードを発生する置数器を入
力端子に接続した場合、当該置数器と入力端子間の配線
正誤を一人の作業員で短時間にチェック可能とすること
におる。

（実施例の説明） 第１図は、本発明に係わる実施例装置のハードウェア構
成を示すブロック図である。

同図において、ＣＰｔＪｌはマイクロプロセッサを主体
として構成され、後述する如く各種サービス処理、入力
更新処理、命令実行処理および出力更新処理等の各種の
処理動作を統轄制御するものである。

システムプログラムメモリ２はＲＯＭで構成され、ＣＰ
Ｕ１で実行される各種サービス処理、入力更新処理、命
令実行処理および出力更新処理等の各種システムプログ
ラムが記憶されている。

ユーザプログラムメモリ３は、ＰＲＯＭあるいはバッテ
リーバックアツプＲＡＭ等で構成され、ユーザが任意に
設定したラダー図、フローチャート等に相当するユーザ
プログラムが記憶されている。

入力インターフェース４は、多数の入力端子を備えてお
り、各入力端子にはリミットスイッチ。

光電スイッチ等に相当する各種スイッチ４１必るいはヒ
ツトコードを発生する＠数冊４２が接続されている。

出力インターフェース５は多数の出力端子を備えており
、各出力端子にはリレー５１が接続されている。

入出力状態メモリ６はＲＡＭで構成され、入力インター
フェース４．出力インターフェース５に対応した容量の
入出カニリアの外に、内部補助リレーエリア、カウンタ
エリア、タイマエリア等が設けられている。

ワーキングメモリ７はＲＡＭで構成され、ＣＰＵ１にお
ける演算の途中結果記憶エリア等として利用され、後述
する各種のレジスタが設けられている。

来歴メモリ８は来歴メモリと本発明に係わる入力順番メ
モリとに兼用されており、ＲＡＭで構成されている。

そして、この来歴メモリ８の各アドレスはワーキングメ
モリ７内に設けられたメモリアドレスレジスタＭＡＲに
よってアドレス指定可能になっている。

コンソールパネル９には、第２図および第３図に示す如
＜ＬＣＤ等からなる高密度グラフィックディスプレイパ
ネル９１．テンキー９２１歩進キー９３．グループ指定
キー９４．来歴読出キー９５、モード切替スイッチ９６
および電源スィッチ９７がそれぞれ設けられている。

そして、グラフィックディスプレイパネル９１には、後
に詳細に説明するが、モード切替スイッチ９６を読出位
置に設定した場合、第３図に示されるように、入力（模
擬動作）順番９１１と入力番号９１２とが一対となって
表示され、あるいは第２図に示されるように、入力順番
９１３．グループＮｏ、９１４．当該グループを構成す
る全入力Ｎｏ、９１５およびビットコード９１６とが互
いに対となって表示される。

第４図に示されるように、このプログラマブル・コント
ローラの全システムプログラムは、各種サービス処理４
０１とプログラマブル・コントローラ本来の機能である
入力更新処理４０３．ユーザ命令実行処理４０４．出力
更新処理４０５とに大別される。

そして、電源投入等によりプログラムがスタートすると
、イニシャル処理において各種レジスタ。

カウンタ等の初期設定を行なった後（ステップ４Ｏ○）
、必要に応じて各種サービス処理４０１を実行しくステ
ップ４０１）　、またコンソールパネル９においてモー
ド切替スイッチ９６が運転位置に設定されるとくステッ
プ４０２肯定）、以後入力更新処理４０３．ユーザ命令
実行処理４０４゜出力更新処理４０５を繰り返す。

ここで、周知の如く入力更新処理とは、入力インターフ
ェース４から取り込まれた各入力の状態を、入出力状態
メモリ６の入カニリアへと転送するものでおり、また出
力更新処理とは入出力状態メモリ６の出カニリアの内容
、出力インターフェース５へと転送するものである。

ざらに、ユーザ命令実行処理とは、入出力状態メモリ６
の入出カニリア、補助エリアおよびカウンタエリア等の
内容を参照して、各ユーザ命令を実行し、その実行結果
によって入出力状態メモリ６の主として出カニリアの内
容を書換えるもので、その詳細を第８図に示す。

同図において、命令実行処理が開始されると、プログラ
ムカウンタＰＣの内容で指定される命令かユーザプログ
ラムメモリ３から読出され（ステップ８００）、これが
ＥＮＤ命令でないことを条件として（ステップ８０１１
定）、当該命令内容に対応した実行処理が行なわれる（
ステップ８０２〉。

前）ホした如く、この命令実行処理の基本は、各ニーモ
ニックＬＤ、ＡＮＤ、ＯＲ，０ｔＪＴ、ＴＩＭ等で指定
される内容の演算を例えばインタープリンタ方式で実行
し、その実行内容をパワーフローレジスタＰＦに記憶し
、ざらにパワーフローレジスタＰＦの内容によって入出
力状態メモリ６内の該当する出力の内容を出替えるもの
でおる。

命令実行処理が終了すると、その時点におけるプログラ
ムカウンタＰＣの内容、パワーフローレジスタＰＦの内
容は、それぞれメモリアドレスレジスタＭＡＲで指定さ
れる来歴メモリ８内のアドレスに、第１２図に示す如く
記憶される（ステップ８０３）。

そして、来歴メモリの記憶内容は、後に第９図のフロー
チャートで詳細に説明するように、来歴読出キー９５の
操作に伴う割込処理によって、グラフィックディスプレ
イパネル９１上に２秒間隔で順次表示可能になっている
。

ＰＣ内容の記憶、ＰＦ内容の記憶がそれぞれ終了すると
、メモリアドレスレジスタの内容は＋１更新され（ステ
ップ８０４）、メモリアドレスレジスタＭＡＲの内容が
最大値に達するまでの間（ステップ８０５否定）、ジャ
ンプを伴う命令でないことを条件として（ステップ８０
７否定）、プログラムカウンタＰＣの内容を＋１更新さ
せては（ステップ８０８）、以上の動作が繰り返し行な
われる。

これに対して、メモリアドレスレジスタのＭＡＲの内容
が最大値に達すると（ステップ８０５肯定）、メモリア
ドレスレジスタＭＡＲの内容は初期値「１」にリセット
され（ステップ８０６）、以下同様にして前述の一連の
処理が繰り返し行なわれる。

従って、第１２図に示されるように、来歴メモリ８内の
一連のアドレスには運転モードの継続中、各命令実行サ
イクル毎のプログラムカウンタＰＣ。

パワーフローレジスタＰＦの内容がサイクリックに書込
まれていくこととなる。

そして、運転モード、すなわちモード切替スイッチ９６
を運転位置に切替設定した状態で、来歴読出キー９５が
操作されると、第９図のフローチャートに示されるよう
に、来歴読出処理が行なわれる。

すなわら、来歴読出キー９５が操作されるとくステップ
９００肯定）、その時点のＭＡＲから１を減算した値が
、最新の来歴データアドレスとして保存され（ステップ
９０１）　、その後現在の〜１△Ｒで指定されたアドレ
スの内容（ＰＣおよびＰＦ）が、２秒間の間グラフィッ
クディスプレイパネル９１に表示される（ステップ９０
２）。

２秒が経過すると、ＭＡＲの内容が保存された最新デー
タアドレスでないことの確認（ステップ９０３否定）、
ＭＡＲが最大値でないことの確認（ステップ９０４）を
それぞれ条件として、ＭＡＲの内容に＋１を加算しては
くステップ９０５）、当該アドレスのＰＣおよびＰＦの
内容を２秒間表示する処理を繰り返す（ステップ９０２
）。

この間に、ＭＡＲが最大値に達すると（ステップ９０４
肯定＞、ＭＡＲの内容は初期値にリセットされ（ステッ
プ９０６）　、同様の処理が繰り返され、ＭＡＲの内容
が保存された最新データアドレスに達するとともに（ス
テップ９０３１定）、この割込処理は終了される。

この結果、グラフィックディスプレイパネル９１上には
、図示しないが２秒間隔でＰＣみよびＰＦの内容が順次
表示されていき、これを確認することによってデバッグ
等を容易に行なうことができる。

次に、本発明の要部であるところの、配線チェック処理
について第５図、第６図および第７図のフローチャート
を参照しながら説明する。

第３図に示されるモード切替スイッチ９６をグループ位
置に設定すると、第５図に示される各種サービス処理に
おいて、モード読み込みが行なわれた後（ステップ５０
１）、グループ設定モードと判定され（ステップ５０２
肯定）、以下グループ設定処理が行なわれる（ステップ
５０３，５０４）。

このグループ設定処理では、まずオペレータはテンキー
９２１歩進キー９３．グループ指定キー９４およびドツ
トキー９８を使用して、次のような操作によりグループ
設定プログラミング処理を行なう。

今仮に、入力番号１００，１０１，１０２．１０３に４
ビツトの画数器が接続されており、これをグループＮ０
１１と定めるものとする。

この場合、ｒＧＪ　　ｒｌＪ　　ｒ・」によってグルー
プＮ０．１を設定し、次いでｒｌＪ　　ｒｏｊ　　ｒＯ
Ｊ「・Ｊ　　ｒｌｊ　　ｒＯＪ　　ｒｌｌ　　ｒ・Ｊ　
　ｒｌｊ　　ｒＯＪ「２」　「・Ｊ　　ｉｌｌ　　ｒｏ
ｂ　　ｒ３Ｊの順次各キーを操作してグループＮｏ、１
に属する各入力番号の設定を行なう。

すると、第５図のフローチャートにおいては、順次グル
ープＮｏ。１．入力Ｎｏ、１００．１０１゜１０２．１
０３が検出され、これらは来歴メモリ８の一部に形成さ
れたグループＮｏ、／入力Ｎｏ、テーブルに第１１図に
示す如く記憶される。

次いで、第２図、第３図に示されるモード切替スイッチ
９６を配線チェックモードに設定すると、第５図のフロ
ーチャートにおいてはモード読込みに続いて（ステップ
５０１）、配線チェックモードと判定され（ステップ５
０５１定）、配線チェック処理が実行される（ステップ
５０６）。

この配線チェック処理においてオペレータは、各入力端
子に接続されたリミットスイッチ、光電スイッチ等の各
種スイッチ４１および一部の入力端子に接続された置数
器４２を、第１３図に示されるＩ１０割付表に記された
一定の順序に従って順番に模擬動作させる。

なお、第１３図に示されるＩ１０割付表は、この種プロ
グラマブル・コントローラの配線に通常用いられるもの
で、特にこの発明ではこのＩ１０割付表を利用し、各ｌ
１０Ｎｏ、に、模擬動作手順をグループＮＯ，Ｇ１とと
もに１３〜２２，２５゜２３の如く書込み、この表を参
考にして、各スイッチあるいは置数器を順番に模擬動作
させるものとする。

一方、この間第６図のフローチャートにおいては、ＭＡ
Ｒの内容を初期値「１」に設定しくステップ６０１）、
全入力の初期状態を入出力状態メモリに記憶しくステッ
プ６０２）　、配線チェック準備完了をグラフィックデ
ィスプレイパネル９１に表示させた後くステップ６０３
）、以後名入力端子の状態を高速で順次走査し、入力変
化の有無を待機する状態となる。

すなわち、サーチ用の入力Ｎｏ、レジスタＩＮＲを初期
（直（例えば１番地）にリセットした後（ステップ６０
４）、ＩＮＲ指定の入力に変化の有無を判定する（ステ
ップ６０５）。

この判定は、ステップ６０２で入出力状態メモリに記・
ｌされた全入力の初期状態に基づいて判定されるため、
入力端子にａ接点、ｂ接点のいずれが接続されていても
、入力変化を確実に検出することができる。

ＩＮＲで指定の入力に変化がなければ（ステツプロ０５
否定〉、ＩＮＲの内容が最大値に達するまでの間（ステ
ップ６０７否定）、ＩＮＲを＋１更新しては新たなＪＮ
Ｒで指定される入力に状態変化の有無を繰り返しチェッ
クする（ステップ６０５）。

そして、ＩＮＲが最大値に達した場合には（ステップ６
０７肯定）、配線チェックモードが継続されていること
を条件として（ステップ６０８肯定）、ＩＮＲの内容を
再び初期値にセットした後（ステップ６０４＞　、同様
にして各入力の状態変化を高速で繰り返しチェックする
（ステップ６０５）。

この間に、オペレータによる模擬動作の結果、いずれか
の入力に状態変化が検出されると（ステップ６０５肯定
）、入出力状態メモリ６内における当該時点のＩＮＲで
指定される入力は、現在の状態に書替えられる（ステッ
プ６０９）。これは、当該入力の次の変化を確実に検出
するためでおる。

次いで、当該時点のＩＮＲの内容に基づいて、第１１図
のテーブルが参照され、当該入力がグループ登録された
入力かの判定が行なわれる（ステップ６１０）。

ここで、当該入力がグループ登録された入力でないと判
定されると（ステップ６１０否定）、次いで前回変化し
た入力と同一であるか否かの判定が行なわれる（ステッ
プ６］１）。

これは、人間の作業晋性として、各スイッチおるいは置
数器を模擬動作させる場合、オンからオフ、オフからオ
ン１．ｌｌ″けでなくカチャカチャと繰り返しオンオフ
動作を行なうことが通例であるため、このような場合で
も最初の状態変化だけを確実に検出し、来歴メモリ８内
に同一人力Ｎｏ、が連続して書込まれ、メモリの利用効
率を低下させることを防ぐためでおる。

従って、スイッチをガチャガチャ動作させたことに基因
して、前回変化した入力と同一の入力が検出された場合
には（ステップ６１１肯定）、来歴メモリに対する入力
Ｎｏ、の記憶処理はスキップされ、再び入力変化チェッ
ク処理へと復帰する。

これに対して、検出された状態変化が前回変化した入力
と異なる場合には（ステップ６１１否定）、来歴メモリ
８内のＩｖｌＡＲで指定されたアドレスに、当該時点の
ＪＮＲの内容が記憶され（ステップ６１２）、ＭＡＲの
内容を＋１更新した後（ステップ６１３）、各入力につ
いての状態変化チェック処理へと復帰する。

このように、リミットスイッチ、光電スイッチ等の各ス
イッチを一定の順番で模擬動作させると、来歴メモリ８
内には、第１０図に示されるように、ＭＡＲ＝２３．２
４．２５に対応して、模擬動作順番に対応して各入力番
＠１０５．１０９，１０４が記憶される。

これに対して、模擬動作された入力が置数器に接続され
た４ビツトの入力の１つである場合、第１１図のテーブ
ルを参照して、グループ登録された入力でおる旨の判定
が行なわれ（ステップ６１０肯定）、以後本発明の要部
でおるところのヒツトコード記憶処理（ステップ６１４
〜６２１）が行なわれる。

すなわち、まず’ｌｏｏｍｓタイマをスタートした後（
ステップ６１４）、第１１図に示されるテーブルを参照
して、該当グループの全入力の内容を読込み（ステップ
６１５）、１００ｍ５間継続的に各入力に状態変化がな
いことを確認しくステップ６１８肯定）、かつ全入力の
内容が前々回の入力と同じでないことを確認して（ステ
ップ６１９否定）、第１０図、第１２図に示されるよう
に、来歴メモリ８内に形成されたＭＡＲの示すアドレス
に、グループＮｏ、および読込まれたビットコードの内
容を記憶し、同時に当該アドレスの識別ピッ１〜を１１
１　）ｌにセットし、ざらにＭＡＲを＋１更新した後、
各入力端子の状態変化チェック処理へと復帰する。

ここで、１００ｍ５タイマのタイムアツプを待つのは、
置数器の場合必ずしも完全に同じタイミングで各入力が
変化するとは限らず、すなわらスライドスイッチの場合
導電ビットパターンとその上を１習動するスライダとの
位置ズレ誤差を吸収でるためであり、このため１００ｍ
５間にスライダ位置の誤差等によりいずれかの入力に変
化があれば、再び１００ｍ５タイマをリセットしくステ
ップ６１７）、各ビットの変化が安定するまでの間該当
グループの全入力を再度読込み続けることとなる。

また、１００ｍ５タイマのタイムアツプ後にあっても、
なおかつ前々回の入力と同じかどうかの判定・を行なう
のは、置数器をＯ→１→２・・・９と順に１方向へ切替
えていった場合の変化だけを検出するためであって、例
えば０→１→２→１の如く途中で切替方向を変えた場合
には、ビットコードの検出を禁止（ステップ６１９肯定
）するようにしている。

このようにすれば、置数器の切替方向が途中で変わった
ような場合には、当該切替後のビットコードについては
来歴メモリに記憶させることがなく、配線チェックエラ
ーを防止することができる。

なお第１０図の表をざらに詳しく説明すると、ＭＡＲ＝
１３゜１４．１５・・・２２，２３，２４゜２５番地を
示しており、各アドレスには識別ビット、入力Ｎｏ、、
ビットコードの各エリアが設けられ、識別ビットに“１
″、“Ｏｔｏのいずれを記憶するかによって、ビットコ
ードの記憶エリアか否かの判定が可能となっている。

また、入力Ｎｏ、エリアには、当該ＭＡＲの内容で動作
順番が指定される入力ＮＯ，が記憶され、またビットコ
ードエリアには４ビツトのビットコードが記憶可能とな
っている。

また、各ビットの内容は、図中左置の値が該当入力Ｎｏ
、エリアの入力の状態に対応している。

このように、第６図のフローチャートが実行される結果
、配線チェックモードにおいて各リミットスイッチ、充
電スイッチ等のスイッチあるいは置数器を、第１３図の
Ｉ１０割付表に記載された順番で模擬動作させることに
より、来歴メモリ内には第１０図に示されるように、模
擬動作順番と対応づけて入力Ｎｏ、あるいは入力された
ビットコードが順次記憶されることとなる。

次に、来歴メモリの記憶内容を読み出すには、第２図、
第３図におけるモード切替スイッチを読出位置に設定す
る。すると、第５図のフローチャートにおいてモード読
込みに続き（ステップ５０１）、読出モードと判定が行
なわれ（ステップ５０７Ｎ定）、第７図に示される読出
処理が実行される（ステップ５０Ｂ）。

すなわち、第７図のフローチャートが開始されると、ま
ずＭＡＲへ入力順番エリアの初期値がセットされ（ステ
ップ７０１）、続いてＭＡＲで指定されるアドレスの内
容が読み出される（ステップ７０２）。

ここで、読出されたアドレスの識別ビットを参照してグ
ループＮｏ、の指定なしと判定されると（ステップ７０
３否定）、第３図に示されるように、グラフィックディ
スプレイパネル９１上には模擬動作の順番を示す入力順
番９１１と入力Ｎｏ。

９１２とが並べて表示される。

これに対して、識別ビットの内容に基づいてグループＮ
Ｏ，の指定ありと判定されるとくステップ７０３肯定）
、第１０図のメモリ内容を参照してグループＮＯ，の検
出（ステップ７０８）、当該グループに係わる全入力Ｎ
ｏ、の検出（ステップ７０９）、各入力状態の検出（ス
テップ７１０）が順次行なわれた後、グループＮｏ、の
表示９１４．全入力Ｎｏ、の表示９１５．各入力状態す
なわちビットコードの表示９１６および入力順番の表示
９１３がそれぞれ行なわれる（ステップ７１１）。

次いで、歩進キー９３が操作されると（ステップ７０５
肖定）、ＭＡＲの内容は＋１更新され（ステップ７０６
）　、読出処理が継続されていることを条件として（ス
テップ７０７否定）、以上の動作（ステップ７０２〜７
０６）が繰り返し行なわれる。

この結果、第２図および第３図から明らかなように、グ
ラフィックディスプレイパネル９］上には、模擬動作順
番が１から順に表示され、これに合わせて入力番号また
はビットコードが表示されるため、この表示と第１３図
に示されるＩ１０割付表上の模擬動作順番とを対照する
ことによって、−人の作業員で能率良くこの種の配線チ
ェックを確実に行なうことができるわけである。

なお、前記実施例では、グラフィックディスプレイパネ
ル９１の表示によって各種の情報を出力するようにした
が、これに代えてワイヤドラ１〜式等の走査形プリンタ
あるいは音声合成ＬＳＩを介して音声により模擬動作順
番、入力Ｎｏ、およびヒツトコードを出力させても良い
ことは勿論である。

【図面の簡単な説明】

第１図は本発明に係わる実施例装置のハードウェア構成
を示すブロック図、第２図および第３図はそれぞれコン
ソールパネルの正面図、第４図はプログラマブル・コン
トローラのシステムプログラムの全体を概略的に示すゼ
ネラルフローチャート、第５図は各種サービス処理の詳
細を示すフローチャート、第６図は配線チェック処理の
詳細を示すフローチャート、第７図は読出処理の詳細を
示すフローチャート、第８図は命令実行処理の詳細を示
すフローチャート、第９図は割込みによる来歴読出処理
の詳細を示すフローチャート、第１０図は来歴メモリ内
に信号到来順番情報を記憶させた状態を示すメモリマツ
プ、第１１図は来歴メモリの一部に形成されたグループ
Ｎｏ、／入力Ｎｏ。 テーブルの内容を示すメモリマツプ、第１２図は来歴メ
モリの記憶状態を概略的に示すメモリマツプ、第」３図
は丁／○υｊ付表上に模擬動作順番を記載した状態を示
す説明図である。 １・・・ＣＰＵ ２・・・システムプログラムメモリ ３・・・ユーザプログラムメモリ ４・・・入力インターフェース ５・・・出力インターフェース ６・・・入出力状態メモリ ７・・・ワーキングメモリ ８・・・来歴メモリ ９・・・コンソールパネル ９１・・・グラフィックディスプレイパネル９２・・・
テンキー ９３・・・歩道キー ９４・・・グループ指定キー ９５・・・来歴読出キー ９６・・・モード切替スイッチ ９７・・・電源スィッチ ９８・・・ドツト指定スイッチ ９１１・・・入力順番表示 ９１２・・・入力Ｎｏ０表示 ９１３・・・入力順番表示 ９１４・・・グループＮｏ、表示 ９１５・・・各入力Ｎｏ、表示 ９１６・・・ビットコード表示 特許出願人　　立石電機株式会社 第２　図 第３　図 ９７　　　　　　　ソリ　　　　　　　９５　　９ｊ　
　　ソｄ第４　図 第８図 第９図 第１Ｏ図　　。 第１１　　図 第１２図 第１３図 手続ネｍ正書 昭和６０年６月１０日 昭和６０年５月３０日提出の特許願 ２、発明の名称　　　　　　　Ｊｏ−ｎフこｇ′ノプロ
グラマブル・コントローラ ３、補正をする者 事件との関係　　特許出願人 住　所　　京都市右京区花園土堂町１ｏ番地名　称　　
（２９４＞立石電機株式会社代表者　立　石　孝　雄 ４、代理人■１０１ 住　所　　東京都千代田区内神田１丁目１５番１６号６
、補正の対象 （コ）明１１１書の発明の詳細な説明の欄（法面　　　
　烈）＼ ７、補正の内容 （１）明細書第３頁第１５行目の次に以下の文章を挿入
する。 ［（発明の構成と効果） この考案は上記の目的を達成するために、動作モードを
配線チェックモードに設定するためのモード設定手段と
： 各入力端子とその属するグループとの関係を設定するグ
ループ設定手段と； 各入力端子への信号到来を検出する信号到来検出手段と
； いずれかの入力端子への信号到来に応答して、当該入力
端子の属するグループの全入力端子の入力論理組み合せ
によるビットコードを検出するコード到来検出手段と； 各ビットコードとその到来順番とを関連づけて各グルー
プ毎に記憶する到来順番メモリと；前記メモリからの読
出を指令する読出指令手段と： 前記メモリから読出された情報に基づいて、各ビットコ
ードとその到来順番との関係をグループ毎に感覚的に出
力する出力手段と： を具備することを特徴とするものである。 このような構成によれば、この種の配線チェックを一人
の作業員で、しかも能率よく行なうことができる。 特にこの発明では、ビットコードを発生する置数器を入
力端子に接続した場合、当該置数器と入力端子間の配線
正誤を一人の作業員で短時間にチェックが可能となる。 」 （２）第１２図を別紙の如く訂正する。 第１２図

Claims (1)

【特許請求の範囲】
1. （１）動作モードを配線チェックモードに設定するため
   のモード設定手段と； 各入力端子とその属するグループとの関係を設定するグ
   ループ設定手段と； 各入力端子への信号到来を検出する信号到来検出手段と
   ； いずれかの入力端子への信号到来に応答して、当該入力
   端子の属するグループの全入力端子の入力論理組み合せ
   によるビットコードを検出するコード到来検出手段と； 各ビットコードとその到来順番とを関連づけて各グルー
   プ毎に記憶する到来順番メモリと；前記メモリからの読
   出を指令する読出指令手段と； 前記メモリから読出された情報に基づいて、各ビットコ
   ードとその到来順番との関係をグループ毎に感覚的に出
   力する出力手段と； を具備することを特徴とするプログラマブル・コントロ
   ーラ。