JPH0615322Y2 - エラー修正済み箇所表示装置 - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は主にデジタル回路の設計にもちいる論理回路の
作図及びシミュレーション装置に関する。

（従来の技術） 第14図に示した従来の論理回路の作図及びシミュレーシ
ョン装置では、１はマウス等からの作図信号に応じて機
能する作図機能部で、ディスプレイ等の表示部６上に回
路図を作成するためのものである。２はこのディスプレ
イ上に作図された図面にデザイン上のエラーがあるかど
うかを判定するデザイン・ルール・チェック機能部（以
下にはＤＲＣ機能部という）、３は電気理論上のエラー
をチェックするエレクトリック・ルール・チェック機能
部（以下にはＥＲＣ機能部という）である。そして、こ
のＥＲＣ機能部３は、表示部６上に表示された回路に電
気理論上のエラーの有無を判定する。もし、電気理論上
のエラーがあるときは、第15図に示すエラーデータのリ
ストを電気エラー信号として、表示部６へ出力するもの
である。例えば第11図に示すような表示となる。なお、
第14、15図中、ＤＢ、＄154、＄155は、当該回路に使用
される部品の名称である。

上記のようにしてエラーリストが表示部６に置いて、作
図を行なっている回路画面上に表示されたら、オペレー
タは、このエラーリストを見ながら、図面のエラー箇所
を捜し出し、作図機能部１を動作させて、該当するエラ
ー箇所の修正を行う。

また、シミュレーション機能部４では、登録部９にあら
かじめ登録されていたアナログパラメータを読み込むと
ともに、そのパラメータに応じて当該回路のシミュレー
ションを行う。

このシミュレーション結果は、シミュレーション結果照
合機能部５において、あらかじめ登録されているテスト
パターン波形と照合する。

この際、この照合結果におけるエラーのリストは、回路
図面を表示する画面に同時に表示される。例えば、第12
図に示すような表示となる。

このようにしてエラーリストが表示部６において回路図
面と同時に表示されると、オペレータは、このエラーリ
ストを見ながら、図面上のエラー箇所を捜し出し、作図
機能部１を動作させて、該当するエラー箇所の修正を行
なう。

（本考案が解決しようとする課題） 上記のような従来の装置では、エラーの修正が終了した
箇所も、そのまま、エラーリスト中に表示されているの
で、修正が終了しているのかまだなのか判断がつけにく
いという問題があった。

このため、何度もおなじ箇所を修正したり、修正したも
のと思いこみ次の工程へ進んでしまうことがしばしば起
こり、作業効率を低下させる原因となっていた。

本考案の目的は、エラーの修正が終了しているか否かを
オペレータが一見して確認することができるエラー修正
済み箇所表示装置を提供することである。

（課題を解決するための手段） 上記の目的を達成するために、この考案は、マウス等の
作図信号出力機からの信号に応じて回路図を作図する作
図機能部と、作図機能部で作図された図面のデザイン上
のエラーをチェックしデザインエラー信号として出力す
るＤＲＣ機能部と、ＤＲＣ機能部でチェックした図面の
電気論理上のエラーをチェックし電気的エラー信号とし
て出力するＥＲＣ機能部と、ＥＲＣ機能部でチェックし
た図面のデータとあらかじめ登録されたアナログパラメ
ータとを読み、シミュレーションを行うシミュレーショ
ン機能部と、シミュレーション機能部でシミュレーショ
ンした結果とあらかじめ登録されたテストパターン波形
とを照合するシミュレーション結果照合機能部と、上記
デザインエラー信号と電気的エラー信号とシミュレーシ
ョン結果とに応じて、回路図上にエラー箇所を表示する
表示部とを備えてなる論理回路の作図及びシミュレーシ
ョン装置において、エラーの修正をおこなった箇所を確
認するエラー修正済み信号を上記表示部へ出力するエラ
ー修正済み箇所確認機能部を備えたことを特徴としてい
る。

（本考案の作用） 上記のようにした本考案の装置ではエラー箇所の修正が
おこなわれると、エラー修正済み箇所確認機能部から、
エラー修正済み信号が表示部へ出力される。

表示部では、このエラー修正済み信号に応じて、該当す
るエラーリストの箇所にエラー修正済み表示を行なう。

（本考案の効果） 本考案によれば、エラーを修正するとただちに修正され
たエラーリストの箇所にエラー修正済み表示を行なうの
で、修正が終了していることが一目見て判断出来る。

よって誤認がなくなり、作業効率が向上した。

（本考案の実施例） 以下、本考案の実施例を図面に基づき詳述する。第１図
は、本考案の論理回路をブロック化した回路の図、第２
図は、本考案の実施例を示すフローチャートの図であ
る。第１図における作図装置αは、作図機能部１、ＤＲ
Ｃ機能部２、ＥＲＣ機能部３とから構成されている。そ
して、この作図装置αは、シミュレーション装置βと、
フォルトトレース機能部８と、表示部６とに接続してい
る。第１図における作図機能部１では、電子回路等の作
図を行い、表示部６へ出力する機能を有する。

この作図機能部１の作用で作図された図面の正誤は、Ｄ
ＲＣ機能部２で判断され、作図上のエラーがあった場
合、リアルタイムで表示部６にエラー情報を出力する機
能を備えている。例えば、第３図に示すように、ノット
ゲート10の専有する領域10ａに他のアンドゲート11が作
図された場合、ＤＲＣ機能部２はこの部分を作図上のエ
ラーであると判断し、デザインエラー信号を表示部６に
出力する。表示部６ではこのデザインエラー信号に応じ
てこの部分の表示している色彩を変えたり、点滅させた
りする。

ＤＲＣ機能部２で作図された図面のデータはＥＲＣ機能
部３へ送られる。ＥＲＣ機能部３では、電気的なルール
をエラーしていないかどうかをチェックする。

例えば、配線がショートしている場合など、あらかじ
め、プログラミングされているエキスパートシステムに
より、エラー箇所とエラー内容とが特定される。このエ
ラー箇所情報とエラー内容情報とは、電気的エラー信号
として表示部６へ出力されるとともに、後述するフォル
トトレース機能部８へ送られる。

ＥＲＣ機能部３で、チェックが終了した作図図面は、シ
ミュレーション装置βに送られる。シミュレーション装
置βは、シミュレーション機能部４とシミュレーション
結果照合機能部５とから構成され、データを記憶してお
く登録部９と必要に応じてデータの入出力をすることが
できる構成としている。このシミュレーション機能部４
では、図面のデータと、あらかじめ登録部９に登録して
いるアナログパラメータとを読み、アナログ的な遅延を
考慮したシミュレーションを行う。

シミュレーションを行った結果は表示部９へ出力される
とともに、後述するフォルトトレース機能部８へも送ら
れる。

このうちの表示部６への出力の形状には、アナログ的な
遅延を確認できるタイミングチャートの形式のものと、
回路の活性化率を計算し、これを出力する形式のものと
がある。

さらにこのシミュレーションの結果は、シミュレーショ
ン結果照合機能部５で、あらかじめ登録部９に登録され
ているテストパターン波形と照合される。

照合された結果は、エラー箇所情報とエラー内容情報と
なり、表示部６へ出力されるとともに、フォルトトレー
ス機能部８へも送られる。

フォルトトレース機能部８では、ＤＲＣ機能部２、ＥＲ
Ｃ機能部３、シミュレーション機能部４、シミュレーシ
ョン結果照合機能部５から送られてきたエラー箇所情報
とエラー内容情報とを整理し、場所と内容のどちらから
も検索が可能なインデックスを、作図を行っている図面
上に出力する機能を有する。

例えば、第10図に示される各機能から送られてきたエラ
ー情報は、エラー内容ファイルリストの分類で、第４図
に示すようなエラー内容ごとのファイルに分けられる。

ここで、第４図中のＧＡＳＭ．ＦＴＲは、ＥＲＣ機能部
で発見されたエラーのファイルであり、ＧＤＩＦＦ．Ｆ
ＴＲは、期待値照合機能で発見されたエラーのファイル
である。このファイルの中には、第５図に示すようなエ
ラーリストが収納されている。ここで第５図中のＮＥＴ
は、配線を意味し、ＣＬ、Ｐ等はピン番号を示してい
る。

そして、このフォルトトレース機能は、さらにインデッ
クスの中から、オペレータが必要と思われるエラー情報
を選択することにより、そのエラー箇所のある回路図面
へ、表示部６の出力を切り替える。

さらに、エラーの発生している箇所の配線の色を替えた
り、カーソル等で示して、オペレータに位置を知らしめ
るとともに、エラー内容にメッセージを図面下欄へ出力
する機能を有している。そして、上記作図機能部１に
は、さらにエラー修正済み箇所確認機能部12を接続して
いる。このエラー修正済み箇所確認機能部12は、作図機
能部１から送られてくるエラーの修正を行なう入力信号
に応じてエラー修正済み信号を表示部６へ出力する機能
を有している。表示部６では、このエラー修正済み信号
に応じて、該当するエラー箇所のリストが表示されてい
る位置に修正済みマークを表示する。

次に第２図のフローチャートをもちいて、本考案の装置
の機能を手順を追いながら詳述する。

まず、オペレータはスイッチをＯＮにして、作業を開始
する。ステップ(1)では、作図機能部１において、マウ
スやキーボード等の入力部により、作図入力を行う。

この入力された図面は、ステップ(2)でただちにＤＲＣ
機能部にかけられ、作図上のミスがあった場合は、ステ
ップ(3)からステップ(4)でエラー箇所表示が行われる。

オペレータはこれを見てエラーがあることを認知して再
びステップ(1)へもどり、エラーの修正を行う。

作図上のエラーがない場合は、次のステップ(5)へ進
み、ＥＲＣ機能を実行するかしないかを選択することが
できる。

ＥＲＣ機能を実行しない場合は、ステップ(6)へ移行
し、作業は終了し、実行する場合は、ＥＲＣ機能部３に
おいて、あらかじめプログラミングされていたエキスパ
ートシステムが、エラーの検索と内容判断とを行なう。

すなわち、ステップ(7)では、ショートしている箇所
や、断線している箇所が検索され、ステップ(8)では、
ショートしている旨のエラーの内容が判断され、ステッ
プ(9)では、該当するエラー箇所情報と、エラー内容情
報が結びつけられ、第５図に示すようなエラーリストが
作成される。

そして、ステップ(10)では、このエラーリストによっ
て、エラー箇所及びエラー内容が、ディスプレイ上に表
示され、オペレータはこれを見て、修正の必要なエラー
がある場合はステップ(11)からステップ(27)へ移行し、
後述するフォルトトレースを開始する。エラーがない場
合は、次のステップ(12)でシミュレータ機能を実行する
か、しないかの判断を行う。

シミュレーションを行わない場合は、ステップ(13)で作
業を終了するが、実行する場合は、ステップ(14)で、シ
ミュレーション機能部４が、図面のデータとあらかじめ
登録部９に登録されていたアナログパラメータとを読
み、アナログ的な遅延を考慮したシミュレーションを行
う。

すなわち、ステップ(14)では、シミュレーション機能部
５が図面のデータと、配線の情報であるネットリスト
と、部品の情報であるライブラリリスト等とを読み込
み、調べたいピン箇所のプローブ（探針）を作成する。

ステップ(15)では、オペレータがシミュレーションの初
期値を設定し、シミュレーションを実行する準備を終了
する。

これらの前提条件にしたがいステップ(16)で、シミュレ
ーションが実行される。

このシミュレーションの結果は、ただちに、第６図に示
すようなタイミングチャートとして表示される。例え
ば、同時軸ＴＬ12の時点では、ＱＣとＱＢとが期待され
る動作より遅延していることがわかる。オペレータは、
この遅延情報を基にして、ステップ(18)で、フォルトト
レースを行うか否かの判断をする。

フォルトトレースを行う場合は、ステップ(27)へ移行す
るが、フォルトトレースを行わない場合は、さらに次の
ステップ(19)へ進み、ステップ(19)では、回路活性化率
演算を行い、ステップ(20)で回路活性化率の表示を行
う。

この回路活性化率の表示は、例えば第６図に示すような
もので、回路が十分働いているかどうかを信号の切り替
わりで把握する。すなわち、回路中の信号がＬｏｗ、Ｈ
ｉ、Ｌｏｗ＆Ｈｉになっている箇所の全体に締める割合
を計算し、表示するようにしているので、働いていない
部分の割合を見ることができる。

ステップ(21)では、オペレータが、この回路活性化率表
示をみて、再び、フォルトトレースを行うか否かの判断
を行い、実行する場合は(27)へ、実行しない場合は、次
のステップ(22)へ進む。

次のステップ(22)では、シミュレーション結果照合機能
部５において、あらかじめ登録されていた期待値とシミ
ュレーション結果との照合を行う。

すなわちステップ(22)では、シミュレーション機能部４
から出力されたシミュレーション結果と、あらかじめ登
録部９に登録されていたテストパターン波形とを読み込
み、ステップ(23)で、両者の照合が実行され、差異のあ
る場合には、その箇所にシンボルが付与される。

例えば、信号が、０でなければならないのに１である場
合には、“Ｙ”というシンボルが付与される。

ステップ(24)では、この期待値照合の結果を表示し、オ
ペレータはこれを見て、ステップ(25)でフォルトトレー
スを行うか否かの判断を行う。

フォルトトレースを行わない場合はすべてのエラーチェ
ックが終了したことになり、ステップ(26)で作業を終了
する。

フォルトトレースを行う場合は、ステップ(27)へ移行
し、フォルトトレースを開始する。

フォルトトレースは、フォルトトレース部８で行われ、
上記各機能でチェックされたエラー情報を、作図機能部
１で作図を行っている図面上に出力する機能を有する。

すなわち、ステップ(27)でフォルトトレースを開始する
と、フォルトトレース機能部８は、ステップ(28)で、第
４図に示したエラー内容ファイルリストを表示部６へ出
力する。

まず、ステップ(29)でオペレータが、このエラー内容フ
ァイルリストを見て、修正したい内容を選択すると、ス
テップ(30)で、フォルトトレース機能部８は、第５図に
示したエラーリストを、表示部６へ出力する。

オペレータは、このエラーリストを見て、修正したいエ
ラー箇所をステップ(31)において選択すると、ステップ
(32)に移行し、フォルトトレース機能部８がオペレータ
によって選択されたエラー箇所のある作図面に画面を切
り換える。そして、ステップ(33)では、エラー箇所をカ
ーソルで示す等の何らかの方法でオペレータに認識でき
るように表示するとともに、エラー内容を画面の下欄に
出力し、エラーの原因を理解するための援助を与える。
例えば、第８図に示すような画面構成となる。ここでこ
の実施例の装置では、キー操作を行なうことによって、
第12図に示すように、画面端部にエラーリストを表示す
ることもできる。

ステップ(34)では、オペレータが、このエラー情報を見
て、修正する場合は、再び、作図機能部１の作図機能を
用いて修正を行う。

通常の修正作業は、マウスをカーソル15の位置に合せ、
マウスの左右のボタンをクリックをすることにより行な
う。

このように、作図機能部１においてエラーの修正が行な
われると、エラー修正済み箇所確認機能部12は、エラー
修正済み信号を表示部６へ出力する。

ステップ(35)では、表示部６において、このエラー修正
済み信号に応じて第13図に示すような修正済みマーク13
を表示する。この実施例の装置ではエラー修正済み信号
に応じて修正済みマーク13を表示するようにしている
が、オペレータがエラーを修正したか否かについて一見
して判別出来るものであればどのような方法を用いても
よい。

例えば第９図に示すように修正したリストの表示の部分
を消滅させてもよい。

又、第10図に示すような修正したリストの表示の部分を
青色や赤色の色彩14によって囲んでも良い。

そして、次のエラーを修正する場合は、ステップ(31)に
戻り、再びエラー内容リスト及びエラーリストを見て、
エラー箇所とエラー内容から、エラーを修正することが
できる。

また、ステップ(36)に示すように、複雑な原因のあるエ
ラーには、要チェック回路画面を表示部６からプリンタ
を用いてプリントアウトし、他の画面と対比しながら、
検討することもできる。

これにより、シミュレーションに用いたテストパターン
波形自体が間違っていることを発見することもできる。

【図面の簡単な説明】

図面第１〜８図は、本考案の実施例を示すもので、第１
図は論理回路をブロック化した回路図、第２図はフロー
チャート図、第３図はＤＲＣ機能部でエラーを発見する
態様の１例を示す図、第４図はエラー内容ファイルリス
トの１例を示す図、第５図はエラーリストの１例を示す
図、第６図はタイミングチャート図を示す図、第７図は
回路活性化率の表示を示す図、第８図はフォルトトレー
スによって示される画面構成を示す図、第９図はエラー
修正済み表示の１例を示す図、第10図はエラー修正済み
表示の１例を示す図、第11図はエラー内容表示の１例を
示す図、第12図はエラーリスト表示の１例を示す図、第
13図はエラー修正済み表示の１例を示す図、図面第14、1
5図は従来の装置を示すもので、第14図は従来装置の論
理回路をブロック化した回路図、第15図はエラーリスト
の１例を示す図である。 １……作図機能部、３……ＥＲＣ機能部、４……シミュ
レーション機能部、５……シミュレーション結果照合機
能部、６……表示部、12……エラー修正済み箇所確認機
能部。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】マウス等の作図信号出力機からの信号に応
   じて回路図を作図する作図機能部と、作図機能部で作図
   された図面のデザイン上のエラーをチェックしデザイン
   エラー信号として出力するＤＲＣ機能部と、ＤＲＣ機能
   部でチェックした図面の電気論理上のエラーをチェック
   し電気的エラー信号として出力するＥＲＣ機能部と、Ｅ
   ＲＣ機能部でチェックした図面のデータとあらかじめ登
   録されたアナログパラメータとを読み、シミュレーショ
   ンを行うシミュレーション機能部と、シミュレーション
   機能部でシミュレーションした結果とあらかじめ登録さ
   れたテストパターン波形とを照合するシミュレーション
   結果照合機能部と、上記デザインエラー信号と電気的エ
   ラー信号とシミュレーション結果とに応じて、回路図上
   にエラー箇所を表示する表示部とを備えてなる論理回路
   の作図及びシミュレーション装置において、エラーの修
   正をおこなった箇所を確認するエラー修正済み信号を上
   記表示部へ出力するエラー修正済み箇所確認機能部を備
   えたことを特徴とするエラー修正済み箇所表示装置。