JPH0664541B2 - コマンド処理装置 - Google Patents

コマンド処理装置

Info

Publication number
JPH0664541B2
JPH0664541B2 JP60024451A JP2445185A JPH0664541B2 JP H0664541 B2 JPH0664541 B2 JP H0664541B2 JP 60024451 A JP60024451 A JP 60024451A JP 2445185 A JP2445185 A JP 2445185A JP H0664541 B2 JPH0664541 B2 JP H0664541B2
Authority
JP
Japan
Prior art keywords
command
input
execution
commands
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60024451A
Other languages
English (en)
Other versions
JPS61184647A (ja
Inventor
義則 高橋
文貞 山崎
桂 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP60024451A priority Critical patent/JPH0664541B2/ja
Publication of JPS61184647A publication Critical patent/JPS61184647A/ja
Publication of JPH0664541B2 publication Critical patent/JPH0664541B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 <発明の技術分野> この発明は、コンピュータを応用した各種機器の開発段
階などにおいて、機器に各種コマンドを与えて応答動作
を実行するコマンド処理装置に関する。
<発明の概要> この発明は、コンピュータ機器において、コマンド入力
装置から与えられたコマンド列を記憶しておき、そのコ
マンド列の各コマンドを所定の時間間隔で順番に呼び出
して実行させることにより、そのコマンド列に対する応
答動作を実行し、これに基づき応答動作の試験を能率よ
く行えるようにしたものである。
<発明の背景> コンピュータ応用機器の開発段階では様々な手法によ
り、様々な目的をもった試験が行われる。例えば、キー
ボードなどの入力装置から各種のコマンドを与え、その
コマンドに対して機器が意図どおりに応答するかどうか
を確認する試験も良く行われる。この場合、ある動作を
試験するために、多数のコマンドを順番に入力しなけれ
ばならないのが普通である。しかも、その一連のコマン
ド入力操作を何回も繰り返さなければならない。
上記のようなコマンド入力操作は大変煩わしいもので、
何回も繰り返すうちにコマンドの入力順番を間違ったり
する。機器の応答を確認する作業がこれに加わるのであ
るから、コマンド入力操作に煩わされていると、動作試
験の能率それに信頼性も低下する。
<発明の目的> この発明の目的は、一連のコマンドを繰り返し与えて応
答動作を実行する作業を、能率よく間違いなく行えるよ
うにしたコマンド処理装置を提供することにある。
<発明の構成と効果> 上記目的を達成する発明であるコマンド処理装置は、コ
マンド列を記憶する手段と、前記コマンド列を実行する
ための、複数の異なる実行手順と、前記実行手順のうち
任意の手順を選択する選択手段と、前記選択手順によっ
て選択された実行手順にしたがって、前記記憶手段から
コマンド列を読み出して実行する実行手段とから構成す
る。
この発明によるコマンド処理装置を用い、コンピュータ
機器の動作試験を行う場合、あるコマンド列を正しい順
番で1度入力して記憶させれば、繰り返しコマンド入力
操作を行うことなく、上記のコマンド列を順番に与える
動作試験を何回でも繰り返し行うことができる。また、
そのときの各コマンドの呼び出し/実行間隔を自由に設
定できるので、各コマンドに対する応答確認時間を必要
に応じて決定できる。したがって、この種の動作試験を
従来よりはるかに高能率に行うことができ、また信頼性
をも高めることができる。
<実施例> 第2図にこの発明が適用されるコンピュータ機器のシス
テム構成の概略を示している。10は機器の中枢である
CPU、12はプログラムやデータを記憶する主メモ
リ、14と16はマン・マシンのインターフェイスであ
るコマンド入力装置と表示装置、18はこの発明に係わ
るコマンド表が作成される補助メモリである。
第1図のフローチャートにこの発明の一実施例を示して
いる。オペレータは、表示装置16を見ながらコマンド
入力装置14のキーボードを操作し、所望のコマンドを
入力する。この入力をCPU10はステップ101で受
け付け、次のステップ102で入力コマンドがコマンド
A;コマンドB;コマンドCのいずれかであるかをチェ
ックする。コマンドA、B、C以外の通常のコマンドで
あれば、次のステップ103で、入力コマンドを補助メ
モリ18のコマンド表に所定の順に従って記憶する。そ
して、次のステップ104で入力コマンドを実行し、最
初のステップ101に戻り、次のコマンドが入力される
のを待つ。
したがって、オペレータが入力装置14により次々とコ
マンドを入力すると、それが順次実行されるとともに、
入力した一連のコマンドが上記コマンド表に記憶され
る。そしてある一連のコマンド列を入力し終えたなら
ば、前述のコマンドA、B、Cのいずれかを入力する。
まずコマンドAを入力した場合の動作を説明する。この
場合ステップ102からステップ201側へ進み、上述
のコマンド表から一連のコマンド列の先頭のコマンドを
呼び出し、次のステップ202でそのコマンドを実行す
る。次のステップ203では、タイマに設定された一定
時間だけ待ち、ステップ204へ進む。このタイマの設
定時間は、入力装置14のキー操作によって予め任意に
決めることができる。ステップ204では、コマンド表
中の次の順番のコマンドを指示(セット)する。そして
ステップ205で、コマンド表中の最後のコマンドまで
実行したかどうかを判定し、最後に達していなければス
テップ201に戻り、次のコマンドをコマンド表から呼
出し、実行し(ステップ202)、一定時間待ち(ステ
ップ203)、次のコマンドにセットする(ステップ2
04)、という動作を繰り返す。つまり、コマンド表に
記憶しておいた一連のコマンド列が、指定した時間おき
に順番に呼び出されて実行される。コマンド列の最後ま
で実行すると、ステップ205からステップ101側へ
戻る。また、コマンド列の最後に達する前に、入力装置
14から現在の動作を中断させる他のコマンドが入力さ
れた場合も、ステップ101側へ戻る。
次にコマンドBについて説明する。コマンドBが入力さ
れたとき、ステップ102からステップ301→302
→303→304と進む。このステップ301〜304
は、前述のステップ201〜205におけるステップ2
03を削除したものに相当する。すなわち、コマンド列
の呼び出しの待ち時間をなくし、あるコマンドの呼出し
/実行からの次のコマンドの呼出し/実行にすぐに移行
する。この点のみがコマンドAと異なる。
次にコマンドCについて説明する。コマンドCが入力さ
れたとき、ステップ102からステップ401→402
→403→404→405と進む。このステップ401
〜405は前述のコマンドBの場合のステップ301と
302の間にステップ402を加入したものに相当す
る。このステップ402は、入力装置14からコマンド
の実行を指示する入力か、あるいは他のコマンド入力が
あるのを待つルーチンである。つまり、ステップ401
で呼び出したコマンドを無条件に実行するのではなく、
入力装置14による実行指示があって初めて、ステップ
403でそのコマンドを実行する。また、他のコマンド
が入力された場合はステップ402から別の処理に進
み、その処理後にステップ101側へ戻る。この別の処
理としては、上記コマンド表のコマンド列を部分的に書
き換える処理などがある。これによれば、一度作成した
コマンド列を実行させつつ部分修正することもできる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すフローチャート、第2
図は本発明を適用したコンピュータ機器のブロック図で
ある。 10…CPU 14…コマンド入力装置 18…補助メモリ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】コマンド列を記憶する手段と、 前記コマンド列を実行するための、複数の異なる実行手
    順と、 前記実行手順のうち任意の手順を選択する選択手段と、 前記選択手順によって選択された実行手順にしたがっ
    て、前記記憶手段からコマンド列を読み出して実行する
    実行手段とを備えたことを特徴とする、コマンド処理装
    置。
JP60024451A 1985-02-13 1985-02-13 コマンド処理装置 Expired - Lifetime JPH0664541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60024451A JPH0664541B2 (ja) 1985-02-13 1985-02-13 コマンド処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60024451A JPH0664541B2 (ja) 1985-02-13 1985-02-13 コマンド処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8025939A Division JPH08328893A (ja) 1996-01-19 1996-01-19 コマンド処理および方法

Publications (2)

Publication Number Publication Date
JPS61184647A JPS61184647A (ja) 1986-08-18
JPH0664541B2 true JPH0664541B2 (ja) 1994-08-22

Family

ID=12138518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60024451A Expired - Lifetime JPH0664541B2 (ja) 1985-02-13 1985-02-13 コマンド処理装置

Country Status (1)

Country Link
JP (1) JPH0664541B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2618387B2 (ja) * 1987-02-19 1997-06-11 日本電信電話株式会社 情報処理装置の試験方法
JPH01112435A (ja) * 1987-10-27 1989-05-01 Matsushita Electric Ind Co Ltd マイクロプロセッサーの機能検査方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014351A (ja) * 1983-07-05 1985-01-24 Nec Corp 自動試験方式
JPS60239841A (ja) * 1984-05-15 1985-11-28 Nec Corp 試験診断自動操作方式

Also Published As

Publication number Publication date
JPS61184647A (ja) 1986-08-18

Similar Documents

Publication Publication Date Title
JPH0664541B2 (ja) コマンド処理装置
JPS62125440A (ja) 試験実施方式
JP3143330B2 (ja) プログラマブルコントローラ
JPH08328893A (ja) コマンド処理および方法
JPS61210415A (ja) Crtキ−入力操作装置
JPS61131124A (ja) 会話入力処理方式
JP2932805B2 (ja) 自動実行装置
JP3182621B2 (ja) テスト用プログラムモニタ装置
JP2749093B2 (ja) プログラム作成方法
JPH0895612A (ja) Sfcプログラム開発装置
JPS63157244A (ja) 周辺装置試験プログラムデバグ方式
JPH064348A (ja) プログラムデバッグ方式
JPH1173343A (ja) プログラム試験装置及び記憶媒体
JPH07319730A (ja) テスト・デバッグ方法
JPH04151739A (ja) 情報処理システムの試験方式
JPS63182752A (ja) 結果保存可能な単体テスト支援システム
JPH05127945A (ja) プログラム実行状況解析方式
JPH06176024A (ja) データ処理方式及び装置
JPS63204438A (ja) 装置試験方式
JP2001282573A (ja) デバッガにおける配列データの表示装置
JPS62131341A (ja) コンピユ−タの試験方式
JPH02115941A (ja) 情報処理装置試験方式
JPS6344251A (ja) 診断方式
JPH05120026A (ja) 言語処理プログラム作成装置
JPH07262053A (ja) 情報処理装置