JPS58181345A - 通信装置 - Google Patents

通信装置

Info

Publication number
JPS58181345A
JPS58181345A JP57063698A JP6369882A JPS58181345A JP S58181345 A JPS58181345 A JP S58181345A JP 57063698 A JP57063698 A JP 57063698A JP 6369882 A JP6369882 A JP 6369882A JP S58181345 A JPS58181345 A JP S58181345A
Authority
JP
Japan
Prior art keywords
execution route
route display
failure
ram
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57063698A
Other languages
English (en)
Inventor
Minoru Murano
村野 実
Takeshi Kubota
健 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP57063698A priority Critical patent/JPS58181345A/ja
Publication of JPS58181345A publication Critical patent/JPS58181345A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Facsimiles In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は所定のプログラムに従って動作シーケンスを制
御する中央処理装置を有する通信装置に関するものであ
る。
従来は、無人で起動停止を行うファクシミリ受信・装置
等のように、無人で遠隔操作される通信装置においては
、障害が発生した場合に、その原因を追及して、その障
害に適確かつ迅速に対処することが困難であった。
本発明は、前記従来の欠点を解消するべくなされたもの
で、障害が発生した場合、その障害に至った経過を容易
に知ることができ、これによりその障害の発生原因を容
易に発見し、その障害に適確かつ迅速に対処することが
できる通信装置を提供することを目的とする。
本発明による通信装置は、所定のプログラムに従ってそ
の通信装置の動作シーケンスを制御する中央処理装置を
有する通信装置において、メモリにそれぞれ相互に異な
るシーケンス実行ルート表示符号を書き込ませる命令を
、前記プログラム中の複数箇所に設け、障害発生時には
、前記メモリに書き込まれた前記シーケンス実行ルート
表示符号を表示器に表示させることにより、その障害に
至った経過を容易に知ることができるようにしたもので
ある。
第1図は本発明の一実施例によるファクシミリ受信装置
の要部のブロック図であり、1はマイクロプロセッサか
らなる中央処理装置(以下、CPUとする)、2はリー
ドオンリーメ舌り(以下、kLOMとする)、3はリー
ドライトメモリ(以下、RAMとする)、4は入カスイ
・ノチ、6は表示器である。
第2図において、PはROM2内のフロクラへQ(l−
1t、RAM3の内容をそれぞれ示している。
前記CPU1は、ROM2内に格納されたプログラムに
従って、この通信装置の動作シーケンスを制御するよう
になっている。また、前記プログラム中の適当箇所(複
数)には、RAM3にシーケンス実行ルート表示符号A
、B、・・・、Zをそれぞ1き込ませる命令” I b
l・・・2が設けられている。
したがって、CPU1は前記プログラムを実行して行く
過程において、命令とに到達すると、シーケンス実行ル
ート表示符号AをRAM3に書き込み、さらに前記プロ
グラムの実行を続け、次に命令すに到達したならば、シ
ーケンス実行ルート表示符号BをRAM5のうちの、前
記符号Aが書き込まれているアドレスの次のアドレスに
書き込むO 以下同様にして、CPU1il−j、、前記プログラム
の実行過程中において、前記各命令に到達する毎に、そ
の命令に対応するシーケンス実行ルート表示符号を順次
RAM5に書き込んで行く。
そして、障害発生時には、CPU1は、入力スイッチ4
がオンされる毎に、RAM3に書き込まれているシーケ
ンス実行ルート表示符号を、RAM3への書き込み順と
逆の順序で(すなわち、一番最後に書き込まれたものか
ら)、順次表示器6に表示させる。
したがって、障害発生時には、前記のようにして表示器
5に表示されたシーケンス実行ルート表示符号を確認す
ることにより、障害に至るまでのシーケンスの実行ルー
トを極めて容易に知ることができ、これによりその障害
の原因を追及し、その障害に対処することが極めて容易
になる。
なお、前記実施例では、シーケンス実行ルート表示符号
を表示器に表示させる際、メモリ(1−IAM3)への
書き込み順と逆の順序で表示させているが、メモリへの
書き込み順に表示させてもよいし、適当数のシーケンス
実行ルート表示符号を同時に表示器に表示させてもよい
また、本発明はファクシミリ受信装置のみならず他の種
の通信装置にも適用できることは言うまでもない。
以上のように本発明によれば、障害が発生した場合、そ
の障害に至った経過を容易に知ることができ、これによ
り、その障害の発生原因を容易に発見し、その障害に適
確かつ迅速に対処することができるという優れた効果を
得られる。
【図面の簡単な説明】
第1図は本発明の一実施例によるファクシミリ受信装置
の要部のプロ1.り図、第2図は前記ファクシミリ受信
装置の動作説明図である。 1・・・・・・中央処理装置、2・・・・・・リードオ
ンリーメモリ、3・・・・・リードライトメモリ、4・
・・・・・入力スイッチ、6・・・・・・表示器、A、
B 、・・・・Z・・・・・・シーケンス実行ルート表
示符号、a、b、・・・・2・・・・・・シーケンス実
行ルート表示符号を書き込ませる命令。 第1図

Claims (1)

    【特許請求の範囲】
  1. 所定のプログラムに従ってその通信機の動作シーケンス
    を制御する中央処理装置と、それぞれ相互に異なるシー
    ケンス実行ルート表示符号を書き込ませる命令が複数箇
    所に設けられたプログラムを記憶するメモリと、前記メ
    モリに書き込まれた前記シーケンス実行ルート表示符号
    を表示可能な表示器とを備えることを特徴とする通信装
    置。
JP57063698A 1982-04-15 1982-04-15 通信装置 Pending JPS58181345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57063698A JPS58181345A (ja) 1982-04-15 1982-04-15 通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57063698A JPS58181345A (ja) 1982-04-15 1982-04-15 通信装置

Publications (1)

Publication Number Publication Date
JPS58181345A true JPS58181345A (ja) 1983-10-24

Family

ID=13236850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57063698A Pending JPS58181345A (ja) 1982-04-15 1982-04-15 通信装置

Country Status (1)

Country Link
JP (1) JPS58181345A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60237744A (ja) * 1984-05-11 1985-11-26 Mitsubishi Electric Corp 通信制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155456A (en) * 1980-04-30 1981-12-01 Fujitsu Ltd Subroutine number display system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155456A (en) * 1980-04-30 1981-12-01 Fujitsu Ltd Subroutine number display system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60237744A (ja) * 1984-05-11 1985-11-26 Mitsubishi Electric Corp 通信制御装置

Similar Documents

Publication Publication Date Title
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
US4792918A (en) Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution
JPS58181345A (ja) 通信装置
JP2610912B2 (ja) 入出力制御システム
JPS6240538A (ja) デ−タ処理装置
JPH0399326A (ja) マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム
JPS63268025A (ja) 操作ガイダンス表示方式
JPS595312A (ja) シ−ケンスコントロ−ラのモニタ装置
JPS61279950A (ja) デバツク装置
JPH0772908A (ja) プログラマブルコントローラ
JPS58121459A (ja) 電子計算機のサ−ビスプロセツサ
JPH0594172A (ja) キヤラクタ表示装置
JPH01125634A (ja) モジュール連携テスト方法
JPS59168528A (ja) イニシヤル・プログラム・ロ−ド方式
JPS61269703A (ja) プログラマブル・コントロ−ラ
JPS62251832A (ja) 電子計算機システム
JPH1011320A (ja) 計算機等の処理装置におけるromプログラムモニタ装置
JPH01232446A (ja) コンピュータのプログラム開発支援装置
JPS6242254A (ja) チヤネルイニシヤライズ方式
JPS5850046A (ja) 情報処理装置
JPS59119412A (ja) プログラマブルコントロ−ラ
JPH01292445A (ja) ファームウェアデバッグ方式
JPS5944659B2 (ja) デ−タ処理システム開発装置
JPS60128508A (ja) Νc指令プログラムのプロツクサ−チ方式
JPS61249140A (ja) マイクロプログラム制御装置