JPH01292445A - ファームウェアデバッグ方式 - Google Patents

ファームウェアデバッグ方式

Info

Publication number
JPH01292445A
JPH01292445A JP63122485A JP12248588A JPH01292445A JP H01292445 A JPH01292445 A JP H01292445A JP 63122485 A JP63122485 A JP 63122485A JP 12248588 A JP12248588 A JP 12248588A JP H01292445 A JPH01292445 A JP H01292445A
Authority
JP
Japan
Prior art keywords
firmware
memory
execution
instructions
identification code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63122485A
Other languages
English (en)
Inventor
Yoshiaki Hashimoto
良昭 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP63122485A priority Critical patent/JPH01292445A/ja
Publication of JPH01292445A publication Critical patent/JPH01292445A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 玖五公ヱ 本発明はファームウェアデバッグ方式に関し、特にファ
ームウェアにおける障害発生時のIll賽原因の解析を
行うためのファームウェアデバッグ方式に間する。
良米肱韮 従来、ファームウェアにおいて障害が発生したときのデ
バッグは、そのファームウェアをシミュレータ上で動作
させるか、あるいは実装置上で動作させることにより行
われていた。
すなわち、シミュレータまたは実装置において実行され
たファームウェアの情報や、ファームウェアの実行によ
り読出されたレジスタの値を装置内の記憶素子に格納し
、そのファームウェアの動作終了後に記憶素子に格納さ
れた値を読出して、記憶素子から読出された値を解析す
ることによりファームウェアの動作の解析が行われてい
た。
このような従来のファームウェアデバッグ方式では、シ
ミュレータ上または実装置上でファームウェアを動作さ
せ、ファームウェアの情報やファームウェアの実行によ
り読出されたレジスタの値が装置内の記憶素子に、この
記憶素子において許される範囲で時間的に連続して格納
されていなので、ファームウェアの動作の解析のポイン
トとなる命令の発生時間間隔が離れている場合には、そ
れらの命令の実行によるファームウェアの情報やレジス
タの値をそのファームウェアの実行時に同時に記憶素子
に格納することができないため、記憶素子に格納するこ
とができたファームウェアの情報やレジスタの値をもと
にして格納できなかったファームウェアの情報やレジス
タの値を推測し、それらの値により解析を行わねばなら
ないという欠点がある。
また、ファームウェアの動作の解析のポイントとなる命
令の発生時間間隔が離れている場合に、それらの命令の
実行によるファームウェアの情報やレジスタの値を記憶
素子に全て格納するには、トラップ条件を変化させなが
ら、有効なファームウェアの情報やレジスタの値が得ら
れるまで繰返しファームウェアを動作させなければなら
ないという欠点がある。
1肌立亘煎 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、ファームウェアの動作の解析のポイント
となる命令の発生時間間隔が離れている場合でも、それ
らの命令を実行順に一連の動作としてとらえることがで
き、ファームウェアのデバッグや障害発生時における障
害の解析に要する時間を短縮することができるファーム
ウェアデバッグ方式の提供を目的とする。
1肌血璽旦 本発明によるファームウェアデバッグ方式は、複数の命
令からなるファームウェアにより制御される情報処理装
置のファームウェアデバッグ方式であって、前記複数の
命令のうち予め選択された命令に対応して設定された職
別情報を格納する第1の格納手段と、前記ファームウェ
アの実行時に、前記命令の実行とともに前記第1の格納
手段から読出された前記識別情報を前記命令の実行順に
格納する第2の格納手段とを設け、前記ファームウェア
の実行後に前記第2の格納手段に格納された前記識別情
報により前記ファームウェアのデバッグを行うようにし
たことを特徴とする。
尺1■ 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る9図において、本発明の一実施例による情報処理装置
は、操作パネル1と、制御装置2と、コントロールメモ
リ3と、識別コード用メモリ4と、トレースメモリ5と
を含んで構成されている。
操作パネル1からは以下の操作が行われる。
(1)ファームウェア解析のポイントとなるファームウ
ェア命令のアドレスを入力する操作。
(2)操作(1)のファームウェア命令のアドレスに対
応する識別コードを設定する操作。
(3)ファームウェアの処理終了のアドレスを設定する
操作。
(4)ファームウェアの実行開始の指示を入力する操作
(5)ファームウェアの実行停止の指示を入力する操作
(6)トレースメモリ5のポインタ(図示せず)を“0
′″に戻す操作。
(7)識別コード用メモリ4を“0′クリアする操作。
(8)トレースメモリ5のポインタを操作パネル1に表
示する操作。
(9)トレースメモリ5の内容をポインタの値が“O”
の位置から順次表示する操作。
尚、上述の操作(1)〜〈9)を行わせるために、情報
処理装置に既に設置されているオペレーションパネルを
操作パネル1として用いることもできる。
制御装置2は上述の操作パネル1の操作(1)〜(9)
を実現し、ファームウェア実行中に実行されているファ
ームウェア命令に対応する識別コードをチエツクし、そ
の識別コードが有効であればその識別コードをトレース
メモリ5に格納する。
このとき、トレースメモリ5のポインタはインクリメン
トされる。
コントロールメモリ3にはファームウェア命令が格納さ
れており、ファームウェアの実行時にこのファームウェ
ア命令が順次読出されて実行される。
識別コード用メモリ4は操作パネル1の操作によりコン
トロールメモリ3に格納されたファームウェア命令のア
ドレスに対応して設定された識別コードが格納される。
この識別コード用メモリ4は4ビット幅で、コントロー
ルメモリ3のアドレスに対応するアドレスが付されてい
る。
識別コード用メモリ4に格納される識別コードはOl(
を無効とし、他の識別コードIH〜15Nを全て有効と
する。
トレースメモリ5は4ビットXmワード(mは正の整数
)で、ファームウェアが実行されているときに制御装置
2で有効と判定された識別コードが格納される。このト
レースメモリ5のポインタの値が「m」になると、ファ
ームウェアが実行中であってもトレースメモリ5への識
別コードの格納は中止され、トレースメモリ5への識別
コードの格納中止が操作パネル1に表示される。
本発明の一実施例による情報処理装置で動作するファー
ムウェアは、情報処理装置の電源投入後に直ぐ実行が開
始されるのではなく、操作パネル1からの操作により実
行が開始されるようになっている。
次に、本発明の一実施例の動作について説明する。
ファームウェアのデバッグを行うとき、操作者は情報処
理装置に電源を投入すると、操作パネル1を操作してト
レースメモリ5のポインタを“0”に戻し、識別コード
用メモリ4を“0”クリアする[操作(7)、(8)]
識別コード用メモリ4を“0”クリアすると、操作者は
操作パネル1の操作によりファームウェア解析のポイン
トとなるファームウェア命令のアドレスを入力し、その
ファームウェア命令のアドレスに対応する識別コードを
設定して識別コード用メモリ4に格納する[操作(1)
、(2)]。
操作者はファームウェア解析のポイントとなるファーム
ウェア命令のアドレスをすべて入力し、そのファームウ
ェア命令のアドレスに対応する識別コードをすべて設定
すると、ファームウェアの処理終了のアドレスを設定す
る[操作(3)]。
フファームウニの処理終了のアドレスを設定すると、操
作者は操作パネル1によりファームウェアの実行開始の
指示を入力する[操作(4)]。
情報処理装!では操作パネル1を介してファームウェア
の実行開始の指示が入力されると、順次コントロールメ
モリ3からファームウェア命令を読出してファームウェ
アの実行を開始する。
ファームウェアの実行が開始されると、制御装置2はコ
ントロールメモリ3からファームウェア命令が読出され
るたびに、識別コード用メモリ4からコントロールメモ
リ3からのファームウェア命令に対応する識別コードを
読出してチエツクし、その識別コードが有効であればト
レースメモリ5に格納していく。
識別コードのトレースメモリ5への格納はファームウェ
アの実行アドレスがファームウェアの処理終了のアドレ
スとなるか、あるいはトレースメモリ5のポインタの値
が「m」になると中止される。
ファームウェアの実行が終了すると、操作パネル1から
の操作によりトレースメモリ5の内容が読出され、ポイ
ンタの値が′0″の位置から順次操作パネル1上に表示
される[操作(9)]、これにより、ファームウェア解
析のポイントとなるファームウェア命令の実行回数や実
行順序などを知ることができる。
ファームウェアの実行がトレースメモリ5のポインタの
値が「m」になる前に終了した場合には、操作パネル1
からの操作によりトレースメモリ5のポインタを操作パ
ネル1に表示させることによって[操作(8)]、その
ときのポインタの値を知ることができる。
このように、ファームウェア解析のポイントとなるファ
ームウェア命令に耐応して識別コードを設定して識別コ
ード用メモリ4に格納し、該ファームウェア命令の実行
時に識別コード用メモリ4から識別コードを読出し、こ
の識別コードが有効であればトレースメモリ5に格納す
るようにすることによって、ファームウェア解析のポイ
ントとなるファームウェア命令の発生時間間隔が離れて
いる場合でも、トレースメモリ5のトレース内容からそ
れらのファームウェア命令を実行順に一連の動作として
とらえることができる。
よって、ファームウェア命令の実行回数や実行順序など
によりファームウェアのデバッグや障害発生時における
障害の解析を容易に行うことができ、その解析に要する
時間を短縮することができる。
魚jしと丸呆 以上説明したように本発明によれば、ファームウェアを
構成する複数の命令のうち予め選択された命令に対応し
て設定された識別情報を該命令の実行順に格納するよう
にすることによって、ファームウェアの動作の解析のポ
イントとなる命令の発生時間間隔が離れている場合でも
、それらの命令を実行順に一連の動作としてとらえるこ
とができ、ファームウェアのデバッグや障害発生時にお
ける障害の解析に要する時間を短縮することができると
いう効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 1・・・・・・操作パネル 2・・・・・・制御装置 4・・・・・・識別コード用メモリ 5・・・・・・トレースメモリ

Claims (1)

    【特許請求の範囲】
  1. (1)複数の命令からなるファームウェアにより制御さ
    れる情報処理装置のファームウェアデバッグ方式であつ
    て、前記複数の命令のうち予め選択された命令に対応し
    て設定された識別情報を格納する第1の格納手段と、前
    記ファームウェアの実行時に、前記命令の実行とともに
    前記第1の格納手段から読出された前記識別情報を前記
    命令の実行順に格納する第2の格納手段とを設け、前記
    ファームウェアの実行後に前記第2の格納手段に格納さ
    れた前記識別情報により前記ファームウェアのデバッグ
    を行うようにしたことを特徴とするファームウェアデバ
    ッグ方式。
JP63122485A 1988-05-19 1988-05-19 ファームウェアデバッグ方式 Pending JPH01292445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63122485A JPH01292445A (ja) 1988-05-19 1988-05-19 ファームウェアデバッグ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63122485A JPH01292445A (ja) 1988-05-19 1988-05-19 ファームウェアデバッグ方式

Publications (1)

Publication Number Publication Date
JPH01292445A true JPH01292445A (ja) 1989-11-24

Family

ID=14837015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63122485A Pending JPH01292445A (ja) 1988-05-19 1988-05-19 ファームウェアデバッグ方式

Country Status (1)

Country Link
JP (1) JPH01292445A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219828B1 (en) * 1998-09-30 2001-04-17 International Business Machines Corporation Method for using two copies of open firmware for self debug capability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219828B1 (en) * 1998-09-30 2001-04-17 International Business Machines Corporation Method for using two copies of open firmware for self debug capability

Similar Documents

Publication Publication Date Title
US7100152B1 (en) Software analysis system having an apparatus for selectively collecting analysis data from a target system executing software instrumented with tag statements and method for use thereof
JPS6116100B2 (ja)
JPH01292445A (ja) ファームウェアデバッグ方式
JPH04352245A (ja) シュミレ−ション方式
JPS6020248A (ja) 周期処理方式
JPH02220145A (ja) プログラムトレース方式
JPH04217034A (ja) プログラムトレースの表示方式
KR0175469B1 (ko) 칠프로그램 변수의 가시성 제어방법
JPS62162105A (ja) フロ−チヤ−ト式プログラマブルコントロ−ラ
JPH02235150A (ja) 情報処理装置
JPS6042968B2 (ja) 情報処理装置
JPS63278151A (ja) デバッグ装置
JPH04373036A (ja) 計算機システムのソフトウェア試験装置
JPH0233178B2 (ja)
JPS61147347A (ja) 修理完了確認方式
JPS58181345A (ja) 通信装置
JPS58114239A (ja) コンソ−ル制御方式
JPH06231000A (ja) データ処理装置の試験方法
JPS6274134A (ja) プログラムテスト装置
JPH01255940A (ja) オンライン系ソフトウェアテスト方式
JPS59168528A (ja) イニシヤル・プログラム・ロ−ド方式
JPS59202546A (ja) デバツグ装置
JPS63217433A (ja) プログラム実行制御方式
JPS58114240A (ja) コンソ−ル制御方式
JPH0844591A (ja) シミュレータ