JPS5826585B2 - プログラムデバツグキコウツキデ−タシヨリソウチ - Google Patents

Description

【発明の詳細な説明】 この発明はプログラムが正しく作られているか否か試験
する機能をもったデータ処理装置に関する。

一定の命令セットをもち、これを用いて使用者が作成し
たプログラムに従って動作するデータ処理装置、或いは
プログラムにより動作する、いわゆるインテリジェント
端末装置などのデータ処理装置においては、使用者が作
成したプログラムが使用者の期待通りの機能を発揮する
ように正しくできているか否かを、使用者がそのデータ
処理装置を用いて試験或いは評価、更に修正する必要が
ある。

これをプログラムのデバッグ（又は虫取り）と呼ぶ。

一般に、プログラムをデバッグする際に必要な機能とし
ては、第１にプログラムを実行してゆき、これを停止し
た時に、それ以前に実行した命令の軌跡、即ち実行した
命令のメモリ格納番地のシーケンスがとれることであり
、これをトレース機能又はヒストリダンプ機能と呼ぶ。

第２に停止時にメモリのそのプログラムエリアやワーク
エリアなどの内容を読出し、かつ一時的に変更して修正
できることで、これをメモリ読出及びメモリパッチと称
する。

第３にプログラムの実行を開始する前に予め番地を指定
しておくと、プログラムの実行によりその指定した番地
の命令を実行したときプログラムの実行が止まることに
よって、プログラムが期待通りに動作していることが確
認できることで、これを自動停止機能と呼ぶ。

第４に停止するごとに最初の番地から開始するのでは大
変であり、従ってプログラムを任意の番地から開始させ
、また任意の時間に止めることができることである。

従来のプログラム式データ処理装置では上記のデバッグ
機能はデバッグを手助けするために、特に準備されたプ
ログラムをロードして各命令ノ実行ごとにその番地を記
憶するなどの操作をプログラムにより行なうのが普通で
あった。

このように特別のプログラムを用意する必要があった。

更にトレーサと称するデバッグ用のプログラムにより使
用者のプログラム実行時に、その実行命令の各アドレス
を定められたメモリ内に記憶し、これを使用者プログラ
ムの終了停止時に出力表示することにより上記第１の機
能を実現していた。

このためその誤りが生じた個所を直ちに発見できず、そ
の修正に時間がか＼る欠点があった。

本発明の目的は、デバッグのためのプログラムを特に用
意することなく、またデバッグの時間を短縮するデバッ
グ機構付データ処理装置を提供することにある。

この発明によればスイッチ操作により、通常のプログラ
ムの実行動作よりデバッグ動作に切換えることができ、
デバッグ動作時には１つの命令の実行終了から次の命令
実行の開始まで計時手段により適当な時間をおくと共に
実行中及びその前後のアドレスを表示する。

よって使用者（こ＼ではプログラム設計者でかつ操作者
と仮定）が自分の作成したプログラムの走行している命
令アドレスをゆっくり視て確認することができるので誤
ったプログラムルーチンに流入した時はすぐに止めて誤
りを訂正できる。

つまりデバッグのリアルタイム性が高まり操作性が著し
く向上する０ 次に図面を参照してこの発明によるデータ処理装置の実
施例を説明しよう。

第１図においてメモリ１０に使用者が作成するプログラ
ム、即ちユーザプログラム１０が格納されている。

通常モードでは命令がメモリ１０から読出レジスタ１１
に読出され、命令解釈実行（インタプリタ）部１２で実
行される。

命令の読出しは次命令読出部１３が信号線１４を駆動す
ることにより命令解釈実行部１２より信号線１５を通じ
て次命令アドレス情報をアドレスレジスタ１６にセット
して起動して行なわれる。

次命令読出部１３は同時に１命令サイクル起動部１７を
駆動し、これより１命令サイクルの後に終了信号が信号
線１８を通じ、更に次の命令読出用ゲート１９を通じて
次命令読出部１３を駆動する。

この通常モードにおいてはデパックスイッチはオフでキ
ー１信号２０に低レベル″ｏｊ＋であってゲート１９が
開いている。

このようにして１命令を実行するごとにゲート１９を通
じて次命令読出部１３が駆動されることにより、次の命
令が読出されて実行することが繰返され、メモリ１０中
のユーザプログラムは自動的に実行される。

次にデバッグモードにおいてはデバッグスイッチがオン
にされてキー１信号２０は高レベル゛１′′になり、ゲ
ート１９は遮断される。

よって１命令が実行され終った時、即ち１命令サイクル
終了時に、起動部１７の信号線１８に生じる終了信号は
次命令読出部１３を駆動することができず、計時回路２
３のみを駆動する。

計時回路２３は駆動されてから一定時間の計時を終了す
ると、タイマオーバーフロー信号２４を発生する。

よって停止キーがオフでキー２信号２５が低レベル”０
″の場合は、キー１信号２０が”１″であるから停止ゲ
ート２６が開いていて、オーバフロー信号２４はこのゲ
ート２６を通じて次命令読出部１３を駆動し、この結果
、次の命令が読出される。

このように次命令読出しは計時回路２３の計時時間だけ
遅れる。

またこのデパックモードにおいてはキー１信号２０が１
″であってこれにより表示ゲート２７も開けられ、１命
令サイクル起動時に次の実行命令がアドレスレジスタ１
６にセットされたタイミングで駆動信号２８がゲート２
７を通じて表示制御部２９を駆動し、アドレスレジスタ
１６の内容を表示制御部２９に取込んで実行番地をＣＲ
Ｔ表示部３０に表示する。

この表示時間は計時回路２３で計時した一定時間となり
、この時間は操作員が十分認識でき、しかも遅すぎてい
らだつことがない程度短い時間に選定される。

従って操作員は表示部３０に表示された実行番地を見て
、プログラムが正しい流れをしているか否かを知ること
ができる。

プログラムが誤った番地に達すると、操作員は停止キー
を押下してキー２信号２５を高レベルｆ＋ １１１にす
る。

これにより停止ゲート２６は閉じてオーバーフロー信号
２４は次命令読出部１３−達することができず、停止状
態になる。

また入力ゲート３３にキー１信号２０、キー２信号２５
、オーバーフロー信号２４が与えられているため、計時
回路２３の計時中に、表示部３０の表示を見て誤りを発
明した時にキー２信号２５を高レベル”１′にするとゲ
ート３３が開き、デバッグ制御部３４が動作する。

よってけん装部３５を操作してけん装部３６、デバッグ
制御部３４を通じてアドレスレジスタ１６や書込レジス
タ３７に所要のデータをセットしてメモリ１０をバッチ
変更、つまり正しい命令に修正することができる。

次にユーザプログラムの命令実行をマイクロプログラム
で実現する場合を第２図を参照して説明する。

これは少なくともマイクロプロセッサ４１とメモリ４２
、鍵盤部４３、表示部４４とファイル装置４５及びクロ
ック装置４６から威る。

マイクロプロセッサ４１ば、ユーザプログラムの命令と
は一般に異なる命令体系をもち、更により速い１命令実
行時間をもつ大規模半導体集積回路のマイクロプロセッ
サである。

メモリ４２は、鍵盤部４３や表示部４４等のハードウェ
アを制御するためのマイクロプログラム群や、ユーザプ
ログラムのインタプリタ、これらをどのような順で取出
してゆくかを示すスケジューラのマイクロプログラムな
どが格納されている。

鍵盤部４３は、例えばＪＩＳで規格化されている配列の
ものと、その他、デパックスイッチや停止キー、ロード
キーなどの特殊スイッチから成る。

表示部４４はＣＲＴディスプレイ装置である。

ファイル装置４５はプログラムやマイクロプログラムを
メモリ４２にロードするために必須のもので、例えばカ
セット磁気テープ装置、フロービーディスク装置、紙テ
ープリーグ装置等である。

まず、マイクロプログラムがファイル装置４５からメモ
リ部４２にロードされ、その後ユーザプログラムが、又
ファイル装置４５からロードされる。

ユーザプログラムのロードの起動はロードキーによって
行なわれ、マイクロプログラムが作動してロードを行な
う。

ロードが終了すると、ロード用マイクロプログラムから
インタプリタへ制御を渡し、ユーザプログラムの開始番
地の命令を実行し始める。

ユーザプログラムの１命令は第３図に示すように命令の
読出しくフェッチ）４７、命令の解釈判定４Ｂ、命令の
実行４９の順に行なわれる。

この第２図の実施例における動作を第４図のフローチャ
ートにより説明する。

通常モード、即ちデパックモードでない時はデパックキ
ー１が押下されていμいので、５０，５４，５５，５６
，５７゜５０ ５４、、、、、のシーケンスで処理実行
し、第３図について述べた場合と変りがない。

キー１が押下されると、マイクロ命令の入力命令でセン
ス判断され、デパックモードに入ったことを示す。

この場合、５０の判断後、５１において表示部４４に次
にフェッチすべき命令の番地を表示する。

表示の仕方は第５図に示す例のように表示部４４の一行
に最後に表示した命令の番地が判るような印（こ５では
４−）をつけて、最後のｎ個（ｎは１行に表示でき命令
アドレスの最大数）をサイクリックに表示する。

図示例では最後の番地は１０２２であり、その前の番地
は１０２１であることなどが表示されている。

△はスペースである。

表示を終えて５２でフラグ１をオンにし、５３でタイマ
の初期値をセットして次の命令実行後、操作者の確認を
容易にするため、一定時間計数する準備をする。

そして５４，５５，５６を実行し５７にてフラグ１がオ
ンになっていることが判断されて５３の方へ進む。

５８ではフラグ１をオフにし、５９で先にセットしたタ
イマを更新する。

タイマはハードウェアのクロックを計数するディジタル
カウンタである。

６０においてタイマがオバーフローし、一定時間が経過
したか否かを調べる。

即ち、計時中は６１の方へ進み、停止キー２が押下され
たか否かを調べる。

停止キー２の押下がないときは６１，５９，６０，６１
，５９゜６０、、、、、と処理を実行し、タイマがオー
バーフローを起した点で、６０から５０へ戻る。

５０へ戻ってからは５０，５１，５２，５３，５４゜５
５．５６，５７，５８，５９，６０，６１，５９゜００
０．を実行し、前と同じシーケンスを繰返す。

よって１命令実行毎に、そのアドレスが表示され、しか
も操作者は確認をするために十分な時間をもつことがで
きる。

次にタイマ計時中にキー２が押下されていた場合は、６
１でこれを検出してタイマの計時を中断し、６２でデバ
ッグ用ルーチンに制御を渡す。

デバッグ用ルーチンには操作者がメモリの内容読出し、
メモリの内容の一部変更、次に自動停止すべきアドレス
のセット、再開始番地のセット、開始起動などを可能に
するものであり、前記デバッグ機能のうち第２〜第４で
述べた機能を含むものである。

即ちプログラムが停止しているときに、鍵盤部４３から
のコマンド（指示）入力を可能にし、そのコマンドに従
った機能を実行し、再開始のコマンドならば６３から５
０へ戻る。

以上述べたようにこの発明によれば、デバッグ用プログ
ラムを使用せず、即ち、従来デバッグ用のプログラムを
別にロードする必要があったが、これをなくシ、デバッ
グ機能を組込ませたため、操作性が良いものになる。

また従来は１度プログラムを実行した後に始めそ命令軌
跡を知ることができたが、この発明では実行と同時に使
用者が確認しうる程度の速度で実行命令の軌跡が表示さ
れ、誤ったプログラムシーケンスに入るや否や止めて調
査することができ、従来より速くかつ容易にデバッグが
できる。

鍵盤部３５．４３としては紙テープその他の入力手段を
使用してもよい。

同様に表示部３０．４４としてはＣＲＴ表示のみならず
、プリンタなどに出力してもよい。

【図面の簡単な説明】

第１図はこの発明によるデータ処理装置の一例を示すブ
ロック図、第２図はその他の例を示すブロック図、第３
図は通常の命令実行を示すフローチャート、第４図は第
２図の動作を示すフローチャート、第５図は表示部の表
示例を示す図である。 １０：メモリ、１２：命令解釈実行部、１３：次命令読
出部、１６：アドレスレジスタ、２〇二デバツグキ一１
信号、２３：計時回路、２５：停止キー２信号、２６：
停止ゲート、３０：表示部、３５：けん盤部、４１：マ
イクロプロセサ、４３：けん盤部、４４二表示部。

Claims (1)

【特許請求の範囲】
1. １ 人力部及び出力部をもつデータ処理装置において、
   デバッグスイッチの状態を検出する手段と、この検出が
   １つの状態にある時は通常にプログラムを実行し、他の
   状態にある時は、１命令実行毎に実行命令の格納番地を
   上記出力部に順次出力する手段と、上記性の状態におい
   て１命令の読出しと次の命令の読出しとの間を、一定時
   間計時する手段と、その計時時間内に停止キーの押下を
   検出して実行を停止させる手段と、その停止時に上記入
   力部からコマンドの指示入力を可能にする手段とを具備
   するデータ処理装置。