JPS6112295B2 - - Google Patents
Info
- Publication number
- JPS6112295B2 JPS6112295B2 JP55031426A JP3142680A JPS6112295B2 JP S6112295 B2 JPS6112295 B2 JP S6112295B2 JP 55031426 A JP55031426 A JP 55031426A JP 3142680 A JP3142680 A JP 3142680A JP S6112295 B2 JPS6112295 B2 JP S6112295B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- control device
- storing
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013500 data storage Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は蓄積プログラム制御システムに関し、
特に蓄積プログラム制御システムにおける自動操
作装置に関する。
特に蓄積プログラム制御システムにおける自動操
作装置に関する。
従来、蓄積プログラム制御システムの試験、と
りわけ蓄積されたプログラムの正当性の検証を助
ける手段として、人手操作により、制御装置の起
動停止、一命令実行、操作者の感知可能な程度の
低速走行、任意のレジスタへの任意のデータの置
数、任意のレジスタの内容表示、などの機能を有
する操作装置は広く使用されて来た。しかしなが
ら、表示をみて操作するための全ての判断は人手
に頼るので、システムを実際動作に近い速度で走
行させながら実行させる事が出来ず、試験が不完
全であるばかりでなく、試験の効率が悪く、かつ
システムの性能評価の手段たり得ないという欠点
があつた。
りわけ蓄積されたプログラムの正当性の検証を助
ける手段として、人手操作により、制御装置の起
動停止、一命令実行、操作者の感知可能な程度の
低速走行、任意のレジスタへの任意のデータの置
数、任意のレジスタの内容表示、などの機能を有
する操作装置は広く使用されて来た。しかしなが
ら、表示をみて操作するための全ての判断は人手
に頼るので、システムを実際動作に近い速度で走
行させながら実行させる事が出来ず、試験が不完
全であるばかりでなく、試験の効率が悪く、かつ
システムの性能評価の手段たり得ないという欠点
があつた。
本発明の第一の目的は、単純な判断を含む操作
指令をあらかじめ記憶しておく手段を設ける事に
より、システムをその本来の動作速度に比較的近
い状態で試験する事を可能にすることにある。ま
たこの結果、一連の複雑な操作よりなる試験を従
来と異なり一切人手介入を避けて繰返し実行する
事を可能にし、試験の客観性、精度、効率の向上
を可能とする自動操作装置を提供することにあ
る。
指令をあらかじめ記憶しておく手段を設ける事に
より、システムをその本来の動作速度に比較的近
い状態で試験する事を可能にすることにある。ま
たこの結果、一連の複雑な操作よりなる試験を従
来と異なり一切人手介入を避けて繰返し実行する
事を可能にし、試験の客観性、精度、効率の向上
を可能とする自動操作装置を提供することにあ
る。
本発明の第二の目的は、プログラムの動作特性
を追求するための効果的なデータ収集手段をもつ
自動操作装置を提供することにある。
を追求するための効果的なデータ収集手段をもつ
自動操作装置を提供することにある。
本発明の第三の目的はシステムの性能評価のた
めの動作時間に関するデータを効果的に収集する
手段を有する自動操作装置を提供することにあ
る。
めの動作時間に関するデータを効果的に収集する
手段を有する自動操作装置を提供することにあ
る。
本発明によれば、蓄積プログラム制御システム
をその本来の動作速度に近い動作状態を保ちなが
ら操作し、かつ、蓄積プログラムの動作状態に関
するデータを収集し、また動作時間に関するデー
タを収集する事を可能とするために、制御装置内
の任意のレジスタ類の内容を読み出す手段と、前
記任意のレジスタ類に任意のデータを置数する手
段と、複数のデータを蓄積する手段と、そこに蓄
積されたデータを前記レジスタ内のデータと比較
する手段と、その比較がどのビツト位置において
なされるべきかを規定する手段とそのビツト位置
指定のためのデータを前記データ蓄積手段から読
み出す手段と、前記比較の一致を検出する手段
と、その比較の一致回数を計数する手段と、その
回数を予め指定する手段と、制御装置の内部クロ
ツク回路の起動停止を制御する手段と、相対時間
を表す内部時計回路と、レジスタ類からのデータ
の読み出し、レジスタ類への置数、レジスタ内の
データの比較、比較の一致回数計数制御装置の起
動停止の動作指令とその順序とを記憶する手段
と、指令によりレジスタから読み出されたデータ
を蓄積する手段と、前記指令が実行された内部時
刻、およびデータがレジスタから読み出された内
部時刻を各々に対応づけて記憶する手段とで構成
される自動操作装置が得られる。
をその本来の動作速度に近い動作状態を保ちなが
ら操作し、かつ、蓄積プログラムの動作状態に関
するデータを収集し、また動作時間に関するデー
タを収集する事を可能とするために、制御装置内
の任意のレジスタ類の内容を読み出す手段と、前
記任意のレジスタ類に任意のデータを置数する手
段と、複数のデータを蓄積する手段と、そこに蓄
積されたデータを前記レジスタ内のデータと比較
する手段と、その比較がどのビツト位置において
なされるべきかを規定する手段とそのビツト位置
指定のためのデータを前記データ蓄積手段から読
み出す手段と、前記比較の一致を検出する手段
と、その比較の一致回数を計数する手段と、その
回数を予め指定する手段と、制御装置の内部クロ
ツク回路の起動停止を制御する手段と、相対時間
を表す内部時計回路と、レジスタ類からのデータ
の読み出し、レジスタ類への置数、レジスタ内の
データの比較、比較の一致回数計数制御装置の起
動停止の動作指令とその順序とを記憶する手段
と、指令によりレジスタから読み出されたデータ
を蓄積する手段と、前記指令が実行された内部時
刻、およびデータがレジスタから読み出された内
部時刻を各々に対応づけて記憶する手段とで構成
される自動操作装置が得られる。
次に図面を参照して本発明について説明する。
図は本発明の一実施例を示すブロツク図であ
る。蓄積プログラム制御になる制御装置１の内部
回路であるレジスタ(a)２ａないしレジスタ（ｎ）
２ｎは第一の選択回路３ａとこれに選択すべき１
個のレジスタ（２ａ〜２ｎのうちの１個）を指定
するレジスタ番号指定回路４とによつて、その出
力が情報レジスタ５に接続され、選ばれたレジス
タ（２ａ〜２ｎのうちの１つ）の内容のデータが
そこに蓄積される。情報レジスタ５の出力はマス
クゲート６を通過し、マスクレジスタ７で指定さ
れたビツトのみが比較回路８に接続され、比較デ
ータレジスタ９の内容と比較される。マスクレジ
スタ７ならびに比較データレジスタ９に置数され
るべきデータの内容は、予めデータ記憶回路１０
に記憶されており、指令記憶回路１１の出力線１
２ａの指示により出力される。比較回路８の一致
出力は計数回路１３で計数されるが、その計数値
はデータ記憶回路１０に予め準備されていて、読
み出されてプリセツトされる。
る。蓄積プログラム制御になる制御装置１の内部
回路であるレジスタ(a)２ａないしレジスタ（ｎ）
２ｎは第一の選択回路３ａとこれに選択すべき１
個のレジスタ（２ａ〜２ｎのうちの１個）を指定
するレジスタ番号指定回路４とによつて、その出
力が情報レジスタ５に接続され、選ばれたレジス
タ（２ａ〜２ｎのうちの１つ）の内容のデータが
そこに蓄積される。情報レジスタ５の出力はマス
クゲート６を通過し、マスクレジスタ７で指定さ
れたビツトのみが比較回路８に接続され、比較デ
ータレジスタ９の内容と比較される。マスクレジ
スタ７ならびに比較データレジスタ９に置数され
るべきデータの内容は、予めデータ記憶回路１０
に記憶されており、指令記憶回路１１の出力線１
２ａの指示により出力される。比較回路８の一致
出力は計数回路１３で計数されるが、その計数値
はデータ記憶回路１０に予め準備されていて、読
み出されてプリセツトされる。
計数が所定の回数行なわれると、順序制御回路
１４が制御され指令記憶回路１１上の次の動作指
令が読み出される。データ記憶回路１０にあらか
じめ準備されているデータが、指令記憶回路１１
の出力線１２ｂにより開かれるゲート１５ａを経
て、置数レジスタ１６、選択回路３ｂを経て、レ
ジスタ２ａ〜２ｎのうちレジスタ番号指定回路４
の中の指定データで選ばれた任意の１つに置数さ
れる。指令記憶回路１１の出力線１２ｃは、順序
制御回路１４を制御して動作指令の逐行順序を制
御する。
１４が制御され指令記憶回路１１上の次の動作指
令が読み出される。データ記憶回路１０にあらか
じめ準備されているデータが、指令記憶回路１１
の出力線１２ｂにより開かれるゲート１５ａを経
て、置数レジスタ１６、選択回路３ｂを経て、レ
ジスタ２ａ〜２ｎのうちレジスタ番号指定回路４
の中の指定データで選ばれた任意の１つに置数さ
れる。指令記憶回路１１の出力線１２ｃは、順序
制御回路１４を制御して動作指令の逐行順序を制
御する。
情報レジスタ５の内容は指令記憶回路１１の出
力線１２ｄで制御されるゲート１５ｂを経て、読
み出しデータ記憶回路１７に記憶される。その時
内部時計回路１８の表示内容も同じくデート１５
ｃを経て、読み出しデータと関連づけて、読み出
しデータ記憶回路１７に記憶される。レジスタ番
号指定回路４は指令記憶回路１１の出力線１２ｅ
でプリセツトされる。おなじく出力線１２ｆは走
行停止回路１９をセツト／リセツトし、制御装置
１の内部回路たるクロツク回路２０の走行停止を
制御する。
力線１２ｄで制御されるゲート１５ｂを経て、読
み出しデータ記憶回路１７に記憶される。その時
内部時計回路１８の表示内容も同じくデート１５
ｃを経て、読み出しデータと関連づけて、読み出
しデータ記憶回路１７に記憶される。レジスタ番
号指定回路４は指令記憶回路１１の出力線１２ｅ
でプリセツトされる。おなじく出力線１２ｆは走
行停止回路１９をセツト／リセツトし、制御装置
１の内部回路たるクロツク回路２０の走行停止を
制御する。
表示回路２１には、ゲート１５ａ、またはゲー
ト１５ｂの出力が与えられ、レジスタ２ａ〜ｎか
らの読み出しデータまたは、これらへの置数デー
タが表示される。内部時計回路１８の出力は順序
制御回路１４で制御されるゲート１５ｄを経て指
令記憶回路１１内の対広した位置に逐行時刻とし
て記憶されるべく接続される。
ト１５ｂの出力が与えられ、レジスタ２ａ〜ｎか
らの読み出しデータまたは、これらへの置数デー
タが表示される。内部時計回路１８の出力は順序
制御回路１４で制御されるゲート１５ｄを経て指
令記憶回路１１内の対広した位置に逐行時刻とし
て記憶されるべく接続される。
データ記憶回路１０、指令記憶回路１１、読み
出しデータ記憶回路１７の内容が、キヤラクタデ
イスプレー（図示されてない）に一覧表示される
技術的可能性及びその効果は説明を要しない。ま
たこれらがフアイル記憶（図示されてない）に転
送され、または、フアイル記憶から転送される技
術的可能性及びその効果も説明を要しない。
出しデータ記憶回路１７の内容が、キヤラクタデ
イスプレー（図示されてない）に一覧表示される
技術的可能性及びその効果は説明を要しない。ま
たこれらがフアイル記憶（図示されてない）に転
送され、または、フアイル記憶から転送される技
術的可能性及びその効果も説明を要しない。
本発明は以上説明したように、制御装置内の任
意のレジスタ類の内容を読み出す手段と、前記任
意のレジスタ類に任意のデータを置数する手段
と、複数のデータを蓄積する手段と、そこに蓄積
されたデータを前記レジスタ内のデータと比較す
る手段と、その比較がどのビツト位置でなされる
べきかを規定する手段と、比較の一致回数を計数
する手段と、その回数を予め指定する手段と、制
御装置の内部クロツクの起動停止を制御する手段
と、相対時間を表す内部時計回路と、レジスタ類
からのデータ読み出し、レジスタ類への置数レジ
スタ内のデータの比較、比較の一致回数計数、制
御装置の起動停止の動作指令とその順序とを記憶
する手段と、指令によりレジスタから読み出され
たデータを蓄積する手段と、前記指令が実行され
た内部時刻、およびデータがレジスタから読み出
された内部時刻を各々に対応づけて記憶する手段
とにより構成する事により蓄積プログラム制御シ
ステムをその本来の動作速度に近い動作状態に保
ちながら任意に操作し、また一連の操作によりな
る試験作順を誤りなく迅速に繰り返す事を許し、
かつ蓄積プログラムの動作状態に関するデータを
収集し、また動作時間性能に関するデータを収集
する事を可能にする事により蓄積プログラム制御
システム、特に蓄積プログラムの正当性の検証作
業の精度、客観性、効率がいちじるしく向上する
事は明白であり、その効果は大きい。
意のレジスタ類の内容を読み出す手段と、前記任
意のレジスタ類に任意のデータを置数する手段
と、複数のデータを蓄積する手段と、そこに蓄積
されたデータを前記レジスタ内のデータと比較す
る手段と、その比較がどのビツト位置でなされる
べきかを規定する手段と、比較の一致回数を計数
する手段と、その回数を予め指定する手段と、制
御装置の内部クロツクの起動停止を制御する手段
と、相対時間を表す内部時計回路と、レジスタ類
からのデータ読み出し、レジスタ類への置数レジ
スタ内のデータの比較、比較の一致回数計数、制
御装置の起動停止の動作指令とその順序とを記憶
する手段と、指令によりレジスタから読み出され
たデータを蓄積する手段と、前記指令が実行され
た内部時刻、およびデータがレジスタから読み出
された内部時刻を各々に対応づけて記憶する手段
とにより構成する事により蓄積プログラム制御シ
ステムをその本来の動作速度に近い動作状態に保
ちながら任意に操作し、また一連の操作によりな
る試験作順を誤りなく迅速に繰り返す事を許し、
かつ蓄積プログラムの動作状態に関するデータを
収集し、また動作時間性能に関するデータを収集
する事を可能にする事により蓄積プログラム制御
システム、特に蓄積プログラムの正当性の検証作
業の精度、客観性、効率がいちじるしく向上する
事は明白であり、その効果は大きい。
図は本発明の一実施例を示すブロツク図であ
る。 １……制御装置、２ａ〜２ｎ……レジスタ、３
ａ〜３ｂ……選択回路、４……レジスタ番号指定
回路、５……情報レジスタ、６……マスクゲー
ト、７……マスクレジスタ、８……比較回路、９
……比較データレジスタ、１０……データ記憶回
路、１１……指令記憶回路、１２ａ〜１２ｆ……
出力線、１３……計数回路、１４……順序制御回
路、１５ａ〜１５ｄ……ゲート、１６……置数レ
ジスタ、１７……読み出しデータ記憶回路、１８
……内部時計回路、１９……走行停止回路、２０
……クロツク回路、２１……表示回路。
る。 １……制御装置、２ａ〜２ｎ……レジスタ、３
ａ〜３ｂ……選択回路、４……レジスタ番号指定
回路、５……情報レジスタ、６……マスクゲー
ト、７……マスクレジスタ、８……比較回路、９
……比較データレジスタ、１０……データ記憶回
路、１１……指令記憶回路、１２ａ〜１２ｆ……
出力線、１３……計数回路、１４……順序制御回
路、１５ａ〜１５ｄ……ゲート、１６……置数レ
ジスタ、１７……読み出しデータ記憶回路、１８
……内部時計回路、１９……走行停止回路、２０
……クロツク回路、２１……表示回路。
Claims (1)
- 【特許請求の範囲】 １ 蓄積プログラム制御方式の制御装置に接続さ
れる操作装置において、制御装置内のレジスタ類
に接続しこれらの内容を読み出す手段ならびに前
記レジスタ類に任意のデータを置数する手段と、
複数のデータを蓄積する手段と、そこに蓄積され
たデータを前記制御装置内のレジスタ内のデータ
と比較する手段と、その比較がどのビツト位置に
おいて為されるべきかを規定する手段と、そのビ
ツト位置指定のためのデータを前記複数のデータ
を蓄積する手段より読み出す手段と、前記比較が
一致した事を検出する手段と、その一致回数を計
数する手段と、その一致回数がある回数に達した
事を検知する手段ならびにその回数を予め指定す
る手段と、前記制御装置内の内部クロツク回路に
接続されこれの起動停止を制御する手段と、デー
タ数値を表示する手段と、前記レジスタ類への置
数、レジスタ内のデータの比較、比較の一致回数
の計数、制御装置の起動停止の動作指令とその順
序とを記憶する手段とを有する事によつて、制御
装置の本来の動作速度に近い速度でこれを操作す
る事を可能にする事を特徴とする自動操作装置。 ２ 特許請求の範囲第１項記載の自動操作装置に
おいて、動作指令とその順序とを記憶する手段を
拡張し、任意のレジスタを指定し、そこに蓄積さ
れたデータを読み出す指令を記憶する手段と、逐
次読み出されたレジスタからのデータを蓄積記録
する手段とを設けたことを特徴とする自動操作装
置。 ３ 特許請求の範囲第１項および第２項記載の自
動操作装置において、内部時計回路を有し、かつ
動作指令とその順序とを記憶する手段ならびに、
逐次読み出されたレジスタからのデータを蓄積す
る手段とを共に振張し、該動作指令が完結した内
部時刻ならびにレジスタから読み出されたデータ
が蓄積された内部時刻を、動作指令または蓄積デ
ータと関連ずけて記憶する手段を有する事を特徴
とする自動操作装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3142680A JPS56127255A (en) | 1980-03-11 | 1980-03-11 | Automatic operating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3142680A JPS56127255A (en) | 1980-03-11 | 1980-03-11 | Automatic operating device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56127255A JPS56127255A (en) | 1981-10-05 |
| JPS6112295B2 true JPS6112295B2 (ja) | 1986-04-07 |
Family
ID=12330909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3142680A Granted JPS56127255A (en) | 1980-03-11 | 1980-03-11 | Automatic operating device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56127255A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0724028B2 (ja) * | 1985-07-24 | 1995-03-15 | 富士通株式会社 | 試験機能を持つ制御装置 |
| JPH0769852B2 (ja) * | 1985-11-15 | 1995-07-31 | 富士通株式会社 | 情報処理装置の試験方法 |
-
1980
- 1980-03-11 JP JP3142680A patent/JPS56127255A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56127255A (en) | 1981-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPS6112295B2 (ja) | ||
| JP3389745B2 (ja) | プログラムの性能測定装置と方法 | |
| JPH0743732B2 (ja) | 収集データの格納方法 | |
| US3846761A (en) | Positioning controlling apparatus | |
| JPH0440725B2 (ja) | ||
| JPS6227418B2 (ja) | ||
| JP2860500B2 (ja) | 熱分折解析装置 | |
| CN107943676A (zh) | 应用操作非易失性存储器的性能测试数据处理方法和装置 | |
| JP3268505B2 (ja) | シーケンス制御信号記録方式 | |
| JP2581214B2 (ja) | 論理シミュレータ | |
| JPH03209542A (ja) | 通信制御プログラムの連動テストデータ自動生成方式及びその装置 | |
| JPS61103254A (ja) | ソフトウエア性能評価方式 | |
| JPS6156525B2 (ja) | ||
| CN118897797A (zh) | 一种基于Web的应用程序访问控制测试方法及系统 | |
| JPS5826585B2 (ja) | プログラムデバツグキコウツキデ−タシヨリソウチ | |
| JPH06259495A (ja) | 論理シミュレーション方式 | |
| JPS6211746B2 (ja) | ||
| JPH03161803A (ja) | プロセス制御装置 | |
| JPH0252293B2 (ja) | ||
| JPH0372932B2 (ja) | ||
| JPS626341A (ja) | 情報処理装置 | |
| JPS62239241A (ja) | 会話型デ−タ処理プログラム自動評価方法 | |
| JPH01187674A (ja) | 自動工程管理装置 | |
| JPS6341950A (ja) | 分岐命令実行測定制御方式 |