JPH0616241B2 - 計算機制御装置の制御方法 - Google Patents
計算機制御装置の制御方法Info
- Publication number
- JPH0616241B2 JPH0616241B2 JP58016031A JP1603183A JPH0616241B2 JP H0616241 B2 JPH0616241 B2 JP H0616241B2 JP 58016031 A JP58016031 A JP 58016031A JP 1603183 A JP1603183 A JP 1603183A JP H0616241 B2 JPH0616241 B2 JP H0616241B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- arithmetic
- signals
- input
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13077—Interlock conditions stored in tables
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、デジタル計算機を適用してなる計算機制御装
置の制御方法に係り、特にインターロックやシーケンス
制御を含む制御に好適なものに関する。
置の制御方法に係り、特にインターロックやシーケンス
制御を含む制御に好適なものに関する。
この種の計算機制御装置の一例としては、プラント等を
制御対象とし、その稼動状態に応じて、プラントを構成
する例えば、圧力，温度，流量，回転数等の各制御対象
に所定の制御信号を送出し、プラント全体を所望とする
状態に制御するものが知られている。
制御対象とし、その稼動状態に応じて、プラントを構成
する例えば、圧力，温度，流量，回転数等の各制御対象
に所定の制御信号を送出し、プラント全体を所望とする
状態に制御するものが知られている。
プラント等の各制御対象は、相互に関連させて制御され
るものであることから、その制御は複雑に関連したイン
ターロックを含んだシーケンス制御となっている。その
一例について、第１図に示す模式的なシーケンス図に沿
って説明する。図において、インターロックブロックダ
イアグラム（以下ＩＢＤと略す）１Ａ〜１Ｅは、入力さ
れる信号を一定の手順で演算処理して信号を出力するよ
うに形成されており、論理演算要素（ＡＮＤ，ＯＲ等）
や算術演算要素（加減乗除，ＰＩＤ制御要素等、時間遅
れ要素等が、所定の演算ブロックになるように接続され
ている。一例として、このＩＢＤ１は模式的に第２図に
示す構成を有しており、入力信号部１１に入力された信
号は、信号伝送路１２と複数の演算要素１３からなる演
算ブロックによって処理され、出力信号部１４から出力
されるようになっている。第１図にもどって、図示ＩＢ
Ｄのうち１Ａ，１Ｂ，１Ｄには、プラントにおける各制
御対象の状態検出信号や制御指令信号等の入力信号２が
入力されており、それらのＩＢＤの出力信号は図示のよ
うに、ＩＢＤ１Ｃ，１Ｄ，１Ｅに入力され、ＩＢＤ
１Ｄ，１Ｅの出力信号は出力制御信号３として、図示さ
れていない各制御対象に送出されるようになっている。
るものであることから、その制御は複雑に関連したイン
ターロックを含んだシーケンス制御となっている。その
一例について、第１図に示す模式的なシーケンス図に沿
って説明する。図において、インターロックブロックダ
イアグラム（以下ＩＢＤと略す）１Ａ〜１Ｅは、入力さ
れる信号を一定の手順で演算処理して信号を出力するよ
うに形成されており、論理演算要素（ＡＮＤ，ＯＲ等）
や算術演算要素（加減乗除，ＰＩＤ制御要素等、時間遅
れ要素等が、所定の演算ブロックになるように接続され
ている。一例として、このＩＢＤ１は模式的に第２図に
示す構成を有しており、入力信号部１１に入力された信
号は、信号伝送路１２と複数の演算要素１３からなる演
算ブロックによって処理され、出力信号部１４から出力
されるようになっている。第１図にもどって、図示ＩＢ
Ｄのうち１Ａ，１Ｂ，１Ｄには、プラントにおける各制
御対象の状態検出信号や制御指令信号等の入力信号２が
入力されており、それらのＩＢＤの出力信号は図示のよ
うに、ＩＢＤ１Ｃ，１Ｄ，１Ｅに入力され、ＩＢＤ
１Ｄ，１Ｅの出力信号は出力制御信号３として、図示さ
れていない各制御対象に送出されるようになっている。
このように構成されるシーケンス制御を、具体的な装置
とする場合を次に考えてみる。まず従来のハードワイヤ
ード方式によれば、第１図図示と同一概念の構成とな
り、複数枚のＩＢＤ１Ａ〜１Ｅを配線によって接続する
ことになる。このようなハードワイヤード方式のもの
は、各演算要素１３又は各ＩＢＤ１の演算処理が同時に
且つ並列に実行され、常に入力信号に対応した出力制御
信号３が送出される。しかし、プラント制御の複雑化及
び高度化に伴いインターロックやシーケンス制御が複雑
になると、上述のハードワイヤード方式のものにあって
は、製作性や信頼性及び経済性等の点で多くの問題があ
る。
とする場合を次に考えてみる。まず従来のハードワイヤ
ード方式によれば、第１図図示と同一概念の構成とな
り、複数枚のＩＢＤ１Ａ〜１Ｅを配線によって接続する
ことになる。このようなハードワイヤード方式のもの
は、各演算要素１３又は各ＩＢＤ１の演算処理が同時に
且つ並列に実行され、常に入力信号に対応した出力制御
信号３が送出される。しかし、プラント制御の複雑化及
び高度化に伴いインターロックやシーケンス制御が複雑
になると、上述のハードワイヤード方式のものにあって
は、製作性や信頼性及び経済性等の点で多くの問題があ
る。
そこで従来、上記したハードワイヤード方式の問題を解
消するため、デジタル計算機を適用してインターロック
やシーケンス制御を行わせる計算機制御装置が提案され
ている。この場合、第２図図示ＩＢＤ１の入力信号部１
１と出力信号部１４には、他のＩＢＤ１又は入・出力信
号２，３との相互接続情報（信号名称、識別記号等）を
記述し、ＩＢＤ１相互の接続関係を定義している。第２
図図示のＩＢＤ１について例示すると、第３図に示すよ
うに、ＩＢＤ１又は演算要素１３の接続情報を入力信号
又は出力信号の識別記号を用いて表わし、演算順序に従
って上方より下方に演算要素１３を配列して、表形式
（以下テーブルと称する）に記述することができる。同
様に各ＩＢＤ１間の接続情報も定義することができる。
消するため、デジタル計算機を適用してインターロック
やシーケンス制御を行わせる計算機制御装置が提案され
ている。この場合、第２図図示ＩＢＤ１の入力信号部１
１と出力信号部１４には、他のＩＢＤ１又は入・出力信
号２，３との相互接続情報（信号名称、識別記号等）を
記述し、ＩＢＤ１相互の接続関係を定義している。第２
図図示のＩＢＤ１について例示すると、第３図に示すよ
うに、ＩＢＤ１又は演算要素１３の接続情報を入力信号
又は出力信号の識別記号を用いて表わし、演算順序に従
って上方より下方に演算要素１３を配列して、表形式
（以下テーブルと称する）に記述することができる。同
様に各ＩＢＤ１間の接続情報も定義することができる。
ところが、計算機の演算処理手順は周知のように、直列
且つ逐次的なものであるから、第１図図示シーケンス図
に合わせて、各ＩＢＤ１Ａ〜１Ｅの演算実行順序を設定
しておかなければならない。その演算実行順序は各々入
力信号２に対応して、最小の演算回数で正しい結果が得
られるように設定する必要がある。すなわち、ＩＢＤ１
Ａにかかる入力信号２が変化した場合、その影響を受け
るＩＢＤ順に、ＩＢＤ１Ａ→１Ｂ→１Ｃ→１Ｄ→１Ｅの
順序で実行すれば、各ＩＢＤにつき１回の塩酸で正しい
出力制御信号３が得られる。仮に、設定されていた演算
順序が１Ａ→１Ｂ→１Ｄ→１Ｃ→１Ｅであると、各１回
の演算のみで正しい出力制御信号３が得られるとは保証
できない。しかしながらどのような場合でも最小の演算
回数で正しい結果が保証されるように、演算実行順序を
設定することは困難であり、しかもＩＢＤ１の数が数１
０〜数１００にもおよぶようなシーケンスを有する場合
には極めて困難なものとなる。
且つ逐次的なものであるから、第１図図示シーケンス図
に合わせて、各ＩＢＤ１Ａ〜１Ｅの演算実行順序を設定
しておかなければならない。その演算実行順序は各々入
力信号２に対応して、最小の演算回数で正しい結果が得
られるように設定する必要がある。すなわち、ＩＢＤ１
Ａにかかる入力信号２が変化した場合、その影響を受け
るＩＢＤ順に、ＩＢＤ１Ａ→１Ｂ→１Ｃ→１Ｄ→１Ｅの
順序で実行すれば、各ＩＢＤにつき１回の塩酸で正しい
出力制御信号３が得られる。仮に、設定されていた演算
順序が１Ａ→１Ｂ→１Ｄ→１Ｃ→１Ｅであると、各１回
の演算のみで正しい出力制御信号３が得られるとは保証
できない。しかしながらどのような場合でも最小の演算
回数で正しい結果が保証されるように、演算実行順序を
設定することは困難であり、しかもＩＢＤ１の数が数１
０〜数１００にもおよぶようなシーケンスを有する場合
には極めて困難なものとなる。
そこで、保証された正しい演算結果を得るため、従来
は、入力信号２の影響を受けるＩＢＤでなくても、各Ｉ
ＢＤ１Ａ〜１Ｅを２回以上、正しい結果が得られると想
定される回数まで複数回演算実行させたり、あるいは、
各ＩＢＤ１Ａ〜１Ｅを周期的にくり返し演算実行させ、
入力信号２の変化時から制御対象に悪影響を与えない範
囲の短い時間内で、正しい出力制御信号３を得るように
している。例えば、ＩＢＤ１Ａの入力信号２に、制御対
象としてのバルブの開閉信号が含まれており、その開閉
の変化によりＩＢＤ１Ｄで制御ゲインが切替るようにな
っている場合を考える。いま、演算順序が１Ａ→１Ｂ→
１Ｄ→１Ｃ→１Ｅで周期的に演算されていると、１回目
の塩酸でバルブ開閉の影響が１Ａから１Ｃまで伝わり、
２回目で１Ｃ→１Ｄ→１Ｅと伝わることとなり、バルブ
開閉に応答した制御ゲインが得られるようにしているの
である。
は、入力信号２の影響を受けるＩＢＤでなくても、各Ｉ
ＢＤ１Ａ〜１Ｅを２回以上、正しい結果が得られると想
定される回数まで複数回演算実行させたり、あるいは、
各ＩＢＤ１Ａ〜１Ｅを周期的にくり返し演算実行させ、
入力信号２の変化時から制御対象に悪影響を与えない範
囲の短い時間内で、正しい出力制御信号３を得るように
している。例えば、ＩＢＤ１Ａの入力信号２に、制御対
象としてのバルブの開閉信号が含まれており、その開閉
の変化によりＩＢＤ１Ｄで制御ゲインが切替るようにな
っている場合を考える。いま、演算順序が１Ａ→１Ｂ→
１Ｄ→１Ｃ→１Ｅで周期的に演算されていると、１回目
の塩酸でバルブ開閉の影響が１Ａから１Ｃまで伝わり、
２回目で１Ｃ→１Ｄ→１Ｅと伝わることとなり、バルブ
開閉に応答した制御ゲインが得られるようにしているの
である。
しかしながら、上述した演算実行法によると制御対象の
状態が変化した時のみ演算を実行すればよい部分のＩＢ
Ｄをも周期的に実行したり、あるいは、制御結果の一意
性を保証するために、重複演算を行う結果、処理負荷が
非常に増大し、演算速度の低下と素子数の増大を招き、
特にＩＢＤの数が多い場合には制御応答性が著しく低下
してしまうという欠点が生ずる。
状態が変化した時のみ演算を実行すればよい部分のＩＢ
Ｄをも周期的に実行したり、あるいは、制御結果の一意
性を保証するために、重複演算を行う結果、処理負荷が
非常に増大し、演算速度の低下と素子数の増大を招き、
特にＩＢＤの数が多い場合には制御応答性が著しく低下
してしまうという欠点が生ずる。
本発明の目的は、単なる周期的な演算や重複演算を排除
し、演算回数を低減して応答性を改善でき、しかも制御
結果の一意性を保証することができる計算機制御装置の
制御方法を提供することにある。
し、演算回数を低減して応答性を改善でき、しかも制御
結果の一意性を保証することができる計算機制御装置の
制御方法を提供することにある。
本発明は、少なくとも１つの入力信号を読み込み一定の
手順で演算処理して少なくとも１つの出力信号を送出す
る演算テーブルを複数有し、予め定められた前記複数の
演算テーブル相互の入出力関係に応じて、各演算テーブ
ルの演算処理を直列逐次的に実行して、被制御対象に制
御信号を出力する計算機制御装置の制御方法において、
前記演算テーブルに入力信号の読み出し先と出力信号の
送出先を指定する接続情報を予め入力するとともに、前
記制御対象から入力される外部入力信号のみにより演算
を実行できる演算テーブルを最上位レベルとし、他の演
算テーブルの出力信号と前記外部入力信号が揃えば演算
を実行できる演算テーブルについては、先に実行可能に
なるものから順次上位レベルとしてレベル付けを行な
い、該レベル付けされた上位の演算テーブルから順に演
算を実行するようにして、上記目的を達成しようとする
ものである。
手順で演算処理して少なくとも１つの出力信号を送出す
る演算テーブルを複数有し、予め定められた前記複数の
演算テーブル相互の入出力関係に応じて、各演算テーブ
ルの演算処理を直列逐次的に実行して、被制御対象に制
御信号を出力する計算機制御装置の制御方法において、
前記演算テーブルに入力信号の読み出し先と出力信号の
送出先を指定する接続情報を予め入力するとともに、前
記制御対象から入力される外部入力信号のみにより演算
を実行できる演算テーブルを最上位レベルとし、他の演
算テーブルの出力信号と前記外部入力信号が揃えば演算
を実行できる演算テーブルについては、先に実行可能に
なるものから順次上位レベルとしてレベル付けを行な
い、該レベル付けされた上位の演算テーブルから順に演
算を実行するようにして、上記目的を達成しようとする
ものである。
また、本発明の他の発明は、前記レベル順位に従って演
算を実行するに際し、処理信号にアナログ信号が含まれ
るものについては全て実行し、処理信号にモード信号し
か含まれないものについては、当該演算テーブルの入力
モード信号の状態が変化したときのみ実行するようにし
て、上記目的を達成しようとするものである。
算を実行するに際し、処理信号にアナログ信号が含まれ
るものについては全て実行し、処理信号にモード信号し
か含まれないものについては、当該演算テーブルの入力
モード信号の状態が変化したときのみ実行するようにし
て、上記目的を達成しようとするものである。
以下、本発明を実施例に基づいて説明する。
第４図に本発明の一実施例の機能ブロック構成図を示
す。
す。
第３図図示のテーブル形式に作成されたＩＢＤは、半導
体メモリやディスク型メモリからなるテーブル記憶部２
１に格納されるようになっている。このＩＢＤは、予め
テーブル制御情報生成部２２によって生成されたテーブ
ル制御情報２３に基づき、テーブル演算制御部２４によ
って順次選択され、この演算制御部２４から出力される
実行指令によって、テーブル演算部２５において演算が
実行されるようになっている。また、この演算に必要な
データは、信号入力装置２６又は演算結果記憶装置２７
に格納されているデータから、入力信号として読み込ま
れるようになっている。テーブル演算部２５における演
算の結果は、信号出力装置２８又は演算結果記憶装置２
７に出力されるようになっている。
体メモリやディスク型メモリからなるテーブル記憶部２
１に格納されるようになっている。このＩＢＤは、予め
テーブル制御情報生成部２２によって生成されたテーブ
ル制御情報２３に基づき、テーブル演算制御部２４によ
って順次選択され、この演算制御部２４から出力される
実行指令によって、テーブル演算部２５において演算が
実行されるようになっている。また、この演算に必要な
データは、信号入力装置２６又は演算結果記憶装置２７
に格納されているデータから、入力信号として読み込ま
れるようになっている。テーブル演算部２５における演
算の結果は、信号出力装置２８又は演算結果記憶装置２
７に出力されるようになっている。
ここで、テーブル制御情報生成部２２の機能構成につい
てさらに詳説する。基本機能として、ＩＢＤ相互間の接
続情報に基づいて、並列処理形式のシーケンスを直列逐
次処理形式に順序づける処理手順決定機能と、ＩＢＤに
入力される信号の種類、即ちプラント制御対象の単なる
段階的状態変化（例えばオン・オフ変化等）を表わすモ
ード信号と、温度又は圧力あるいは制御目標値と実測値
との偏差等のようなアナログ量を表わすアナログ量信号
とを判別して、当該ＩＢＤの演算を実行させるか否かの
処理実行判別機能とを具備している。
てさらに詳説する。基本機能として、ＩＢＤ相互間の接
続情報に基づいて、並列処理形式のシーケンスを直列逐
次処理形式に順序づける処理手順決定機能と、ＩＢＤに
入力される信号の種類、即ちプラント制御対象の単なる
段階的状態変化（例えばオン・オフ変化等）を表わすモ
ード信号と、温度又は圧力あるいは制御目標値と実測値
との偏差等のようなアナログ量を表わすアナログ量信号
とを判別して、当該ＩＢＤの演算を実行させるか否かの
処理実行判別機能とを具備している。
まず、処理手順決定機能のフローチャートが第５図に示
されている。各ＩＢＤの実行順序はレベルNo.Ｉ（Ｉ＝
１，２，……，Ｎ）を付すことによって決定され、この
レベルNo.Ｉは変化のあった入力信号２が直接入力され
ているＩＢＤをレベルNo.１として定義される。つづい
て、レベルNo.１のＩＢＤの出力信号と入力信号２のみ
を入力とするＩＢＤを、レベルNo.２のＩＢＤとするよ
うに順次各ＩＢＤに対してレベルNo.Ｉが割付けられ
る。第５図のステップ３１において、レベルNo.ＩをＩ
＝１として初期値化する。ステップ３２において、制御
装置外部から与えられる入力信号２を入力データ集合エ
リアに取り込む。ステップ３４においてレベルNo.未割
付のＩＢＤを検索し、これに対してレベルNo.の割付け
をおこなう。即ちレベルNo.Ｉまでの割付けが完了し、
レベルNo.（Ｉ＋１）の割付けを行なおうとする場合に
ついて説明する。外部入力信号２とレベルNo.Ｉ以下の
ＩＢＤの出力信号との和集合の中から、所定の入力信号
を全て得ることができるＩＢＤのうち、レベルNo.未割
付のものをレベルNo.（Ｉ＋１）として割付ける。この
ようにして、未割付のＩＢＤがなくなるまで第５図のス
テップ３３〜３６を繰り返し実行し、各ＩＢＤテーブル
は第６図に模式的に示したレベルNo.Ｉ別の待ちエリア
３８Ｉ（Ｉ＝１，２，……，Ｎ）内に順次格納される。
されている。各ＩＢＤの実行順序はレベルNo.Ｉ（Ｉ＝
１，２，……，Ｎ）を付すことによって決定され、この
レベルNo.Ｉは変化のあった入力信号２が直接入力され
ているＩＢＤをレベルNo.１として定義される。つづい
て、レベルNo.１のＩＢＤの出力信号と入力信号２のみ
を入力とするＩＢＤを、レベルNo.２のＩＢＤとするよ
うに順次各ＩＢＤに対してレベルNo.Ｉが割付けられ
る。第５図のステップ３１において、レベルNo.ＩをＩ
＝１として初期値化する。ステップ３２において、制御
装置外部から与えられる入力信号２を入力データ集合エ
リアに取り込む。ステップ３４においてレベルNo.未割
付のＩＢＤを検索し、これに対してレベルNo.の割付け
をおこなう。即ちレベルNo.Ｉまでの割付けが完了し、
レベルNo.（Ｉ＋１）の割付けを行なおうとする場合に
ついて説明する。外部入力信号２とレベルNo.Ｉ以下の
ＩＢＤの出力信号との和集合の中から、所定の入力信号
を全て得ることができるＩＢＤのうち、レベルNo.未割
付のものをレベルNo.（Ｉ＋１）として割付ける。この
ようにして、未割付のＩＢＤがなくなるまで第５図のス
テップ３３〜３６を繰り返し実行し、各ＩＢＤテーブル
は第６図に模式的に示したレベルNo.Ｉ別の待ちエリア
３８Ｉ（Ｉ＝１，２，……，Ｎ）内に順次格納される。
上述の処理手順決定機能により生成されたテーブル制御
情報２３は、各ＩＢＤの識別番号、アドレス情報とレベ
ルNo.Ｉとを含んだものとなっている。このテーブル制
御情報２３に沿ってテーブル演算制御部２４は、第７図
のフローチャートに示すステップ４０〜４６の演算処理
を実行させる制御指令を、テーブル演算機部２５に出力
する。即ち、レベルNo.Ｉの小さなＩＢＤから順次実行
されると、例えば概念的に第８図に示すようなシーケン
スの制御処理がなされる。同一レベルNo.Ｉに割付けら
れたＩＢＤが２以上あるときは、どちらが先に実行され
てもおなじであり、同図においてレベルNo.Ｉの小さな
ものから大きなものへ順次実行される限りにおいては、
各ＩＢＤ１回の演算実行によって、入力信号２の変化に
応動して一意性の保証された出力制御信号３Ａ，３Ｂが
得られる。
情報２３は、各ＩＢＤの識別番号、アドレス情報とレベ
ルNo.Ｉとを含んだものとなっている。このテーブル制
御情報２３に沿ってテーブル演算制御部２４は、第７図
のフローチャートに示すステップ４０〜４６の演算処理
を実行させる制御指令を、テーブル演算機部２５に出力
する。即ち、レベルNo.Ｉの小さなＩＢＤから順次実行
されると、例えば概念的に第８図に示すようなシーケン
スの制御処理がなされる。同一レベルNo.Ｉに割付けら
れたＩＢＤが２以上あるときは、どちらが先に実行され
てもおなじであり、同図においてレベルNo.Ｉの小さな
ものから大きなものへ順次実行される限りにおいては、
各ＩＢＤ１回の演算実行によって、入力信号２の変化に
応動して一意性の保証された出力制御信号３Ａ，３Ｂが
得られる。
次に、テーブル制御情報生成部２２の処理実行判別機能
について、第９図のフローチャート及び第１０図のシー
ケンス図を参照しながら説明する。
について、第９図のフローチャート及び第１０図のシー
ケンス図を参照しながら説明する。
前述したように、シーケンス内で取扱われる信号は、モ
ード信号とアナログ量信号とがある。前者は通常“１”
又は“０”の２値信号であり、校舎はアナログ量をデジ
タル信号に量子化したものであり、後者は連続的に変化
するという点で前者のモード信号とは性質を全く異にす
る。第１０図に示す例において、太線で表わされた信号
伝送ライン４Ａはアナログ量信号を含んだものであり、
細線で表わされた信号伝送ライン４Ｄはモード信号のラ
インである。アナログ量信号は連続的に変化し、またそ
の量を基準として制御するものであるから、信号伝送ラ
イン４Ａによって結ばれているＩＢＤ信号は、制御対象
の時定数よりも十分短かい周期で、且つ継続的に処理さ
れることが、応答性を改善するために望まれ、ＩＢＤ１
Ｆ→１Ｇ→１Ｈ→１Ｌ→１Ｍ→１Ｑの順序で周期的に実
行することが望ましい。これに対し、処理する信号がモ
ード信号のみのＩＢＤの場合、即ち第１０図のＩＢＤ１
Ｋ，１Ｐの場合は、その信号が変化したときだけ演算実
行すればよい。
ード信号とアナログ量信号とがある。前者は通常“１”
又は“０”の２値信号であり、校舎はアナログ量をデジ
タル信号に量子化したものであり、後者は連続的に変化
するという点で前者のモード信号とは性質を全く異にす
る。第１０図に示す例において、太線で表わされた信号
伝送ライン４Ａはアナログ量信号を含んだものであり、
細線で表わされた信号伝送ライン４Ｄはモード信号のラ
インである。アナログ量信号は連続的に変化し、またそ
の量を基準として制御するものであるから、信号伝送ラ
イン４Ａによって結ばれているＩＢＤ信号は、制御対象
の時定数よりも十分短かい周期で、且つ継続的に処理さ
れることが、応答性を改善するために望まれ、ＩＢＤ１
Ｆ→１Ｇ→１Ｈ→１Ｌ→１Ｍ→１Ｑの順序で周期的に実
行することが望ましい。これに対し、処理する信号がモ
ード信号のみのＩＢＤの場合、即ち第１０図のＩＢＤ１
Ｋ，１Ｐの場合は、その信号が変化したときだけ演算実
行すればよい。
したがって、ＩＢＤ出力信号の種類によって、接続先の
ＩＢＤを演算実行させるか否かを判別して制御すること
は、処理負荷を低減して制御の高速応答性の点から望ま
しい。この判別手段は第９図に示すフローチャートの如
くになっている。
ＩＢＤを演算実行させるか否かを判別して制御すること
は、処理負荷を低減して制御の高速応答性の点から望ま
しい。この判別手段は第９図に示すフローチャートの如
くになっている。
第９図のステップ５２において、ＩＢＤの入力信号の種
類を判別する。まず、入力信号が全てモード信号のもの
は、ステップ５３にてデジタルテーブルと定義し、これ
については少なくとも１つの入力信号が変化したとき以
外は演算実行をさせないようにする。一方、入力信号の
中に１つでもアナログ量信号が含まれているものは、ス
テップ５４にてアナログテーブルと定義し、周期的演算
実行の対象ＩＢＤとする。次にステップ５６〜６２にお
いて、前述のテーブル制御情報２３に加え、各ＩＢＤの
各出力信号に対応させて、アナログフラグ又はデジタル
フラグを設定する。
類を判別する。まず、入力信号が全てモード信号のもの
は、ステップ５３にてデジタルテーブルと定義し、これ
については少なくとも１つの入力信号が変化したとき以
外は演算実行をさせないようにする。一方、入力信号の
中に１つでもアナログ量信号が含まれているものは、ス
テップ５４にてアナログテーブルと定義し、周期的演算
実行の対象ＩＢＤとする。次にステップ５６〜６２にお
いて、前述のテーブル制御情報２３に加え、各ＩＢＤの
各出力信号に対応させて、アナログフラグ又はデジタル
フラグを設定する。
このように区分されて生成されたテーブル制御情報２３
にしたがって、テーブル演算部２５において第１１図に
示すフローチャートに沿った演算が実行される。
にしたがって、テーブル演算部２５において第１１図に
示すフローチャートに沿った演算が実行される。
まず、ステップ７１において最初のＩＢＤテーブルにつ
いて、テーブルに記載された命令を先頭から順次実行す
る。そして、ステップ７２〜７３において、ＩＢＤ内の
各演算要素１３Ｊ（Ｊ＝１，２，……，Ｊ）の処理が実
行される。演算要素１３がなにもない場合は終了する。
つづいてステップ７４において、当該ＩＢＤの演算結果
の出力信号の種類と、接続先ＩＢＤの出力信号の種類と
から、接続先ＩＢＤテーブルを起動実行させるか否かの
判断を行なう。つまり、当該出力信号がアナログ量信号
で接続先がアナログテーブルの場合は、接続先ＩＢＤテ
ーブルの演算実行を行なわせるようにする。また、当該
ＩＢＤの出力信号がモード信号で、接続先がアナログテ
ーブルの場合は、そのアナログテーブルは他のＩＢＤの
条件で周期的に起動されているので特に演算実行させる
ようにする必要はない。さらに、当該ＩＢＤの出力信号
がモード信号で、接続先がデジタルテーブルの場合は、
ステップ７５において、当該ＩＢＤの出力信号が状態変
化したか否かを判別し、変化したときのみステップ７６
に移行して、次に演算実行すべきＩＢＤ識別番号を出力
信号の識別番号から検索し、所定レベルNo.の待ちエリ
アに登録し、これによって次のＩＢＤテーブルの起動を
行なわせるようにしている。この起動はステップ７６と
第７図の動作を連続・繰返し実行することによりなされ
る。
いて、テーブルに記載された命令を先頭から順次実行す
る。そして、ステップ７２〜７３において、ＩＢＤ内の
各演算要素１３Ｊ（Ｊ＝１，２，……，Ｊ）の処理が実
行される。演算要素１３がなにもない場合は終了する。
つづいてステップ７４において、当該ＩＢＤの演算結果
の出力信号の種類と、接続先ＩＢＤの出力信号の種類と
から、接続先ＩＢＤテーブルを起動実行させるか否かの
判断を行なう。つまり、当該出力信号がアナログ量信号
で接続先がアナログテーブルの場合は、接続先ＩＢＤテ
ーブルの演算実行を行なわせるようにする。また、当該
ＩＢＤの出力信号がモード信号で、接続先がアナログテ
ーブルの場合は、そのアナログテーブルは他のＩＢＤの
条件で周期的に起動されているので特に演算実行させる
ようにする必要はない。さらに、当該ＩＢＤの出力信号
がモード信号で、接続先がデジタルテーブルの場合は、
ステップ７５において、当該ＩＢＤの出力信号が状態変
化したか否かを判別し、変化したときのみステップ７６
に移行して、次に演算実行すべきＩＢＤ識別番号を出力
信号の識別番号から検索し、所定レベルNo.の待ちエリ
アに登録し、これによって次のＩＢＤテーブルの起動を
行なわせるようにしている。この起動はステップ７６と
第７図の動作を連続・繰返し実行することによりなされ
る。
上述したように、本実施例によれば、各ＩＢＤの接続情
報に基づいて、自動的にハードワイヤード方式を概念す
ることのできる並列的な処理手順の直列逐次処理を行な
わせることができ、しかも取扱う信号の種類に応じて不
必要な演算実行を回避していることから、単なる周期的
な重複演算を排除することができ、且つ演算回数を低減
することができる。これによって制御結果の一意性を保
証するとともに、応答性を著しく改善することができる
という効果がある。またこれに伴い、装置の小型化、高
信頼化、低廉化を達成することができる。
報に基づいて、自動的にハードワイヤード方式を概念す
ることのできる並列的な処理手順の直列逐次処理を行な
わせることができ、しかも取扱う信号の種類に応じて不
必要な演算実行を回避していることから、単なる周期的
な重複演算を排除することができ、且つ演算回数を低減
することができる。これによって制御結果の一意性を保
証するとともに、応答性を著しく改善することができる
という効果がある。またこれに伴い、装置の小型化、高
信頼化、低廉化を達成することができる。
因に、一意性の保証された制御結果を得るに要する演算
時間短縮の効果について、第１２図及び第１３図を用い
て説明する。
時間短縮の効果について、第１２図及び第１３図を用い
て説明する。
いま、ＩＢＤ１Ｒ，１Ｓ，１Ｔ，１Ｕ，１Ｖ，１Ｗが、
第１２図に示すシーケンスを形成していたとし、ＩＢＤ
１Ｒの入力信号２が変化してから、正しいＩＢＤ１Ｖの
出力制御信号３Ｄが得られる時点について、従来方式と
本実施例とを比較する。
第１２図に示すシーケンスを形成していたとし、ＩＢＤ
１Ｒの入力信号２が変化してから、正しいＩＢＤ１Ｖの
出力制御信号３Ｄが得られる時点について、従来方式と
本実施例とを比較する。
従来方式によれば、第１３図(a)に示すように矢印８１
の時点になる。これに対し、本実施例の処理手順決定機
能のみによって、第１３図(b)に示すように矢印８２の
時点に短縮することができる。さらに、処理実行判別機
能を付加して、デジタルテーブルについては入力信号変
化時のみ処理するようにすれば、第１３図(c)に示す矢
印８３の時点に正しい出力制御信号３Ｄを得ることがで
きるのである。それらの図から明らかなように、本実施
例によれば大幅に応答性が向上されるという効果があ
る。
の時点になる。これに対し、本実施例の処理手順決定機
能のみによって、第１３図(b)に示すように矢印８２の
時点に短縮することができる。さらに、処理実行判別機
能を付加して、デジタルテーブルについては入力信号変
化時のみ処理するようにすれば、第１３図(c)に示す矢
印８３の時点に正しい出力制御信号３Ｄを得ることがで
きるのである。それらの図から明らかなように、本実施
例によれば大幅に応答性が向上されるという効果があ
る。
以上説明したように、本発明によれば、単なる重複演算
を排除することができ、且つ演算回数を低減することが
でき、しかも制御結果の一意性を保証するとともに、応
答性を著しく向上させることができるという効果があ
る。
を排除することができ、且つ演算回数を低減することが
でき、しかも制御結果の一意性を保証するとともに、応
答性を著しく向上させることができるという効果があ
る。
第１図は模式的に表わされた一例のシーケンス図、第２
図は模式的に表わされたインターロックブロックダイア
グラム図、第３図は第２図図示インターロックブロック
ダイアグラムを表形式に表わした例図、第４図は本発明
の一実施例の適用された計算機制御装置の機能ブロック
図、第５図は第４図図示実施例の主要部のフローチャー
ト、第６図は第５図図示フローチャートを説明するため
の図、第７図は第４図図示実施例の主要部のフローチャ
ート、第８図は第７図図示フローチャートを説明するた
めの図、第９図は第４図図示実施例の主要部のフローチ
ャート、第１０図は第９図図示フローチャートを説明す
るための図、第１１図は第４図図示実施例の主要部のフ
ローチャート、第１２図及び第１３図はそれぞれ第４図
図示実施例の効果を説明するためのシーケンス図とタイ
ムチャートである。 １……インターロックブロックダイアグラム、２……入
力信号、３……出力制御信号、４……信号伝送ライン、
１１……入力信号部、１３……演算要素、１４……出力
信号部、２１……テーブル記憶部、２２……テーブル制
御情報生成部、２３……テーブル制御情報、２４……テ
ーブル演算制御部、２５……テーブル演算部。
図は模式的に表わされたインターロックブロックダイア
グラム図、第３図は第２図図示インターロックブロック
ダイアグラムを表形式に表わした例図、第４図は本発明
の一実施例の適用された計算機制御装置の機能ブロック
図、第５図は第４図図示実施例の主要部のフローチャー
ト、第６図は第５図図示フローチャートを説明するため
の図、第７図は第４図図示実施例の主要部のフローチャ
ート、第８図は第７図図示フローチャートを説明するた
めの図、第９図は第４図図示実施例の主要部のフローチ
ャート、第１０図は第９図図示フローチャートを説明す
るための図、第１１図は第４図図示実施例の主要部のフ
ローチャート、第１２図及び第１３図はそれぞれ第４図
図示実施例の効果を説明するためのシーケンス図とタイ
ムチャートである。 １……インターロックブロックダイアグラム、２……入
力信号、３……出力制御信号、４……信号伝送ライン、
１１……入力信号部、１３……演算要素、１４……出力
信号部、２１……テーブル記憶部、２２……テーブル制
御情報生成部、２３……テーブル制御情報、２４……テ
ーブル演算制御部、２５……テーブル演算部。
Claims (2)
- 【請求項１】少なくとも１つの入力信号を読み込み一定
の手順で演算処理して少なくとも１つの出力信号を送出
する演算テーブルを複数有し、予め定められた前記複数
の演算テーブル相互の入出力関係に応じて、各演算テー
ブルの演算処理を直列逐次的に実行して、被制御対象に
制御信号を出力する計算機制御装置の制御方法におい
て、前記演算テーブルに入力信号の読み出し先と出力信
号の送出先を指定する接続情報を予め入力するととも
に、前記制御対象から入力される外部入力信号のみによ
り演算を実行できる演算テーブルを最上位レベルとし、
他の演算テーブルの出力信号と前記外部入力信号が揃え
ば演算を実行できる演算テーブルについては、先に実行
可能になるものから順次上位レベルとしてレベル付けを
行ない、該レベル付けに従って上位の演算テーブルから
順に演算を実行するようにしてなる計算機制御装置の制
御方法。 - 【請求項２】少なくとも１つの入力信号を読み込み一定
の手順で演算処理して少なくとも１つの出力信号を送出
する演算テーブルを複数有し、予め定められた前記複数
の演算テーブル相互の入出力関係に応じて、各演算テー
ブルの演算処理を直列逐次的に実行して、被制御対象に
制御信号を出力する計算機制御装置の制御方法におい
て、前記演算テーブルに入力信号の読み出し先と出力信
号の送出先を指定する接続情報を予め入力するととも
に、前記制御対象から入力される外部入力信号のみによ
り演算を実行できる演算テーブルを最上位レベルとし、
他の演算テーブルの出力信号と前記外部入力信号が揃え
ば演算を実行できる演算テーブルについては、先に実行
可能になるものから順次上位レベルとしてレベル付けを
行ない、該レベル付けに従って上位の演算テーブルから
順に演算を実行するようにし、該演算を実行するに際し
処理信号にアナログ信号が含まれるものについては全て
実行し、処理信号にモード信号しか含まれないものにつ
いては、当該演算テーブルの入力モード信号の状態が変
化したときのみ実行するようにしてなる計算機制御装置
の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016031A JPH0616241B2 (ja) | 1983-02-04 | 1983-02-04 | 計算機制御装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016031A JPH0616241B2 (ja) | 1983-02-04 | 1983-02-04 | 計算機制御装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59142607A JPS59142607A (ja) | 1984-08-15 |
| JPH0616241B2 true JPH0616241B2 (ja) | 1994-03-02 |
Family
ID=11905198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58016031A Expired - Lifetime JPH0616241B2 (ja) | 1983-02-04 | 1983-02-04 | 計算機制御装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616241B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122343A (ja) * | 1974-08-20 | 1976-02-23 | Fuji Electric Co Ltd | Johokensakuhoshiki |
| US4148842A (en) * | 1978-06-15 | 1979-04-10 | Stauffer Chemical Company | Blends of a polycarbonate resin and interpolymer modifier |
| JPS563964A (en) * | 1979-06-22 | 1981-01-16 | Mitsubishi Electric Corp | High-pressure metal vapor discharge lamp |
| JPS5659303A (en) * | 1979-10-19 | 1981-05-22 | Hitachi Ltd | Automatic implementation control method of control program |
-
1983
- 1983-02-04 JP JP58016031A patent/JPH0616241B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59142607A (ja) | 1984-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4241420A (en) | Disk data control | |
| US4276595A (en) | Microinstruction storage units employing partial address generators | |
| US3868649A (en) | Microprogram control system | |
| JPH0616241B2 (ja) | 計算機制御装置の制御方法 | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| US3846761A (en) | Positioning controlling apparatus | |
| US5345378A (en) | Method and apparatus for operating a programmable controller for controlling a technical process | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPS59183434A (ja) | 命令先取り制御方式 | |
| JPS6235700B2 (ja) | ||
| JP2675081B2 (ja) | 演算処理方式 | |
| JPH02188803A (ja) | データ処理装置 | |
| JP2850568B2 (ja) | 位置決め運転方法 | |
| JPH04321105A (ja) | 位置決め制御方法 | |
| JPS6112295B2 (ja) | ||
| JPS592113B2 (ja) | 磁気バブルメモリ制御方式 | |
| JPH0290205A (ja) | プログラマブルコントローラの位置決め制御方法 | |
| JPS6125167B2 (ja) | ||
| JPS6270951A (ja) | 情報履歴記憶方式 | |
| JPS6248842B2 (ja) | ||
| JPH0667704A (ja) | プロセス制御における無駄時間処理装置 | |
| JPS5932806B2 (ja) | 多変数関数発生装置 | |
| JPH03150611A (ja) | 弁流量制御方法 | |
| JPS59184946A (ja) | デイジタル微分解析機 | |
| JPS6117033B2 (ja) |