JP2675081B2 - 演算処理方式 - Google Patents
演算処理方式Info
- Publication number
- JP2675081B2 JP2675081B2 JP63166717A JP16671788A JP2675081B2 JP 2675081 B2 JP2675081 B2 JP 2675081B2 JP 63166717 A JP63166717 A JP 63166717A JP 16671788 A JP16671788 A JP 16671788A JP 2675081 B2 JP2675081 B2 JP 2675081B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- output
- comparison
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理分野のベクトル演算機構に係り、特
に多くのデータを比較する動作を高速化するのに好適な
演算処理方式に関する。
に多くのデータを比較する動作を高速化するのに好適な
演算処理方式に関する。
記憶装置（ベクトルレジスタ等）内のデータを次々に
比較し、最大値を出力する場合を考える。従来の最大値
出力比較動作を第３図、第４図を用いて説明する。
比較し、最大値を出力する場合を考える。従来の最大値
出力比較動作を第３図、第４図を用いて説明する。
第３図において101はベクトルレジスタ等のデータを
記憶する記憶装置、102はデータを保持するレジスタA,1
03はデータを保持するレジスタB,104は比較動作を行う
比較回路、105は一連の制御を行う制御装置、106は記憶
装置からレジスタA,Bへのデータパス,107はレジスタＢ
からレジスタＡへのデータパス,108は最大値出力パス,1
09は比較回路から制御装置への比較結果伝達パス,110は
制御装置からレジスタＡへのセット信号,111は制御装置
からレジスタＢへのセット信号,112はレジスタＡへのデ
ータセレクト信号,113は制御装置から記憶装置への記憶
装置制御信号,114はレジスタＡへのデータを選択するセ
レクタである。
記憶する記憶装置、102はデータを保持するレジスタA,1
03はデータを保持するレジスタB,104は比較動作を行う
比較回路、105は一連の制御を行う制御装置、106は記憶
装置からレジスタA,Bへのデータパス,107はレジスタＢ
からレジスタＡへのデータパス,108は最大値出力パス,1
09は比較回路から制御装置への比較結果伝達パス,110は
制御装置からレジスタＡへのセット信号,111は制御装置
からレジスタＢへのセット信号,112はレジスタＡへのデ
ータセレクト信号,113は制御装置から記憶装置への記憶
装置制御信号,114はレジスタＡへのデータを選択するセ
レクタである。
（１） 制御装置105より記憶装置制御信号113を介して
記憶装置101へデータ出力要求が出力される。同時に制
御装置105はセレクト信号112を介してセレクタ114をデ
ータパス106を選択する。記憶装置101はデータパス106
を介してレ４ジスタA102,レジスタB103へデータを出力
する。出力されたデータは制御装置105からのセット信
号110,111によってレジスタA102,レジスタB103にセット
される。
記憶装置101へデータ出力要求が出力される。同時に制
御装置105はセレクト信号112を介してセレクタ114をデ
ータパス106を選択する。記憶装置101はデータパス106
を介してレ４ジスタA102,レジスタB103へデータを出力
する。出力されたデータは制御装置105からのセット信
号110,111によってレジスタA102,レジスタB103にセット
される。
（２） レジスタA102,レジスタB103にセットされたデ
ータは、比較回路104で比較される。比較結果は比較結
果伝達パス109を介して制御装置105へ伝達される。
ータは、比較回路104で比較される。比較結果は比較結
果伝達パス109を介して制御装置105へ伝達される。
（３） 制御装置105ではマイクロプログラム制御によ
って比較結果がテストされる。
って比較結果がテストされる。
（４） テスト結果によってレジスタA102のデータがレ
ジスタB103のデータより大きいか、または同じの場合、
記憶装置101よりデータが出力され、データパス106を介
してレジスタB103に出力され、セット信号111によって
セットされる。レジスタA102のデータはセット信号110
が出力されないのでそのままのデータが保持される。
ジスタB103のデータより大きいか、または同じの場合、
記憶装置101よりデータが出力され、データパス106を介
してレジスタB103に出力され、セット信号111によって
セットされる。レジスタA102のデータはセット信号110
が出力されないのでそのままのデータが保持される。
レジスタA102のデータがレジスタB103のデータより小
さい場合、制御装置105はセレクト信号112によってセレ
クタ114がデータパス107を選択するようにし、レジスタ
B103のデータをデータパス107を介してレジスタＡへ転
送させる。同時に記憶装置101はデータパス106を介して
レジスタB103へデータを転送し、セット信号110,111に
よってレジスタ102,レジスタ103にデータがセットされ
る。
さい場合、制御装置105はセレクト信号112によってセレ
クタ114がデータパス107を選択するようにし、レジスタ
B103のデータをデータパス107を介してレジスタＡへ転
送させる。同時に記憶装置101はデータパス106を介して
レジスタB103へデータを転送し、セット信号110,111に
よってレジスタ102,レジスタ103にデータがセットされ
る。
（５） 記憶装置101より転送されたデータが処理デー
タの最後で処理を終了したか検出する。全データを処理
したらデータパス108を介して最大値データをレジスタA
102により出力する。全データ未処理の間は上記の
（２）〜（５）の動作を繰り返す。
タの最後で処理を終了したか検出する。全データを処理
したらデータパス108を介して最大値データをレジスタA
102により出力する。全データ未処理の間は上記の
（２）〜（５）の動作を繰り返す。
第４図は上記（１）〜（５）の動作をフローチャート
にしたものである。
にしたものである。
上記多数データを処理するベクトル演算装置に関する
公知例として特開昭59−160267号がある。
公知例として特開昭59−160267号がある。
上記従来技術はマイクロプログラム制御下の演算処理
装置において、比較判定の際マイクロプログラムによっ
てテストされる為、多重のデータを比較する場合この判
定に費される時間の蓄積により多大な時間を費す事が問
題であった。
装置において、比較判定の際マイクロプログラムによっ
てテストされる為、多重のデータを比較する場合この判
定に費される時間の蓄積により多大な時間を費す事が問
題であった。
本発明の目的はこの多大な時間を費す事なく高速に比
較動作を行う事にある。
較動作を行う事にある。
上記目的は、比較結果によってセットされるレジスタ
を設ける事により達成される。
を設ける事により達成される。
比較結果を反映するレジスタが制御装置に次にセット
するデータを指示する。それによって比較結果をマイク
ロプログラム制御によってテストする必要がないので、
高速に比較動作を行う事ができる。
するデータを指示する。それによって比較結果をマイク
ロプログラム制御によってテストする必要がないので、
高速に比較動作を行う事ができる。
以下、本発明の一実施例を第１図、第２図を用いて説
明する。第１図は本発明の一実施例のブロック図、第２
図はそのフローチャートであり、比較命令による最大値
出力動作を説明するものである。
明する。第１図は本発明の一実施例のブロック図、第２
図はそのフローチャートであり、比較命令による最大値
出力動作を説明するものである。
第１図（ａ）において、301はベクトルレジスタ等の
データを記憶する記憶装置、302はデータを保持するレ
ジスタA,303はデータを保持するレジスタB,304は比較動
作を行う比較回路、305は一連の制御を行う制御回路、3
06は記憶装置からレジスタA,Bへデータパス,307は比較
結果反映レジスタ,308は最大値出力パス,309は比較回路
から比較結果反映レジスタへのデータパス,310はレジス
タＡへのセット信号,311はレジスタＢへのセット信号,3
12は最大値出力セレクト信号,313は制御回路から記憶装
置への記憶制御信号,314は最大値を選択するセレクタ,3
15は比較反映レジスタ出力データパスである。
データを記憶する記憶装置、302はデータを保持するレ
ジスタA,303はデータを保持するレジスタB,304は比較動
作を行う比較回路、305は一連の制御を行う制御回路、3
06は記憶装置からレジスタA,Bへデータパス,307は比較
結果反映レジスタ,308は最大値出力パス,309は比較回路
から比較結果反映レジスタへのデータパス,310はレジス
タＡへのセット信号,311はレジスタＢへのセット信号,3
12は最大値出力セレクト信号,313は制御回路から記憶装
置への記憶制御信号,314は最大値を選択するセレクタ,3
15は比較反映レジスタ出力データパスである。
（１） 制御装置305より記憶装置制御信号313を介して
記憶装置301へデータ出力要求が出力される。記憶装置3
01はデータパス306を介してレジスタA302,レジスタB303
にデータを出力し、制御装置305からのセット信号310,3
11によってデータはレジスタA302,レジスタB303に保持
される。
記憶装置301へデータ出力要求が出力される。記憶装置3
01はデータパス306を介してレジスタA302,レジスタB303
にデータを出力し、制御装置305からのセット信号310,3
11によってデータはレジスタA302,レジスタB303に保持
される。
（２） レジスタA302,レジスタB303に保持されたデー
タは、比較回路304で比較される。比較結果により比較
結果反映レジスタ307のセット条件を第１図（ｂ）の如
く設定しておく。比較結果がデータパス309を介して出
力され、レジスタA302のデータがレジスタB303のデータ
より大きいか同値の場合、比較結果反映レジスタ307は
“1"を出力し、小さい場合は比較結果反映レジスタ307
は“0"を出力する。
タは、比較回路304で比較される。比較結果により比較
結果反映レジスタ307のセット条件を第１図（ｂ）の如
く設定しておく。比較結果がデータパス309を介して出
力され、レジスタA302のデータがレジスタB303のデータ
より大きいか同値の場合、比較結果反映レジスタ307は
“1"を出力し、小さい場合は比較結果反映レジスタ307
は“0"を出力する。
（３） 比較結果反映レジスタ307の出力はデータパス3
15を介して制御装置305に伝達される。制御装置305は記
憶装置制御信号313を介して記憶装置301よりデータを出
力させる。記憶装置301より出力されたデータは、デー
タパス306を介してレジスタA302,レジスタB303に出力さ
れる。この時、比較結果反映レジスタの出力が“1"の場
合、レジスタＢセット信号311のみが出力されレジスタB
303に新しいデータが保持される。レジスタＡのセット
信号は出力されないので旧データ（前サイクルの比較で
大きかったデータ）が保持される。
15を介して制御装置305に伝達される。制御装置305は記
憶装置制御信号313を介して記憶装置301よりデータを出
力させる。記憶装置301より出力されたデータは、デー
タパス306を介してレジスタA302,レジスタB303に出力さ
れる。この時、比較結果反映レジスタの出力が“1"の場
合、レジスタＢセット信号311のみが出力されレジスタB
303に新しいデータが保持される。レジスタＡのセット
信号は出力されないので旧データ（前サイクルの比較で
大きかったデータ）が保持される。
比較結果反映レジスタの出力が“0"の場合、レジスタ
Ａセット信号310のみが出力されレジスタA302に新しい
データが保持される。レジスタＢのセット信号は出力さ
れないので旧データ（前サイクルの比較で大きかったデ
ータ）が保持される。
Ａセット信号310のみが出力されレジスタA302に新しい
データが保持される。レジスタＢのセット信号は出力さ
れないので旧データ（前サイクルの比較で大きかったデ
ータ）が保持される。
（４） 記憶装置301より転送されたデータが処理デー
タの最後で処理を終了したか検出する。全データの処理
を終了した場合、その時の比較結果反映レジスタ307が
“1"であれば、制御装置305はセレクト信号312を介して
セレクタ314にレジスタA302のデータを選択させ、デー
タパス308を介して最大値を出力する、 また、比較結果出力レジスタ307の出力が“0"なら
ば、制御装置305はセレクト信号312を介してセレクタ31
4にレジスタB303のデータを選択させ、データパス308を
介して最大値を出力する。
タの最後で処理を終了したか検出する。全データの処理
を終了した場合、その時の比較結果反映レジスタ307が
“1"であれば、制御装置305はセレクト信号312を介して
セレクタ314にレジスタA302のデータを選択させ、デー
タパス308を介して最大値を出力する、 また、比較結果出力レジスタ307の出力が“0"なら
ば、制御装置305はセレクト信号312を介してセレクタ31
4にレジスタB303のデータを選択させ、データパス308を
介して最大値を出力する。
全データ処理が未終了の場合は（２）〜（４）の動作
を繰り返す。
を繰り返す。
第２図は上記（１）〜（４）の動作をフローチャート
にしたものである。
にしたものである。
本発明によれば、比較するデータの多少によらず高速
に比較命令を処理する事が出来る。
に比較命令を処理する事が出来る。
従来技術では、比較命令が発せられ比較回路によって
比較結果が出力されると、マイクロプログラム制御によ
ってテストされ比較判断される。よって比較するデータ
の数だけテストする為、テスト時間の蓄積による装置能
力の低下があった。
比較結果が出力されると、マイクロプログラム制御によ
ってテストされ比較判断される。よって比較するデータ
の数だけテストする為、テスト時間の蓄積による装置能
力の低下があった。
本発明によれば、従来マイクロプログラム制御によっ
てテストされていた部分を比較結果反映レジスタをセッ
ト、リセットする事のみにより比較判断する事が可能と
なる。従って、従来マイクロプログラム制御によってテ
ストされていた１ステップを省略出来る事になり、デー
タが増えればその数のステップ分高速処理する事が可能
となる。
てテストされていた部分を比較結果反映レジスタをセッ
ト、リセットする事のみにより比較判断する事が可能と
なる。従って、従来マイクロプログラム制御によってテ
ストされていた１ステップを省略出来る事になり、デー
タが増えればその数のステップ分高速処理する事が可能
となる。
第１図は本発明の一実施例とその時の判断論理の説明
図、第２図は本発明の一実施例のフローチャート、第３
図は従来技術のブロック図、第４図は従来技術のフロー
チャートである。 301……記憶装置、 302……レジスタＡ、 303……レジスタＢ、 304……比較回路、 305……制御回路、 306……記憶装置からレジスタA,Bへのデータパス、 307……比較結果反映レジスタ、 308……最大値出力パス、 310……レジスタＡへのセット信号、 312……最大値出力セレクト信号、 313……記憶制御信号、 314……セレクタ。
図、第２図は本発明の一実施例のフローチャート、第３
図は従来技術のブロック図、第４図は従来技術のフロー
チャートである。 301……記憶装置、 302……レジスタＡ、 303……レジスタＢ、 304……比較回路、 305……制御回路、 306……記憶装置からレジスタA,Bへのデータパス、 307……比較結果反映レジスタ、 308……最大値出力パス、 310……レジスタＡへのセット信号、 312……最大値出力セレクト信号、 313……記憶制御信号、 314……セレクタ。
Claims (1)
- 【請求項１】命令及びデータを格納する主記憶を有し、
命令を読み出してその実行を行う処理装置において、複
数データ比較を行う命令の実行にあたり、複数のデータ
を順に前記主記憶より読み出す手段と、該主記憶より読
み出したデータのみを保持する二つのレジスタと、該二
つのレジスタの内容を比較する比較器と、その比較結果
を格納する判定レジスタと、該判定レジスタの内容に従
って前記主記憶から読み出した次の比較データを前記二
つのレジスタのいずれか一方にセットする制御手段と、
前記判定レジスタの内容に従って前記二つのレジスタの
いずれか一方の内容を選択する選択手段を有することを
特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166717A JP2675081B2 (ja) | 1988-07-06 | 1988-07-06 | 演算処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166717A JP2675081B2 (ja) | 1988-07-06 | 1988-07-06 | 演算処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0217572A JPH0217572A (ja) | 1990-01-22 |
| JP2675081B2 true JP2675081B2 (ja) | 1997-11-12 |
Family
ID=15836454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63166717A Expired - Lifetime JP2675081B2 (ja) | 1988-07-06 | 1988-07-06 | 演算処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675081B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122747A (ja) * | 1984-11-14 | 1986-06-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ処理装置 |
| JPH01271876A (ja) * | 1988-04-22 | 1989-10-30 | Nec Corp | 比較演算処理装置 |
-
1988
- 1988-07-06 JP JP63166717A patent/JP2675081B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0217572A (ja) | 1990-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860190A (en) | Computer system for controlling virtual machines | |
| US4727312A (en) | Circuit tester | |
| US4259718A (en) | Processor for a data processing system | |
| JP2675081B2 (ja) | 演算処理方式 | |
| US7457986B2 (en) | Apparatus and method for using variable end state delay to optimize JTAG transactions | |
| JP3201420B2 (ja) | メモリ試験装置 | |
| JP2653648B2 (ja) | Ｌｓｉ試験パターン発生器 | |
| JP2504645B2 (ja) | テストプログラム実行制御処理方式 | |
| JPH08137703A (ja) | タスク切替装置 | |
| JP4253715B2 (ja) | プロセッサ | |
| JPH0311435B2 (ja) | ||
| JPH05173933A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPS6218932B2 (ja) | ||
| JPH0575985B2 (ja) | ||
| JP2506591B2 (ja) | 補助処理装置 | |
| JPH07104996A (ja) | マイクロプログラム制御装置 | |
| JPH02217924A (ja) | データ処理装置のストア処理方式 | |
| JPH05241852A (ja) | 情報処理システムの割り込み発生装置 | |
| JPS62151768A (ja) | チヤネル装置と入出力制御装置間のインタ−フエイス信号試験方法 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPS6042492B2 (ja) | 処理フェ−ズ実行制御方式 | |
| JPH01166220A (ja) | マイクロプログラム制御装置 | |
| JPH023147B2 (ja) | ||
| JPH09330279A (ja) | データ処理装置 | |
| JPH10186008A (ja) | テストパタンデータの転送方式 |