JPS59142607A - 計算制御方法 - Google Patents
計算制御方法Info
- Publication number
- JPS59142607A JPS59142607A JP58016031A JP1603183A JPS59142607A JP S59142607 A JPS59142607 A JP S59142607A JP 58016031 A JP58016031 A JP 58016031A JP 1603183 A JP1603183 A JP 1603183A JP S59142607 A JPS59142607 A JP S59142607A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processed
- tables
- ibd
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13077—Interlock conditions stored in tables
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Executing Machine-Instructions (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、デジタル計算機を適用してガる計算機制御装
置の制御方法に係り、特にインターロックやジ−タンス
制御を宣む制御に好適なものに関する。
置の制御方法に係り、特にインターロックやジ−タンス
制御を宣む制御に好適なものに関する。
この積の１ｌｔｔ算機ｉＢｌ制御装置の一例としては、
プラント等を制御対象とし、その稼動状態に応じて、プ
ラントを構成する例えば、圧力、温度、渡世。
プラント等を制御対象とし、その稼動状態に応じて、プ
ラントを構成する例えば、圧力、温度、渡世。
回転数等の各制阿対象に所定のｔｉ制御信号を送出し、
プラント全体を７５１Ｔ望とする状態に＋１＋制御する
ものが知られている。
プラント全体を７５１Ｔ望とする状態に＋１＋制御する
ものが知られている。
プラント等の各１＋ｒｌ］御対象は、相互に関連させて
制御されるものでるることから、その１１ｉ制御は複雑
に関連したインターロックを含んだシーケンス制純とな
っている。その−例について、第１図に示す模式的なン
ータンス図に沿って説明する。図において、イノター口
ツタプロックダイアグラム（以下ＩＨＤと略す）１１〜
１ｔは、入力される信号を一足の手順で演算処理して信
号を出力するように形成されており、−理演３！袈素（
ＡＮｌ）。
制御されるものでるることから、その１１ｉ制御は複雑
に関連したインターロックを含んだシーケンス制純とな
っている。その−例について、第１図に示す模式的なン
ータンス図に沿って説明する。図において、イノター口
ツタプロックダイアグラム（以下ＩＨＤと略す）１１〜
１ｔは、入力される信号を一足の手順で演算処理して信
号を出力するように形成されており、−理演３！袈素（
ＡＮｌ）。
ＯＲ等）や算術演算４！累（加減乗除、ＰＩＤ制御Ｊｌ
！累等）、時間′遅れ要素等が、所定の演算ブロックに
なるように接続されている。−例として、とのＩＢＤＩ
は模式的に第２図に示す構成を有しておル、入力信号部
１１に入力された信号は、信号伝送路１２と複数の演算
要素１３からなる演舞ブロックによって処理され、出力
信号部１４から出力されるようになっている。第１図に
もどって、図示ＩＢＤのうち１ム、 Ｉ Ｂ ｌ １
ｏには、プラントにおける各制御対象の状態検出信号や
制御指令信号等の入力信号２が入力されており、それら
のＩＢＤの出力信号は図示のように、ＩＢＤｌｃ。
！累等）、時間′遅れ要素等が、所定の演算ブロックに
なるように接続されている。−例として、とのＩＢＤＩ
は模式的に第２図に示す構成を有しておル、入力信号部
１１に入力された信号は、信号伝送路１２と複数の演算
要素１３からなる演舞ブロックによって処理され、出力
信号部１４から出力されるようになっている。第１図に
もどって、図示ＩＢＤのうち１ム、 Ｉ Ｂ ｌ １
ｏには、プラントにおける各制御対象の状態検出信号や
制御指令信号等の入力信号２が入力されており、それら
のＩＢＤの出力信号は図示のように、ＩＢＤｌｃ。
ＩＤ、ＩＫに入力され、ＩＢＤｌｏ、１ｚの出力信号は
出力制御信号３として、図示されていない各制御対象に
送出されるようになっている。
出力制御信号３として、図示されていない各制御対象に
送出されるようになっている。
このように構成されるシーケンス制御を、具体的な装置
とする場合を次に考えてみる。まず従来のハードワイヤ
ード方式によれば、第１図図示と同一概念の構成となシ
、複数枚のＩＨＤＩム〜１ｚを配線によって接続するこ
とになる。このようなハードワイヤード方式のものは、
各演算要素１３又は各ＩＢＤＩの演算処理が同時に且つ
並列に実行され、常に入力信号に対応した出力制御信号
３が送出される。しかし、ブラント制御の複雑化及び高
度化に伴いインターロックやシーケンス制御が複雑にな
ると、上述のハードワイヤード方式のものにｂつては、
製作性や信頼性及び経済性等の点で多くの問題がめる。
とする場合を次に考えてみる。まず従来のハードワイヤ
ード方式によれば、第１図図示と同一概念の構成となシ
、複数枚のＩＨＤＩム〜１ｚを配線によって接続するこ
とになる。このようなハードワイヤード方式のものは、
各演算要素１３又は各ＩＢＤＩの演算処理が同時に且つ
並列に実行され、常に入力信号に対応した出力制御信号
３が送出される。しかし、ブラント制御の複雑化及び高
度化に伴いインターロックやシーケンス制御が複雑にな
ると、上述のハードワイヤード方式のものにｂつては、
製作性や信頼性及び経済性等の点で多くの問題がめる。
・ そこで従来、上記したハードワイヤード方式の問
題を解消するため、デジタル計算機を適用してインター
ロックやシーケンス制御を行わせる計算機制御装置が提
案されている。この場合、第２図図示ＩＢＤＩの入力信
号部１１を出力信号部１４には、他のＩＢＤＩ又は入・
出力信号２．３との相互接続情報（信号名称、識別記号
等）を記述し、ＩＢＤＩ相互の接続関係を定義している
。第２図図示のＩＢＤＩについて例示すると、第３図に
示すように、ＩＢＤＩ又は演算要素１３１２）接続情報
を入力信号又は出力信号の識別記号を用いて表わし、演
算順序に従って上方よシ下方に演算要素１３を配列して
、表形式（以下テーブルと称する）に記述することがで
きる。同様に１１！ｒＩＢＤ１間の接続情報も定義する
ことができる。
題を解消するため、デジタル計算機を適用してインター
ロックやシーケンス制御を行わせる計算機制御装置が提
案されている。この場合、第２図図示ＩＢＤＩの入力信
号部１１を出力信号部１４には、他のＩＢＤＩ又は入・
出力信号２．３との相互接続情報（信号名称、識別記号
等）を記述し、ＩＢＤＩ相互の接続関係を定義している
。第２図図示のＩＢＤＩについて例示すると、第３図に
示すように、ＩＢＤＩ又は演算要素１３１２）接続情報
を入力信号又は出力信号の識別記号を用いて表わし、演
算順序に従って上方よシ下方に演算要素１３を配列して
、表形式（以下テーブルと称する）に記述することがで
きる。同様に１１！ｒＩＢＤ１間の接続情報も定義する
ことができる。
ところが、計３１機の演算処理手ｌｖｉは周知のように
、直列且つ逐次的なものでめるから、第１図図示シーケ
ンス図に合わせて、各ＩＢＤＩム〜１冨の演算実行順序
を設定しておかなければならない。
、直列且つ逐次的なものでめるから、第１図図示シーケ
ンス図に合わせて、各ＩＢＤＩム〜１冨の演算実行順序
を設定しておかなければならない。
その演算実行順序は各々の入力信号２に対応して、最小
の演算回数で正しい結果が得られるように設定する必要
がおる。即ち、ＩＢＤＩムにかがる人 、力信号２が変
化した場合、その影響を受けるＩＢＤ朧に、ＩＢＤＩＡ
＝１ｍ −＋１ｃ −１ａ−１ｍ（Ｄ順序で実行すれ
ば、各ＩＢＤにつき１回の演算で正しい出力制御信号３
が得られる。仮に、設定されていた■算緘序が１ム→１
璽−Ｉ Ｄ −＋ １ （−４１■でおると、％１回の
演算のみで正しい出力制卸信号３が得られるとは保証で
きない。しかしながらどのような場合でも最小の演算回
数で正しい結果が保証されるように、演算実行順序を設
定することは困難でおり、しかもＩＥＤＩの数が数１０
〜数１００にもおよぶようなシーケンスを有する場合に
は極めて困難なものとなる。
の演算回数で正しい結果が得られるように設定する必要
がおる。即ち、ＩＢＤＩムにかがる人 、力信号２が変
化した場合、その影響を受けるＩＢＤ朧に、ＩＢＤＩＡ
＝１ｍ −＋１ｃ −１ａ−１ｍ（Ｄ順序で実行すれ
ば、各ＩＢＤにつき１回の演算で正しい出力制御信号３
が得られる。仮に、設定されていた■算緘序が１ム→１
璽−Ｉ Ｄ −＋ １ （−４１■でおると、％１回の
演算のみで正しい出力制卸信号３が得られるとは保証で
きない。しかしながらどのような場合でも最小の演算回
数で正しい結果が保証されるように、演算実行順序を設
定することは困難でおり、しかもＩＥＤＩの数が数１０
〜数１００にもおよぶようなシーケンスを有する場合に
は極めて困難なものとなる。
そこで、保証された正しい演′Ｘ結来を得るため、従来
は、入力信号２の影響を受けるＩＢＤでなくても、各Ｉ
ＨＤＩ□〜１鳶を２回以上、正しい結来が得られると想
定される回数まで複数回演算興行させたシ、あるいは、
各ＩＢＤＩム〜１鳶を周期的にくり返し演算実行させ、
入力信号２の変化時から制御対象に悪影響を与えない範
囲の短い時間内で、正しい出力ケン侶号３を得るように
している。例えば、ＩＢＤＩ□の入力信号２に、制御対
象としてのバルブの開閉信号が含まれておｐｌその開閉
の変化によりＩ ＨＤ Ｉ Ｄで制御ゲインが切替るよ
うになっている場合を考える。いま、演算順序が１ム→
１１→ＩＤ→１ｃ→１冨で周期的に演算されていると、
１回目の演算でバルブ開閉の１替が１ムから１ｃまで伝
わシ、２回目で１ｃ→ＩＤ→ＩＮと伝わることとなり、
バルブ開閉に応答したｔａｌｌ ｍｌゲインが得られる
ようにしているのでるる。
は、入力信号２の影響を受けるＩＢＤでなくても、各Ｉ
ＨＤＩ□〜１鳶を２回以上、正しい結来が得られると想
定される回数まで複数回演算興行させたシ、あるいは、
各ＩＢＤＩム〜１鳶を周期的にくり返し演算実行させ、
入力信号２の変化時から制御対象に悪影響を与えない範
囲の短い時間内で、正しい出力ケン侶号３を得るように
している。例えば、ＩＢＤＩ□の入力信号２に、制御対
象としてのバルブの開閉信号が含まれておｐｌその開閉
の変化によりＩ ＨＤ Ｉ Ｄで制御ゲインが切替るよ
うになっている場合を考える。いま、演算順序が１ム→
１１→ＩＤ→１ｃ→１冨で周期的に演算されていると、
１回目の演算でバルブ開閉の１替が１ムから１ｃまで伝
わシ、２回目で１ｃ→ＩＤ→ＩＮと伝わることとなり、
バルブ開閉に応答したｔａｌｌ ｍｌゲインが得られる
ようにしているのでるる。
しかしながら、上述した演算実行法によると制御対象の
状態が変化した時のみ演算を実行すればよい部分のＩＨ
Ｄをも周期的に実行したり、ろるいは、制（財）結果の
一意性を保証するために、重複演算を行う結果、処理負
荷が非常に増大し、演算速度の低下と素子数の増大を招
き、物にＩＢＤの数が斧い場合には制御応答性が者しく
低下してし１うという欠点が生ずる。
状態が変化した時のみ演算を実行すればよい部分のＩＨ
Ｄをも周期的に実行したり、ろるいは、制（財）結果の
一意性を保証するために、重複演算を行う結果、処理負
荷が非常に増大し、演算速度の低下と素子数の増大を招
き、物にＩＢＤの数が斧い場合には制御応答性が者しく
低下してし１うという欠点が生ずる。
本発明の目的は、年なる周期的な演算や重複演Ｊ−を排
除し、演算回数を低減して応答性を改善でき、しかも制
御給米の一意性を保証することができる計算機１ｆｆｌ
Ｊ御！ｆ：ｔｉｔの制御方法を提供することにるる。
除し、演算回数を低減して応答性を改善でき、しかも制
御給米の一意性を保証することができる計算機１ｆｆｌ
Ｊ御！ｆ：ｔｉｔの制御方法を提供することにるる。
本発明は、演算テーブルは入力信号の読み出し先と出力
信号の送出先を指定する接続情報と処理信号の種類がモ
ード信号かアナログ信号かを表わす情報の付されたもの
とし、演算処理する信号の流れが上位レベルのものから
順次前記テーブルにレベル屋を付し、且つ処理信号の種
類を判別し、処理信号にアナログ量信号が含まれるテー
ブルはレベル屋の小さいものから順次演算実行させ、処
理信号にアナログ信号が含まれないテーブルは当該テー
ブルに読み込まれるモード信号の状態が変化したと裏の
みレベル屋の／」−さいものから順次演算実行させて、
上記目的を達成しようとするものでるる。
信号の送出先を指定する接続情報と処理信号の種類がモ
ード信号かアナログ信号かを表わす情報の付されたもの
とし、演算処理する信号の流れが上位レベルのものから
順次前記テーブルにレベル屋を付し、且つ処理信号の種
類を判別し、処理信号にアナログ量信号が含まれるテー
ブルはレベル屋の小さいものから順次演算実行させ、処
理信号にアナログ信号が含まれないテーブルは当該テー
ブルに読み込まれるモード信号の状態が変化したと裏の
みレベル屋の／」−さいものから順次演算実行させて、
上記目的を達成しようとするものでるる。
、 以下、本発明を実施例に基づいて説明する。
第４図に本発明の一実施例の機能ブロック構成図を示す
。
。
第３図図示のテーブル形式に作成されたＩＢＤは、半導
体メモリやディスク型メモリからなるテーブル記憶部２
１に格納されるようになっている。
体メモリやディスク型メモリからなるテーブル記憶部２
１に格納されるようになっている。
このＩＢＤＩ／ｉ、予めテーブル制御情報生成部２２に
よって生成されたテーブル制御情報２３に基づき、テー
ブル演算制御部２４によって順次選択され、この演算制
御部２４から出力される実行指令によって、テーブル演
算部２５において演算が実行されるようになっている。
よって生成されたテーブル制御情報２３に基づき、テー
ブル演算制御部２４によって順次選択され、この演算制
御部２４から出力される実行指令によって、テーブル演
算部２５において演算が実行されるようになっている。
また、この演算に必要なデータは、信号入力装置２６又
は演算結果記憶装置２７に格納されているデータから、
入力信号として読み込まれるようになっている。テーブ
ル演算部２５における演算の結果は、信号出力装置２８
又は演算結果記憶装置２７に出力されるよ（Ｑ’１ うになっている。
は演算結果記憶装置２７に格納されているデータから、
入力信号として読み込まれるようになっている。テーブ
ル演算部２５における演算の結果は、信号出力装置２８
又は演算結果記憶装置２７に出力されるよ（Ｑ’１ うになっている。
ここで、テーブル制御情報生成部２２の機能構成につい
てさらに鮮鋭する。基本機能として、ＩＢＤ相互間の接
続情報に基づいて、並列処理形式のシーケーンスを直列
逐次処理形式に順序づける処理＋順決定機能と、ＩＢＤ
に入力される信号の種類、即ちプラント制御対象の単な
る段階的状態変化（例えｄオン・オフ変化等）を表わす
モード信号と、温度又は圧力るるいは制御相ｔ＃を値と
実測値との偏差等のようなアナログ量を表わすアナログ
量信号とを判別して、当該ＩＢＤの演算を実行させるか
否かの処理夾行判別績能とを具備している。
てさらに鮮鋭する。基本機能として、ＩＢＤ相互間の接
続情報に基づいて、並列処理形式のシーケーンスを直列
逐次処理形式に順序づける処理＋順決定機能と、ＩＢＤ
に入力される信号の種類、即ちプラント制御対象の単な
る段階的状態変化（例えｄオン・オフ変化等）を表わす
モード信号と、温度又は圧力るるいは制御相ｔ＃を値と
実測値との偏差等のようなアナログ量を表わすアナログ
量信号とを判別して、当該ＩＢＤの演算を実行させるか
否かの処理夾行判別績能とを具備している。
まず、処理手順次定績能のフローチャートが第５図に示
されている。各ＩＢＤＯ夾行１阻序はレベルＡＩ（１−
１，２，・・・・・・、Ｎ）を付すことによって決定さ
れ、このレベルム工は変化のわりた入力１！号２が直接
入力されているＩＢＤをレベル屋１として定義される。
されている。各ＩＢＤＯ夾行１阻序はレベルＡＩ（１−
１，２，・・・・・・、Ｎ）を付すことによって決定さ
れ、このレベルム工は変化のわりた入力１！号２が直接
入力されているＩＢＤをレベル屋１として定義される。
つづいて、レベル４１のＩＢＤの出力信ちと入力信号２
のみを入力とする（１０） ＩＢＤを、レベル屋２のＩＨＤとするように順次各ＩＢ
Ｄに対してレベル屋■が割句けられる。第５図のステッ
プ３１において、レベルＡｌ１Ｉ＝１として初期値化す
る。ステップ３２において、制御装置外部から与えられ
る入力信号２を入力データ果合エリアに取シ込む。ステ
ップ３４においてレベル１未割付のＩＢＤを横木し、こ
れに対しテレペル屋の割付けをおこなう。ｋｌＪチ、レ
ベル屋■までの割伺けが完了し、レベル屋（Ｉ＋１）の
割付けを行なおうとする場合について説明する。
のみを入力とする（１０） ＩＢＤを、レベル屋２のＩＨＤとするように順次各ＩＢ
Ｄに対してレベル屋■が割句けられる。第５図のステッ
プ３１において、レベルＡｌ１Ｉ＝１として初期値化す
る。ステップ３２において、制御装置外部から与えられ
る入力信号２を入力データ果合エリアに取シ込む。ステ
ップ３４においてレベル１未割付のＩＢＤを横木し、こ
れに対しテレペル屋の割付けをおこなう。ｋｌＪチ、レ
ベル屋■までの割伺けが完了し、レベル屋（Ｉ＋１）の
割付けを行なおうとする場合について説明する。
外部入力信号２とレベルＡＩ以下のＩＢＤの出力信号と
のれ集合の中から、所定の入力信号を全て得ることがで
きるＩＢＤのうち、レベル１未割付のものをレベルＡ（
Ｉ＋１）として割付ける。このようにして、未割付のＩ
ＢＤがなくなるまで弗５図のステップ３３〜３６を繰ｐ
返し実行し、各ＩＢＤテーブルは第６図に模式的に示し
たレベルＡＩ別の待ちエリア３８Ｉ （Ｉ＝１．２．・
・・・・・。
のれ集合の中から、所定の入力信号を全て得ることがで
きるＩＢＤのうち、レベル１未割付のものをレベルＡ（
Ｉ＋１）として割付ける。このようにして、未割付のＩ
ＢＤがなくなるまで弗５図のステップ３３〜３６を繰ｐ
返し実行し、各ＩＢＤテーブルは第６図に模式的に示し
たレベルＡＩ別の待ちエリア３８Ｉ （Ｉ＝１．２．・
・・・・・。
Ｎ）内に順次格納される。
上述の処理手脂決定機能によシ生成されたチー（１１）
プル制御部＠２３は、各ＩＢＤの陳別査号、アドレス情
報とレベルＡＩとを含んだものとなっている。このテー
ブル制御情報２３に沿ってテーブル演算制御部２４は、
第７図のフローチャートに示すステップ”４０〜４６の
演算処理を実行させる制御指令を、テーブル演算部２５
に出力する。即ち、レベルＡＩの小さなＩＢＤから順次
実行されると、例えは観念的に第８図に示すようなシー
ケンスの制御処理がなされる。同一レベルＡＩＫ割付け
られたＩＨＤが２以上るるときは、どちらが先に実行さ
れても同じでメジ、同図においてレベルム工の小さなも
のから大きなものへ順次実行される限りにおいては、各
ＩＢＤ１回の演算実行によって、入力信号２の変化に応
動して一意性の保証された出力制御信号３Ａ、３Ｂが得
られる。
報とレベルＡＩとを含んだものとなっている。このテー
ブル制御情報２３に沿ってテーブル演算制御部２４は、
第７図のフローチャートに示すステップ”４０〜４６の
演算処理を実行させる制御指令を、テーブル演算部２５
に出力する。即ち、レベルＡＩの小さなＩＢＤから順次
実行されると、例えは観念的に第８図に示すようなシー
ケンスの制御処理がなされる。同一レベルＡＩＫ割付け
られたＩＨＤが２以上るるときは、どちらが先に実行さ
れても同じでメジ、同図においてレベルム工の小さなも
のから大きなものへ順次実行される限りにおいては、各
ＩＢＤ１回の演算実行によって、入力信号２の変化に応
動して一意性の保証された出力制御信号３Ａ、３Ｂが得
られる。
次に、テーブル１１１１Ｊ御情報生成部２２の処理実行
判別機能について、第９図のフローチャート及び第１０
図のシーケンス図を参照しながら説明する。
判別機能について、第９図のフローチャート及び第１０
図のシーケンス図を参照しながら説明する。
前述したように、ジ−タンス内で城扱われる信号は、モ
ード信号とアナログ蓋信号とがるる。前（１２） 者は通常”１″又は“０″の２値個号であシ、後者はア
ナログ量をデジタル信号に量子化したものでメジ、後者
は連続的に変化するという点で前者、のモー鼾°信号と
は性質を全く異にする。第１０図に示す例において、太
線で表わされた信号伝送ライン４Ａはアナログ量信号を
含んだものであシ、ＭＨ線で表わされた信号伝送ライン
４Ｄはモード信号のラインである。アナログを信号は連
続的に変化し、またその量を基準として制御するもので
あるから、信号伝送ライン４Ａによって結ばれているＩ
ＢＤは、制御対象の時定数よシも十分短かい周期で、且
つ継続的に処理されることが、応答性を改善するために
望まれ、ＩＢＤＩＦ→１ｏ→ＩＨ→ＩＬ→ＩＭ→１菖の
順序で周期的に実行することが望ましい。これに対し、
処理する信号がモード信号のみのＩＢＤ（２）場合、即
ち第１０図のＩＢＤｌｔ、ｌｐの場合は、その信号が変
化したときだけ演３Ｉ実行すればよい。
ード信号とアナログ蓋信号とがるる。前（１２） 者は通常”１″又は“０″の２値個号であシ、後者はア
ナログ量をデジタル信号に量子化したものでメジ、後者
は連続的に変化するという点で前者、のモー鼾°信号と
は性質を全く異にする。第１０図に示す例において、太
線で表わされた信号伝送ライン４Ａはアナログ量信号を
含んだものであシ、ＭＨ線で表わされた信号伝送ライン
４Ｄはモード信号のラインである。アナログを信号は連
続的に変化し、またその量を基準として制御するもので
あるから、信号伝送ライン４Ａによって結ばれているＩ
ＢＤは、制御対象の時定数よシも十分短かい周期で、且
つ継続的に処理されることが、応答性を改善するために
望まれ、ＩＢＤＩＦ→１ｏ→ＩＨ→ＩＬ→ＩＭ→１菖の
順序で周期的に実行することが望ましい。これに対し、
処理する信号がモード信号のみのＩＢＤ（２）場合、即
ち第１０図のＩＢＤｌｔ、ｌｐの場合は、その信号が変
化したときだけ演３Ｉ実行すればよい。
したがって、ＩＢＤ出力債号の種類によって、接続先の
ＩＢＤを演算実行させるか否かを判別しく１３） て制御することは、処理負荷を低減して制御の高速応答
性の点から望筐しい。この判別手段は第９図に示すフロ
ーチャートの如くになっている。
ＩＢＤを演算実行させるか否かを判別しく１３） て制御することは、処理負荷を低減して制御の高速応答
性の点から望筐しい。この判別手段は第９図に示すフロ
ーチャートの如くになっている。
第９図のステップ５２において、ＩＢＤの入力信号のｆ
Ｉ１１類を判別する。まず、入力信号が全てモード信号
のものは、ステップ５３にてデジタルテーブルと定義し
、これについては少なくとも１つの入力信号が変化した
とき以外は演算実行をさせないようにする。一方、入力
信号の中に１つでもアナログ量信号が含まれているもの
は、ステップ５４にてアナログテーブルと定義し、周期
的演算実行の対象ＩＢＤとする。次にステップ５６〜６
２において、前述のテーブル制御情報２３に加え、各Ｉ
ＢＤの各出力信号に対応させて、アナログフラグ又はデ
ジタルフラグを設定する。
Ｉ１１類を判別する。まず、入力信号が全てモード信号
のものは、ステップ５３にてデジタルテーブルと定義し
、これについては少なくとも１つの入力信号が変化した
とき以外は演算実行をさせないようにする。一方、入力
信号の中に１つでもアナログ量信号が含まれているもの
は、ステップ５４にてアナログテーブルと定義し、周期
的演算実行の対象ＩＢＤとする。次にステップ５６〜６
２において、前述のテーブル制御情報２３に加え、各Ｉ
ＢＤの各出力信号に対応させて、アナログフラグ又はデ
ジタルフラグを設定する。
このように区分されて生成されたテーブル制御情報２３
にしたがって、テーブル演算部２５において第１１図に
示すフローチャートに沿った演算が実行される。
にしたがって、テーブル演算部２５において第１１図に
示すフローチャートに沿った演算が実行される。
まず、ステップ７１において最初のＩ Ｂ Ｄチー（１
４） プルについて、テーブルに記載された命令を先願から順
次実行する。そして、ステップ７２〜７３において、Ｉ
ＢＤ内の各演算要素１３Ｊ（Ｊ＝１゜２、・・・・・・
、Ｎ）の処理が実行される。演算４Ｊ素１３がなにもな
い場合はステップ７８に移行して終了する。つづいてス
テップ７４において、当該ＩＢＤの演算結果の出力信号
の種類と、接続先ＩＢＤの出力信号の種類とから、接続
先ＩＢＤテーブルを起動実行させるか否かの判断を行な
う。
４） プルについて、テーブルに記載された命令を先願から順
次実行する。そして、ステップ７２〜７３において、Ｉ
ＢＤ内の各演算要素１３Ｊ（Ｊ＝１゜２、・・・・・・
、Ｎ）の処理が実行される。演算４Ｊ素１３がなにもな
い場合はステップ７８に移行して終了する。つづいてス
テップ７４において、当該ＩＢＤの演算結果の出力信号
の種類と、接続先ＩＢＤの出力信号の種類とから、接続
先ＩＢＤテーブルを起動実行させるか否かの判断を行な
う。
つまシ、当該出力信号がアナログ量信号で接続先がアナ
ログテーブルの場合は、接続先ＩＢＤテーブルの演算実
行を行なわせるようにする。また、当該ＩＢＤの出力信
号がモード信号で、接続先がアナログテーブルの場合は
、そのアナログテーブルは他のＩＢＤの条件で周期的に
起動されているので特に演算実行させるようにする必要
はない。
ログテーブルの場合は、接続先ＩＢＤテーブルの演算実
行を行なわせるようにする。また、当該ＩＢＤの出力信
号がモード信号で、接続先がアナログテーブルの場合は
、そのアナログテーブルは他のＩＢＤの条件で周期的に
起動されているので特に演算実行させるようにする必要
はない。
さらに、当該ＩＢＤの出力信号がモード信号で、接続先
がデジタルテーブルの場合は、ステップ７５において、
当該ＩＢＤの出力信号が状態変化したか否かを判別し、
変化したときのみステップ（１５） ７６に移行して、次に演算実行すべきＩＨＤ識別曽号を
出力信号の識別番号から検索し、所定レベル屋の待ちエ
リアに登録し、これによって次のＩＢＤテーブルの起動
を行なわせるようにしている。この起動はステップ７６
と第７図の動作を連続・繰返し実行することによシなさ
れる。
がデジタルテーブルの場合は、ステップ７５において、
当該ＩＢＤの出力信号が状態変化したか否かを判別し、
変化したときのみステップ（１５） ７６に移行して、次に演算実行すべきＩＨＤ識別曽号を
出力信号の識別番号から検索し、所定レベル屋の待ちエ
リアに登録し、これによって次のＩＢＤテーブルの起動
を行なわせるようにしている。この起動はステップ７６
と第７図の動作を連続・繰返し実行することによシなさ
れる。
上述したように、本実施例によれば、各ＩＢＤの接続情
報に基づいて、自動的に・・−ドワイヤード方式を観念
することのできる並列的な処理手順の直列逐次処理を行
なわせることができ、しかも取扱う信号の種類に応じて
不必要な演算実行を回避していることから、単なる周期
的な重複演算を排除することができ、且つ演算回数を低
減することができる。これによって制御結果の一意性を
保証するとともに、応答性を者しく改善することができ
るという効果かめる。またこれに伴い、装置の小型化、
高信頼化、低廉化を達成することができる。
報に基づいて、自動的に・・−ドワイヤード方式を観念
することのできる並列的な処理手順の直列逐次処理を行
なわせることができ、しかも取扱う信号の種類に応じて
不必要な演算実行を回避していることから、単なる周期
的な重複演算を排除することができ、且つ演算回数を低
減することができる。これによって制御結果の一意性を
保証するとともに、応答性を者しく改善することができ
るという効果かめる。またこれに伴い、装置の小型化、
高信頼化、低廉化を達成することができる。
因に、一意性の保証されたＨ５制御結果を得るに要する
演算時間短縮の効果について、第１２図及び（１６） 第１３図を用いて説明する。
演算時間短縮の効果について、第１２図及び（１６） 第１３図を用いて説明する。
いま、ＩＨＤｌｉ＋、ｉｌｌ ＩＴＩ １ｔ＋、１
ｖ＋１ｗが、第１２図に示すシーケンスを形成していた
とし、Ｉ ＨＤ １ 虱の入力信号２が変化してから、
正しいＩ Ｂ Ｄ ｌ ｚの出力制御ｇ！号３Ｄが得ら
れる時点について、従来方式と本実施例とを比較する。
ｖ＋１ｗが、第１２図に示すシーケンスを形成していた
とし、Ｉ ＨＤ １ 虱の入力信号２が変化してから、
正しいＩ Ｂ Ｄ ｌ ｚの出力制御ｇ！号３Ｄが得ら
れる時点について、従来方式と本実施例とを比較する。
従来方式によれば、第１３図（ａ）に示すように矢印８
１０時点になる。これに対し、本実施例の処理手１１に
決定機能のみによって、第１３図（ｂ）に示すように矢
印８２０時点に短縮することができる。
１０時点になる。これに対し、本実施例の処理手１１に
決定機能のみによって、第１３図（ｂ）に示すように矢
印８２０時点に短縮することができる。
さらに、処理来行刊別機牝を付加して、デジタルテーブ
ルについては入力侶号変化時のみ処理するようにすれば
、第１３図（Ｃ）に示す矢印８３０時点に正しい出力＋
ｂ＋ｊ＃信号３ｏｆｆｉ倚ることができるのでわる。そ
れらの図から明らかガように、本実施例によれば大幅に
応答性が向上されるという効果かめる。
ルについては入力侶号変化時のみ処理するようにすれば
、第１３図（Ｃ）に示す矢印８３０時点に正しい出力＋
ｂ＋ｊ＃信号３ｏｆｆｉ倚ることができるのでわる。そ
れらの図から明らかガように、本実施例によれば大幅に
応答性が向上されるという効果かめる。
以上説明したように、本発明によれば、単なる重″０ｒ
ｌｔ、鼻を排除することができ、且つ演算回数を１１７
＼ 低減することができ、しかも１１す御結来の一意性を保
証するとともに、応答性を著しく向上させることができ
るという効果がるる。
ｌｔ、鼻を排除することができ、且つ演算回数を１１７
＼ 低減することができ、しかも１１す御結来の一意性を保
証するとともに、応答性を著しく向上させることができ
るという効果がるる。
第１図は模式的に我わされた一例のシーケンス図、第２
図は模式的に表わされたインターロックブロックダイア
グラム図、第３図は第２図図示インターロックブロック
ダイアグラムを表形式に表わした例図、第４図は本発明
の一実施例の適用された計算機制御装置の機能ブロック
図、第５図は第４図図示実施例の主要部のフローチャー
ト、第６図は第５図図示フローチャートを説明するため
の図、第７図は第４図図示実施例の主歎部のフローチャ
ート、第８図は第７図図示フローチャートを説明するた
めの図、第９図は第４図図示実施例の主要部のフローチ
ャート、第１０図は第９図図示フローチャートを説明す
るための図、第１１図は第４図図示実施例の主要部のフ
ローチャート、第１２図及び第１３図はそれぞれ第４図
図示実施例の効果を説明するためのシーケンス図とタイ
ム（１８） チャートでるる。 １・・・インターロックフ゛ロックダイアグラム、２・
・・入力信号、３・・・出力制御１４１信号、４・・・
信号伝送ライン、１１・・・入力信号部、１３・・・演
算賛素、１４・・・出力信号部、２１・・・テーブル記
憶部、２２・・・テーブル制御情報生成部、２３・・・
テーブル制御情報、２４・・・テーブル演算制御部、２
５・−・テーブル演算（１９） ｑ＞ ／口 第５図 箔６日 第３図 も９図 拓ｌＯ口 第１／図 第１３０
図は模式的に表わされたインターロックブロックダイア
グラム図、第３図は第２図図示インターロックブロック
ダイアグラムを表形式に表わした例図、第４図は本発明
の一実施例の適用された計算機制御装置の機能ブロック
図、第５図は第４図図示実施例の主要部のフローチャー
ト、第６図は第５図図示フローチャートを説明するため
の図、第７図は第４図図示実施例の主歎部のフローチャ
ート、第８図は第７図図示フローチャートを説明するた
めの図、第９図は第４図図示実施例の主要部のフローチ
ャート、第１０図は第９図図示フローチャートを説明す
るための図、第１１図は第４図図示実施例の主要部のフ
ローチャート、第１２図及び第１３図はそれぞれ第４図
図示実施例の効果を説明するためのシーケンス図とタイ
ム（１８） チャートでるる。 １・・・インターロックフ゛ロックダイアグラム、２・
・・入力信号、３・・・出力制御１４１信号、４・・・
信号伝送ライン、１１・・・入力信号部、１３・・・演
算賛素、１４・・・出力信号部、２１・・・テーブル記
憶部、２２・・・テーブル制御情報生成部、２３・・・
テーブル制御情報、２４・・・テーブル演算制御部、２
５・−・テーブル演算（１９） ｑ＞ ／口 第５図 箔６日 第３図 も９図 拓ｌＯ口 第１／図 第１３０
Claims (1)
- 【特許請求の範囲】 １、少なくとも１つの入力信号を読み込み一定の手順で
演算処理して少なくとも１つの出力信号を送出する命令
群からなる演算テーブルを複数有し、該テーブルを一定
の手順で直列逐次的に演算実行して被制御対象に制御信
号を出力する計算制御方法にあって、前記テーブルは入
力信号の読み出し先と出力信号の送出先を指定する接続
情報の付されたものとし、演算処理する信号の流れが上
位レベルのものから順次前記テーブルにレベルＡＱ付す
る段階と、該レベル屋の小さいテーブルから順次演算実
行させる段階とを含んでなる計算制御方法。 ２゜少なくとも１つの入力信号を読み込み一定の手１１
１１１で演算処理して少なくとも１つの出力信号を送出
する命令群からなる債勇テーブルを沙数有し、該テーブ
ルを一足の手順で直列逐次的に演算実行して被制御対象
に制御信号を出力するｉｔｌ算機制御装置の制御方法に
おって、前記テーブルは入力信号の読み出し先と出力信
号の送出先を指定する接続情報と処理信号の種類がモー
ド信号かアナログ量信号かを表わす情報の付されたもの
とし、演算処理する信号の流れが上位レベルのものから
順次前記テーブルにレベルＡｆ付する段階と、処理信号
の種類を判別する段階と、処理信号にアナログ製信号が
含まれるテーブルはレベル扁の小さいものから順次演算
実行させる段階と、処理信号にアナログ信号が含まれな
いテーブルは当該テーブルに読み込まれるモード信号の
状態が変化したときレベル屋の小さいものから順次演算
実行させる段階とを含んでなる計算機制御装置の制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016031A JPH0616241B2 (ja) | 1983-02-04 | 1983-02-04 | 計算機制御装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016031A JPH0616241B2 (ja) | 1983-02-04 | 1983-02-04 | 計算機制御装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59142607A true JPS59142607A (ja) | 1984-08-15 |
| JPH0616241B2 JPH0616241B2 (ja) | 1994-03-02 |
Family
ID=11905198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58016031A Expired - Lifetime JPH0616241B2 (ja) | 1983-02-04 | 1983-02-04 | 計算機制御装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616241B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122343A (ja) * | 1974-08-20 | 1976-02-23 | Fuji Electric Co Ltd | Johokensakuhoshiki |
| JPS55776A (en) * | 1978-06-15 | 1980-01-07 | Stauffer Chemical Co | Weather resisting and shock resisting composition |
| JPS563964A (en) * | 1979-06-22 | 1981-01-16 | Mitsubishi Electric Corp | High-pressure metal vapor discharge lamp |
| JPS5659303A (en) * | 1979-10-19 | 1981-05-22 | Hitachi Ltd | Automatic implementation control method of control program |
-
1983
- 1983-02-04 JP JP58016031A patent/JPH0616241B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122343A (ja) * | 1974-08-20 | 1976-02-23 | Fuji Electric Co Ltd | Johokensakuhoshiki |
| JPS55776A (en) * | 1978-06-15 | 1980-01-07 | Stauffer Chemical Co | Weather resisting and shock resisting composition |
| JPS563964A (en) * | 1979-06-22 | 1981-01-16 | Mitsubishi Electric Corp | High-pressure metal vapor discharge lamp |
| JPS5659303A (en) * | 1979-10-19 | 1981-05-22 | Hitachi Ltd | Automatic implementation control method of control program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0616241B2 (ja) | 1994-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10872290B2 (en) | Neural network processor with direct memory access and hardware acceleration circuits | |
| CN109358900B (zh) | 支持离散数据表示的人工神经网络正向运算装置和方法 | |
| US20180174036A1 (en) | Hardware Accelerator for Compressed LSTM | |
| US8677367B2 (en) | Execution order decision device | |
| WO2019119726A1 (zh) | 一种基于循环神经网络的动态模型辨识 | |
| JP6935356B2 (ja) | 半導体装置、情報処理システム、および情報処理方法 | |
| TWI417798B (zh) | High - speed reverse transfer neural network system with elastic structure and learning function | |
| CN85108466A (zh) | 分布控制存贮器字的体系结构 | |
| JP2020505672A (ja) | データ・シーケンスに基づく予測モデルの双方向学習のための学習装置、方法及びコンピュータ・プログラム | |
| EP0578361B1 (en) | Digital signal processing apparatus | |
| RU2475831C1 (ru) | Адаптивное цифровое прогнозирующее и дифференцирующее устройство | |
| JP2021196316A (ja) | データ管理システム、データ管理方法、および、データ管理プログラム | |
| JPS59142607A (ja) | 計算制御方法 | |
| US20040098685A1 (en) | Multi-cycle path analyzing method | |
| US5586337A (en) | Programmable controller with timing control | |
| US3309679A (en) | Data processing system | |
| CN112052040A (zh) | 处理方法、装置、计算机设备和存储介质 | |
| US20170357452A1 (en) | Hardware accelerated system and method for computing histograms | |
| Li et al. | A fault detection optimization method based on chaos adaptive artificial fish swarm algorithm on distributed control system | |
| Milik et al. | Hardware mapping strategies of PLC programs in FPGAs | |
| JPS59183434A (ja) | 命令先取り制御方式 | |
| RU2779255C1 (ru) | Устройство для моделирования процесса выбора изделия | |
| CN113033798B (zh) | 一种降低精度损失的装置及方法 | |
| CN115374916A (zh) | 硬件加速器和硬件加速器方法 | |
| SU436350A1 (ru) | Двоичный сумматор |