JPS63156424A - パルスカウント回路 - Google Patents

パルスカウント回路

Info

Publication number
JPS63156424A
JPS63156424A JP30451786A JP30451786A JPS63156424A JP S63156424 A JPS63156424 A JP S63156424A JP 30451786 A JP30451786 A JP 30451786A JP 30451786 A JP30451786 A JP 30451786A JP S63156424 A JPS63156424 A JP S63156424A
Authority
JP
Japan
Prior art keywords
counter
computer
time
counted
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30451786A
Other languages
English (en)
Inventor
Takashi Onodera
貴志 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30451786A priority Critical patent/JPS63156424A/ja
Publication of JPS63156424A publication Critical patent/JPS63156424A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔手既要〕 一定時間のパルス数を、自動的にリアルタイムで、計算
機に転送するようにすることで、一定時間のパルス数の
表示等の処理を、人手を介さず即座に出来るようにした
ものである。
〔産業上の利用分野〕
本発明は、伝送装置で、通信用伝送路による信号のエラ
ーのカウント値を計算機により集計して表示する等の処
理を行う場合等に用いるパルスカウント回路に関する。
g的に、1つの局には多方面からの伝送路が収容されて
おり、局では、所定の時間に渡り、これ等の伝送路によ
る信号のエラーをパルスで表し、このパルスが一定時間
に何回発生したかをカウンタで計測し、計算機にて所定
の時間分の表示等の処理をしている。
この場合、所定の時間がたてば、即時にカウント値が計
算機に入力出来、即時に表示等の処理が出来ることが望
ましい。
〔従来の技術〕
従来は、例えば、上記の多方面からの伝送路による一定
時間例えば10msの、信号のエラーに対するパルスを
計測するには、パルスカウンタ等の測定器を用い計測し
、これ等のデータを集め、人間が計算機にキーボード操
作等にて入力して、表示等の処理をさせていた。
〔発明が解決しようとする問題点〕
しかしながら、上記の方法では、人間がデータを集め、
それからキーボード操作等にて計算機に入力するので、
手間もかかるし、又処理が遅くなる問題点がある。
〔問題点を解決するための手段〕
上記問題点は、第1図の本発明の原理ブロック図に示す
如く、入力するパルスのパルス数をカウントするカウン
タ1と、該カウンタ1が一定時間にカウントしたカウン
ト数を書き込むレジスタ2と、該レジスタ2の内容を計
算機3に転送するインタフェース回路4とよりなる本発
明のパルスカウント回路を用いることにより解決される
〔作用〕
本発明によれば、カウンタ1でカウントした、一定時間
例えば10m5のパルス数を、レジスタ2に書き込んで
おき、又必要とあれば、最初の10m5のパルス数を記
憶するレジスタ、次の10m5のパルス数を記憶するレ
ジスタ、・・・と10個のLooms分を記憶するレジ
スタを設け、100 m s分纏めインタフェース回路
4を介して、介入要求にて計算機3に自動的に入力して
、表示等の処理を行わすので、手間はかからず、即時に
処理が出来るようになる。
〔実施例〕
以下本発明の1実施例に付き図に従って説明する。
第2図は本発明の実施例のパルスカウント回路のブロッ
ク図である。
第2図は、パルス入力はn個あり、又一定時間のm倍の
時間に渡り、一定時間のパルス数を記憶しておき、一定
時間のm倍の時間毎に、計算機3にリアルタイムで入力
させ処理する場合の例を示している。
ここで、一定時間のm倍の時間分を纏めて計p機3に入
力するのは、この時間分纏めて処理させてもよい場合で
あり、これは一定時間毎に入力させても勿論よい。
尚m倍の時間分を纏めて計算機3に入力すると、計算機
3の負荷は軽くなる。
第2図では、通常OV、−IVと変化するパルス入力を
、カウンタでカウンタ出来る+5V、OVのレベルに変
換するレベル変換器1−1〜1−nはn個あり、又一定
時間のパルス数をカウントするカウンタ1〜nはn個あ
り、又一定時間のm倍の時間に渡り、カウンタ1〜nで
カウントした一定時間のパルス数を夫々書き込むm個の
レジスタ2−1〜2−mは、n個のレジスタ群21〜2
n毎に持っている。
n個のパルス入力に対する動作は夫々同じであるので、
レベル変換器1−1に人力するパルスの場合を代表とし
て以下説明する。
パルス入力はレベル変換器1−1で上記説明の如くレベ
ルが変換されカウンタ1に人力し、カウンタ1でパルス
数をカウントする。
タイマ5では、例えばl Qms周期のシーケンスを発
生し、1時間毎に、カウンタ1にてカウントした値を、
レジスタ群21のレジスタ2−1〜2−mを下記説明の
方法で順次セレクトして書き込ませ、レジスタ2−1〜
2−mに夫々書き込ませる度に、カウンタ1をクリアす
る。
更に、タイマカウンタ6にてI Qms周期のシーケン
スの回数をカウントし、レジスタ群21内のレジスタ2
−1〜2−mを順次セレクトして書き込ませ、m回カウ
ントすると、計算機3のプロセッサ3−1に対して介入
要求を行う。
プロセッサ3−1は介入要求があると、デコーダ4−2
に対し、予め持っている編集用プログラムに従って、例
えば、レジスタ群21のレジスタ2−1・・・2−m、
レジスタ群22のレジスタ2−1・・・2−m、・・・
レジスタ群2nのレジスタ2−1・・・2−m  の順
に、夫々レジスタのアドレスに対してリードアクセスす
る命令を発する。
デコーダ4−2はこれに従い、書き込んでいる内容を送
るレジスタを順次セレクトして、バスドライバ4−1に
送らせ、夫々のデータをプロセッサ3−1に送らせる。
計算m3では、この人力により、n個のパルス入力の、
m時間に渡る、l Qms毎のパルス数を、表示する等
の処理をする。
即ち、一定時間毎のパルス数を、自動的にリアルタイム
で計算機3に入力出来、手間がかからず表示等の処理を
即時に出来るようになる。
〔発明の効果〕
以上詳細に説明せる如く本発明によれば、一定時間毎の
パルス数を、自動的にリアルタイムで計算機に入力出来
、手間がかからず表示等の処理を即時に出来るようにな
る効果がある。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の実施例のパルスカウント回路のブロッ
ク図である。 図において、 1〜nはカウンタ、 l−1−1−nはレベル変換器、 ’2.2−1〜2−mはレジスタ、 21〜2nはレジスタ群、 3は計算機、 4はインタフェース回路、 4−1はバスドライバ、 4−2はデコーダ、 5はタイマ、 6はタイマカウンタを示す。

Claims (1)

    【特許請求の範囲】
  1. 入力するパルスのパルス数をカウントするカウンタ(1
    )と、該カウンタ(1)が一定時間にカウントしたカウ
    ント数を書き込むレジスタ(2)と、該レジスタ(2)
    の内容を計算機(3)に転送するインタフェース回路(
    4)とよりなることを特徴とするパルスカウント回路。
JP30451786A 1986-12-19 1986-12-19 パルスカウント回路 Pending JPS63156424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30451786A JPS63156424A (ja) 1986-12-19 1986-12-19 パルスカウント回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30451786A JPS63156424A (ja) 1986-12-19 1986-12-19 パルスカウント回路

Publications (1)

Publication Number Publication Date
JPS63156424A true JPS63156424A (ja) 1988-06-29

Family

ID=17933978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30451786A Pending JPS63156424A (ja) 1986-12-19 1986-12-19 パルスカウント回路

Country Status (1)

Country Link
JP (1) JPS63156424A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0213328U (ja) * 1988-07-11 1990-01-26
US5676107A (en) * 1994-02-04 1997-10-14 Mazda Motor Corporation Direct injection diesel engine
KR100347557B1 (ko) * 1998-09-17 2002-08-07 닛본 덴기 가부시끼가이샤 펄스신호발생장치 및 펄스신호발생방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0213328U (ja) * 1988-07-11 1990-01-26
US5676107A (en) * 1994-02-04 1997-10-14 Mazda Motor Corporation Direct injection diesel engine
KR100347557B1 (ko) * 1998-09-17 2002-08-07 닛본 덴기 가부시끼가이샤 펄스신호발생장치 및 펄스신호발생방법
US6504876B1 (en) 1998-09-17 2003-01-07 Nec Corporation Pulse signal generating apparatus and pulse signal generating method

Similar Documents

Publication Publication Date Title
US4773028A (en) Method and apparatus for improved monitoring and detection of improper device operation
JPS63156424A (ja) パルスカウント回路
JP3102486B2 (ja) ディジタル保護リレーの解析装置
JP2961199B2 (ja) パルス列入力処理装置
JPH02242440A (ja) 命令トレース回路
SU1277132A1 (ru) Устройство дл моделировани систем человек-машина
SU660053A1 (ru) Устройство дл контрол микропроцессора
SU521569A1 (ru) Устройство дл моделировани очереди
US3028087A (en) Numeric multiplier system
JP3129027B2 (ja) 並列処理計算機
JPH02126345A (ja) 情報処理装置
SU960845A1 (ru) Анализатор законов распределени
JPH01140249A (ja) 情報処理装置
Popp A fast event processor for counting loss-corrected gamma-spectrometry
SU1418732A1 (ru) Устройство дл моделировани процесса контрол программного обеспечени ЭВМ
SU1735873A1 (ru) Устройство дл моделировани измерительных приборов
SU809146A1 (ru) Устройство дл сопр жени
SU435527A1 (ru) Процессор для контроля цифровых схем
JPS58180911A (ja) 多チヤンネル量の指示方法
SU1695359A1 (ru) Устройство дл обучени операторов последовательным действи м
RU1785013C (ru) Устройство дл классификации сигналов
JPH04358293A (ja) 計測システム
SU1280598A1 (ru) Многоканальный микропрограммный счетчик
RU2011228C1 (ru) Устройство для обучения операторов
JPS6411977B2 (ja)