JPH05210403A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 データ処理対象となるメモリ部分を拡張し、
データ処理手順を簡略化し、使用性が向上されるデータ
処理装置を提供する。 【構成】 命令メモリ３に記憶された命令を読出してデ
ータメモリ４に格納されたデータに対するデータ処理を
行うデータ処理装置１において、ＣＰＵ２は読出された
命令の種類を解析し、読出された命令が、データ処理対
象となるデータメモリ４の予め定める一部分のメモリ部
分に対するデータ処理を行う命令である場合、当該メモ
リ部分に対するデータ処理を行い、読出された命令が前
記一部分のメモリ部分以外の残余のメモリ部分に対する
データ処理を行う命令である場合、当該命令で指定され
るメモリ部分におけるデータとアキュムレータ６に記憶
されたデータとの演算を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、工場内の生産ラインな
どに用いられ、押しボタンスイッチやリミットスイッチ
などの外部入力機器の動作状態に応じて、モータやソレ
ノイドなどの外部出力機器を制御するプログラマブルコ
ントローラなどに好適に実施されるデータ処理装置に関
する。

【０００２】

【従来の技術】図１は、データ処理装置１の構成を示す
ブロック図である。データ処理装置１は、ＣＰＵ（中央
演算処理装置）２と、命令メモリ３と、データメモリ４
とを含んで構成される。ＣＰＵ２は、命令メモリ３に格
納される命令を１つずつ読出して実行する。最小単位で
ある１ワードの命令は、図１０に示すように、１６ビッ
トで構成されており、そのうち３ビットが命令の種類を
示すオペコード部であり、残りの１３ビットがオペコー
ド部で指定された命令を実行すべきデータメモリ４のア
ドレスを示すオペランド部である。

【０００３】ＣＰＵ２は、読出した命令によって指定さ
れるデータをデータメモリ４から読出してレジスタ５に
格納し、読出した命令に対応する演算を実行し、その演
算結果をデータメモリ４に格納する。このときＣＰＵ２
は、必要に応じて、レジスタ５に格納したたとえば８ビ
ットのデータのうち、命令によって指定されるビットデ
ータをアキュムレータ６に格納し、レジスタ５に格納さ
れた他のデータの指定されたビットデータとの間の演算
を実行し、その演算結果をアキュムレータ６に書込む。
その後、アキュムレータ６の内容をレジスタ５の指定さ
れたデータの指定されたビットデータに書込む。

【０００４】従来から、基本命令（ビット演算を行う命
令）で行えないデータメモリ４の拡張領域Ａ２について
ビット演算を行う場合、１バイト単位もしくは１ワード
単位でそのデータメモリ４の拡張領域Ａ２のデータを、
ビット演算できるデータメモリ４の基本領域Ａ１に転送
し、その上で基本命令におけるビット演算を実行してい
る。

【０００５】図１１は、ビット演算の手順を示す図であ
り、図１２はその手順を示すラダー図であり、図１３は
ラダー図に対応するプロブラムを示す図である。図１１
〜図１３を参照して、基本命令では直接ビット演算がで
きない拡張領域Ａ２のアドレス「０９０００」の領域の
データの４ビット目のデータと、アドレス「１９００
０」の領域のデータの７ビット目のデータとの間の論理
積を実行し、その演算結果をアドレス「２９０００」の
領域のデータの２ビット目のデータに格納する場合の手
順を説明する。

【０００６】拡張領域Ａ２のアドレス「０９０００」
の領域のデータを、基本領域Ａ１のアドレス「コ１００
０」の領域に転送する。

【０００７】拡張領域Ａ２のアドレス「１９０００」
の領域のデータを、基本領域Ａ１のアドレス「コ１００
１」の領域に転送する。

【０００８】アドレス「コ１０００」の領域に格納さ
れたデータの４ビット目のデータと、アドレス「コ１０
０１」の領域のデータの７ビット目のデータとの間の論
理積を実行し、その演算結果をアドレス「コ１００２」
の領域のデータの２ビット目のデータとして書込む。

【０００９】基本領域Ａ１のアドレス「コ１００２」
の領域のデータを、拡張領域Ａ２のアドレス「２９００
０」の領域に転送する。

【００１０】

【発明が解決しようとする課題】上述のように単なるビ
ット演算を実行する場合であっても、拡張領域Ａ２のデ
ータに対して行う場合には、図１３に示すようなプログ
ラムを必要とする。このことは、（１）高度なプログラ
ム作成技術を必要とする、（２）命令メモリ３の容量が
制約される、（３）データメモリ４の容量が制約され
る、という３つの問題点を招来する。

【００１１】また、前述の図１０に示すようにＣＰＵ２
は１ワード１６ビット構成で基本命令のマイクロコード
を生成するが、この範囲では基本命令のオペランド部
（ビット演算の指定アドレス）は１３ビットしかとれ
ず、このオペランド部の単なる拡張は、ＣＰＵ２のビッ
ト構成幅にもよるが、単なる拡張はむずかしい。

【００１２】本発明の目的は、データ処理対象となるメ
モリ部分を拡張し、データ処理手順を簡略化し、使用性
が向上されるデータ処理装置を提供することである。

【００１３】

【課題を解決するための手段】本発明は、命令メモリに
記憶された命令を読出してデータメモリに格納されたデ
ータに対するデータ処理を行うデータ処理装置におい
て、読出された命令の種類を解析する命令解析手段と、
命令解析手段の解析結果に基づいて、読出された命令
が、データ処理対象となるデータメモリの予め定める一
部分のメモリ部分に対するデータ処理を行う命令である
場合、当該メモリ部分に対するデータ処理を行い、読出
された命令が前記一部分のメモリ部分以外の残余のメモ
リ部分に対するデータ処理を行う命令である場合、当該
命令で指定されるメモリ部分におけるデータとアキュム
レータに記憶されたデータとの演算を行う演算手段とを
含むことを特徴とするデータ処理装置である。

【００１４】

【作用】本発明に従えば、データ処理装置は、命令メモ
リに記憶された命令に基づいて、データメモリに格納さ
れているデータに対して演算処理などのデータ処理を行
う。このとき、読出された命令がデータ処理対象となる
データメモリの予め定める一部分のメモリ部分に対する
データ処理を行う命令である場合は、当該メモリ部分を
利用して直接データ処理を行い、読出された命令が前記
一部分のメモリ部分以外の残余のメモリ部分に対するデ
ータ処理を行う命令である場合は、当該命令で指定され
る残余のメモリ部分におけるデータとアキュムレータに
記憶されたデータとの演算を行い、演算結果をデータメ
モリの前記残余のメモリ部分に格納する。

【００１５】このように、データメモリのデータ処理対
象となる予め定める一部分のメモリ部分以外の残余のメ
モリ部分に対するデータ処理を行う場合であっても、該
残余のメモリ部分に対して直接データ処理を行うことが
でき、従来技術で説明したように残余のメモリ部分に格
納されているデータを予め定める一部分のメモリ部分に
転送した後にデータ処理を行い、再び処理後のデータを
残余のメモリ部分に転送するといった複雑な手順を実行
することなく容易にデータ処理を実行することができ
る。

【００１６】

【実施例】図１は、本発明の一実施例であるデータ処理
装置１の構成を示すブロック図である。データ処理装置
１は、命令解析手段および演算手段であるＣＰＵ２と、
命令メモリ３と、データメモリ４とを含んで構成され
る。ＣＰＵ２は、命令メモリ３に格納される命令を読出
して実行する。すなわち、読出した命令によって指定さ
れるデータをデータ用メモリ４から読出してレジスタ５
に格納し、読出した命令に対応する演算を実行し、その
演算結果をデータメモリ４に格納する。

【００１７】このときＣＰＵ２は、必要に応じて、レジ
スタ５に格納したたとえば８ビットのデータのうち命令
によって指定されたビットデータをアキュムレータ６に
格納し、レジスタ５に格納された他のデータの指定され
たビットデータとの間の論理演算などの演算を実行し、
その演算結果をアキュムレータ６に書込む。その後、ア
キュムレータ６のビットデータをレジスタ５に格納され
たデータの指定されたビットデータに書込む。このよう
なアキュムレータ６を用いたデータのビット単位の演算
をビット演算と称する。

【００１８】図２は、データ処理装置１において用いら
れる拡張命令の構成を示す図である。拡張命令は２ワー
ドで構成され、１ワードは１６ビットのデータである。
１ワード目のデータは、ビット演算の基本命令の種類を
表すコードであり、２ワード目はビット演算の対象とな
るアドレスを表すコードである。

【００１９】１ワード目は、上述したようにビット演算
の基本命令（ＳＴＲ，ＳＴＲ ＮＯＴ，ＡＮＤ，ＡＮＤ
ＮＯＴ，ＯＲ，ＯＲ ＮＯＴ，ＯＵＴ）を示すコード
である。この場合、従来から用いられる１ワード構成の
基本命令で用いられる命令コードとは異なる新たな拡張
命令用の命令コードを設定してもよいが、プログラムの
互換性を考慮した場合、従来と同様に上位３ビットで命
令を表し、残りの１３ビットは該命令が２ワードの拡張
命令であることを表すためのコードを格納するようにす
ればよい。

【００２０】２ワード目は、ビット演算の対象となるア
ドレスを表すコードであり、１６ビットのデータによっ
てビット演算の対象となるアドレスを指定するので、６
４Ｋビットのメモリ空間の指定が可能となり、従来の１
３ビットのデータによる８Ｋビットのメモリ空間に比べ
て、８倍のメモリ空間を指定できるようになる。

【００２１】図３は、上記拡張命令によるビット演算を
実行するプログラムの構成例を示す図であり、図４は図
３に示すプログラムが実行されるデータメモリ４の構成
を示す図であり、図５〜図７は、各命令毎のＣＰＵ２の
動作を示すフローチャートである。

【００２２】以下に、従来の基本命令では直接ビット演
算ができない拡張領域Ａ２のアドレス「０９０００」の
領域のデータの４ビット目のデータと、アドレス「１９
０００」の領域のデータの７ビット目のデータとの論理
積を実行し、その演算結果をアドレス「２９０００」の
領域のデータの２ビット目のデータに格納する場合の手
順を説明する。

【００２３】まず、図３に示す１番目の拡張命令「ＳＴ
Ｒ ０９０００．４」が命令メモリ３から読出される
と、ＣＰＵ２は図５に示す動作を実行する。ステップａ
１ではデータメモリ４のアドレス「０９０００」の領域
の８ビットのデータを読出し、ステップａ２においてＣ
ＰＵ２内のレジスタ５に格納する。続いてステップａ３
においてレジスタ５に格納された４ビット目のデータが
抽出され、ステップａ４においてアキュムレータ６に格
納される。

【００２４】続いて図３に示す２番目の命令「ＡＮＤ
１９０００．７」が読出されると、ＣＰＵ２は図６に示
す動作を実行する。ステップｂ１ではＣＰＵ２はデータ
メモリ４のアドレス「１９０００」の８ビットのデータ
を読出し、ステップｂ２においてＣＰＵ２内のレジスタ
５に格納する。ステップｂ３ではレジスタ５に格納され
たデータの７ビット目のデータを抽出し、ステップｂ４
においてアキュムレータ６に格納されたデータと前記７
ビット目のデータとの論理積演算を行い、ステップｂ５
において演算結果をアキュムレータ６に格納する。

【００２５】続いて図３に示す３番目の命令「ＯＵＴ
２９０００．２」が読出されると、ＣＰＵ２は図７に示
す動作を実行する。ステップｃ１ではデータメモリ４の
アドレス「２９０００」の８ビットのデータが読出さ
れ、ステップｃ１では読出されたデータがＣＰＵ２内の
レジスタ５に格納される。ステップｃ３ではアキュムレ
ータ６に格納されたビットデータを前記読出したデータ
の２ビット目のデータに格納する。その後、ステップｃ
４では２ビット目のデータが書換えられたレジスタ５の
８ビットデータがデータメモリ４のアドレス「２９００
０」の領域に書込まれる。

【００２６】なお、前述の図３に示されるプログラムに
おいて用いられていない他の基本命令（ＳＴＲ ＮＯ
Ｔ，ＡＮＤ ＮＯＴ，ＯＲ，ＯＲ ＮＯＴ）の場合であ
っても上述と同様に拡張されたメモリ空間に対するビッ
ト演算を実行することができる。

【００２７】図８は、図３に示すプログラムに対応する
ラダー図であり、図９は図３に示すプログラムに対応す
る他のラダー図である。従来から、２ワード以上からな
る応用命令をラダー表現する場合は、図８に示すように
１命令を構成するワード数に相当する箱を表示し、各箱
の中に１ワード毎の命令やアドレスデータを表示してい
る。しかしながら、本発明において新たに設定した拡張
命令は、アドレス指定をするビットデータが従来より桁
数が多くなったことを除けば、従来の基本命令と全く同
一である。したがって図９に示すように、従来から用い
られている基本命令のラダーシンボルを用いて表示する
ことができ、このようなラダー表現の方が従来と同様の
設計思想でプログラムを作成することができ、またラダ
ー図としても理解しやすい。

【００２８】以上のように本実施例によれば、２ワード
構成の基本命令を拡張した新たな拡張命令を設定したの
で、より広いメモリ空間に対してビット演算を行うこと
ができる。また従来のような特殊な命令を用いた高度な
プログラミング技術を必要とせず、容易にビット演算の
ためのプログラムを作成することができる。さらにビッ
ト演算実行のためのワークエリアが不要となるととも
に、命令メモリ３の使用領域も減少する。これによって
データ処理装置１の使用性および利便性が格段に向上す
る。

【００２９】

【発明の効果】以上のように本発明によれば、データメ
モリのデータ処理対象となる予め定める一部分のメモリ
部分以外の残余のメモリ部分に対するデータ処理を行う
場合であっても、該残余のメモリ部分に対して直接デー
タ処理を行うことができ、従来技術で説明したように残
余のメモリ部分に格納されているデータを予め定める一
部分のメモリ部分に転送した後にデータ処理を行い、再
び処理後のデータを残余のメモリ部分に転送するといっ
た複雑な手順を実行することなく容易にデータ処理を実
行することができる。これによって、データメモリのよ
り広範囲にわたってデータ処理を実行することができ、
データ処理装置の使用性が向上する。

【図面の簡単な説明】

【図１】本発明の一実施例であるデータ処理装置１の基
本的構成を示すブロック図である。

【図２】データ処理装置１において用いられる拡張命令
の構成を示す図である。

【図３】データ処理装置１で実行されるプログラムの一
例を示す図である。

【図４】データ処理装置１に備えられるデータメモリ４
の構成を示す図である。

【図５】図３に示すプログラムの実行時の動作を示すフ
ローチャートである。

【図６】図３に示すプログラムの実行時の動作を示すフ
ローチャートである。

【図７】図３に示すプログラムの実行時の動作を示すフ
ローチャートである。

【図８】図３に示されるプログラムに対応するラダー図
である。

【図９】図３に示されるプログラムに対応する他のラダ
ー図である。

【図１０】データ処理装置１に用いられる基本命令のビ
ット構成を示す図である。

【図１１】データ処理装置１に備えられるデータメモリ
４の構成を示す図である。

【図１２】データ処理装置１で実行されるビット演算を
示すラダー図である。

【図１３】図１２に示すラダー図に対応するプログラム
の一例を示す図である。

【符号の説明】

１ データ処理装置 ２ ＣＰＵ ３ 命令メモリ ４ データメモリ ５ レジスタ ６ アキュムレータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 命令メモリに記憶された命令を読出して
   データメモリに格納されたデータに対するデータ処理を
   行うデータ処理装置において、 読出された命令の種類を解析する命令解析手段と、 命令解析手段の解析結果に基づいて、読出された命令
   が、データ処理対象となるデータメモリの予め定める一
   部分のメモリ部分に対するデータ処理を行う命令である
   場合、当該メモリ部分に対するデータ処理を行い、読出
   された命令が前記一部分のメモリ部分以外の残余のメモ
   リ部分に対するデータ処理を行う命令である場合、当該
   命令で指定されるメモリ部分におけるデータとアキュム
   レータに記憶されたデータとの演算を行う演算手段とを
   含むことを特徴とするデータ処理装置。