JP3533078B2 - シーケンス制御方法及び制御装置 - Google Patents

シーケンス制御方法及び制御装置

Info

Publication number
JP3533078B2
JP3533078B2 JP03428998A JP3428998A JP3533078B2 JP 3533078 B2 JP3533078 B2 JP 3533078B2 JP 03428998 A JP03428998 A JP 03428998A JP 3428998 A JP3428998 A JP 3428998A JP 3533078 B2 JP3533078 B2 JP 3533078B2
Authority
JP
Japan
Prior art keywords
data
processing
instruction
program
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03428998A
Other languages
English (en)
Other versions
JPH11219210A (ja
Inventor
靖史 大西
哲 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FANUC Corp
Original Assignee
FANUC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FANUC Corp filed Critical FANUC Corp
Priority to JP03428998A priority Critical patent/JP3533078B2/ja
Publication of JPH11219210A publication Critical patent/JPH11219210A/ja
Application granted granted Critical
Publication of JP3533078B2 publication Critical patent/JP3533078B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シーケンス制御を
行うプログラマブルコントローラに関する。
【0002】
【従来の技術】PMC(Programmable Machine Contr
oller)は前もって決められたシーケンスに従ってNC
工作機械の動作を制御する装置であり、シーケンス,タ
イミング,演算式等の各種機能の実行命令をプログラマ
ブルにメモリに格納する構成としている。
【0003】図7はPMCを説明するための概略ブロッ
ク図である。図7において、シーケンス・プログラム1
0は、工作機械等のシーケンス制御を行うためのプログ
ラムであり、PMC20中のCPU21が解読,演算で
きる形式(機械語命令)に変換された後、PMC20内
のメモリ23(RAMあるいはROM)に格納される。
【0004】CPU21は、メモリ23に格納されたプ
ログラムの命令をそのつど高速で読み出して演算を行
い、プログラムを実行する。
【0005】通常、シーケンス・プログラムは、CPU
に演算処理させるための処理手順をPMC命令を用いて
ラダー図の形式で作成し、プログラム作成機能を備える
PMCプログラマによって機械語命令に変換した後、メ
モリ23に格納される。
【0006】メモリ23に格納されたシーケンス・プロ
グラムは、PMC20のCPU21に1命令ずつ順番に
高速で読み出され、実行される。
【0007】例えば、CPU21はRD X0.0命令
によりアドレスX0.0の入力回路24の信号を読み出
して演算レジスタにセットし、次にAND R10.1
命令によりアドレスR10.1の内部リレーの状態と論
理積を取り、結果を演算レジスタにセットし、アドレス
Y0.0の出力回路に演算結果を出力する。
【0008】PMC20への入力信号として、NC30
からの入力信号や、機械等の制御対象40からの入力信
号(サイクルスタート,フィールドホールド信号等)が
あり、又、PMC20から出力する出力信号として、N
C30へ出力する信号(タレット回転,スピンドル停止
等)がある。
【0009】従来、プログラマブルコントローラの演算
処理では、1ステップの演算命令で1回の演算を行って
おり、繰り返し演算を行う場合には、同じ命令を繰り返
しの回数だけ記述してプログラムを作成したり、あるい
はループ命令を用いて繰り返し処理をプログラムに記述
している。
【0010】図8は従来のシーケンス制御における繰り
返し処理を制御するための図である。図に示すシーケン
ス・プログラムは、加算演算を繰り返して行う演算処理
の場合であり、2つのレジスタの内容を加算し、加算結
果を他のレジスタに格納する演算処理を表すラダーダイ
ヤグラム15,16,17をそれぞれ記述してプログラ
ムを形成している。
【0011】例えば、ラダーダイヤグラム15によっ
て、レジスタR10とレジスタR20の内容を加算し、
加算結果をレジスタR30に格納する演算処理を行う。
その後、ラダーダイヤグラム16によって、ラダーダイ
ヤグラム15の演算処理と同様に、レジスタR12とレ
ジスタR22の内容を加算し、加算結果をレジスタR3
2に格納する演算処理を行い、さらに、ラダーダイヤグ
ラム17によって、ラダーダイヤグラム15,16の演
算処理と同様に、レジスタR14とレジスタR24の内
容を加算し、加算結果をレジスタR34に格納する演算
処理を行う。
【0012】図9はラダープログラムの変換後の機械語
命令を示し、メモリに格納された状態を示している。図
9において、各ラダーダイヤグラム15,16,17に
記述された命令をそれぞれメモリに順に記憶し、この命
令を順に読み出して実行することによってシーケンス処
理を行う。したがって、繰り返し処理を行う場合であっ
ても、メモリ内には繰り返し処理に対するそれぞれの命
令が記憶され、該命令は逐次実行されることになる。
【0013】なお、「+W」は演算の種類及びデータの
バイト数を表すものであり、「+」は加算、「−」は減
算、「*」は乗算を示し、また、「W」はデータ数が2
バイトであり、「B」はデータ数が1バイトであり、
「L」はデータ数が4バイトであることを示している。
図10(a)の「+W」に示す命令は、図10(b)に
示すように16ビットで表すことができる。
【0014】
【発明が解決しようとする課題】しかしながら、従来の
シーケンス制御では、1ステップの命令で1回の演算し
か行うことができないため、繰り返し演算を行う場合に
は、同じ命令を多数繰り返してプログラムしたり、ルー
プ命令等によって繰り返し処理を記述する必要がある。
そのため、プログラムのステップ数が増大するという問
題があり、また、ループ命令などを用いて繰り返し演算
を記述すると、プログラムが複雑となるという問題があ
り、プログラムの保守等において変更作業に時間を要す
ることのもなる。
【0015】そこで、本発明は従来のシーケンス制御の
持つ問題点を解決し、簡略なプログラムでステップ数を
増加させることなく、繰り返し演算等の多数データの演
算処理を行うことができるシーケンス制御方法及び装置
を提供することを目的とし、また、多数データの演算処
理を1命令で一括処理することができるシーケンス制御
方法及び装置を提供することを目的とする。
【0016】
【課題を解決するための手段】本発明のシーケンス制御
方法は、プログラマブルコントローラによるシーケンス
制御方法において、プログラマブルコントローラが行う
演算の種類及び演算の処理回数を指定する命令を含んだ
シーケンスプログラムを用い、プログラマブルコントロ
ーラは該シーケンスプログラムに記述される前記命令に
よって指定された演算を指定された回数分だけ繰り返す
シーケンス制御を行う。
【0017】このシーケンス制御によれば、シーケンス
プログラム中にプログラマブルコントローラが行う演算
の種類及び演算の処理回数を指定する命令が含まれてい
る場合には、プログラマブルコントローラは、この1つ
の命令に基づいて、処理された演算を指令された回数分
だけ繰り返して行う。これによって、複数回の演算処理
を1命令で一括して行うことができる。
【0018】また、本発明のシーケンス制御方法は、プ
ログラマブルコントローラによるシーケンス制御方法に
おいて、プログラマブルコントローラが行う演算の種
類,演算対象のデータサイズ,及び演算の処理回数を指
定する命令を含むシーケンスプログラムを用い、プログ
ラマブルコントローラは、指定されたデータサイズに基
づくデータの読み出し処理及び指定された演算の処理
を、指定された処理回数分繰り返すシーケンス制御を行
う。
【0019】このシーケンス制御方法によれば、シーケ
ンスプログラム中にプログラマブルコントローラが行う
演算の種類,演算対象のデータサイズ,及び演算の処理
回数を指定する命令が含まれている場合には、プログラ
マブルコントローラは、この1つの命令に基づいて、指
定されたデータサイズに基づくデータの読み出し処理を
行い、該読み出したデータを用いて指定された演算処理
を行うという処理を、指定された処理回数分だけ繰り返
して行う。これによって、複数回の演算処理を1命令で
一括して行うことができる。
【0020】また、このシーケンス制御のデータの繰り
返し読み出しは、前回読み出し時の読み出しアドレスに
指定されたデータサイズを加算あるいは減算して得られ
たアドレスを次回の読み出しアドレスとすることによっ
て行うことができる。
【0021】また、本発明のシーケンス制御装置は、プ
ログラマブルコントローラによるシーケンス制御装置に
おいて、プログラマブルコントローラに、演算の種類及
び演算の処理回数を指定する命令に基づいて、該指定さ
れた演算を指定された処理回数分だけ繰り返す命令実行
手段を備える構成とする。
【0022】命令実行手段は、シーケンスプログラム中
に演算の種類及び演算の処理回数を指定する命令が記述
されている場合には、該1命令によって、指定された演
算を指定された処理回数分だけ繰り返す処理を行う。こ
れによって、複数回の演算処理を1命令で一括して行う
ことができる。
【0023】また、本発明のシーケンス制御装置は、プ
ログラマブルコントローラによるシーケンス制御装置に
おいて、シーケンスプログラムはプログラマブルコント
ローラが行う演算の種類,演算対象のデータサイズ,及
び演算の処理回数を指定する命令を含み、プログラマブ
ルコントローラは、指定されたデータサイズに基づくデ
ータの読み出し処理及び指定された演算の処理を、指定
された処理回数分繰り返す命令実行手段を備える構成と
する。
【0024】命令実行手段は、シーケンスプログラム中
にプログラマブルコントローラが行う演算の種類,演算
対象のデータサイズ,及び演算の処理回数を指定する命
令が含まれている場合には、該1命令によって、指定さ
れたデータサイズに基づくデータの読み出し処理と該読
み出しで得られたデータを用いて指定された演算処理
を、指定された処理回数分繰り返す処理を行う。また、
プログラマブルコントローラは、前回読み出し時の読み
出しアドレスと指定されたデータサイズを用いて次回の
読み出しアドレスを求めるデータ読み出し手段を備え、
これによって、データの繰り返し読み出しを行うことが
できる。
【0025】さらに、本発明のシーケンス制御装置は、
プログラマブルコントローラが行う演算の種類,演算対
象のデータサイズ,及び演算の処理回数を指定する命令
を含むシーケンスプログラムを作成するプログラム作成
手段を備えることができ、これによって、複数回の処理
を1命令で一括処理させることができる命令を含むシー
ケンスプログラムを作成することができる。
【0026】
【発明の実施の形態】以下、本発明の実施の形態を図を
参照しながら詳細に説明する。図1,2,3は本発明の
シーケンス制御を説明するための概略図である。図1に
おいて、シーケンスプログラムのラダープログラム11
による命令は、演算の種類を示す演算種指定記述12と
該演算に用いるデータのサイズを示すデータサイズ指定
記述13と演算の処理回数を示す処理回数指定記述14
の各事項を指定する記述部分を備え、この記述によっ
て、複数回の繰り返し処理を1つの命令で設定すること
ができる。なお、図1に示すシーケンスプログラム11
は、ラダープログラムの場合について示している。
【0027】演算種指定記述12は演算の種類を示す記
述であり、「+],[−],[*]等の符号によって加
算演算,減算演算,及び乗算演算を指定する。図示する
例では「+」によって加算演算を行う場合を示してい
る。
【0028】データサイズ指定記述13は演算に用いる
データのサイズを示す記述であり、B,W,L等の符号
によってデータの大きさを指定する。例えば、符号Bは
データサイズが1バイトであることを表し、符号Wはデ
ータサイズが2バイトであることを表し、符号Lはデー
タサイズが4バイトであることを表している。図示する
例では符号Wによって演算に用いるデータの大きさが2
バイトであることを示している。
【0029】処理回数指定記述14は演算の処理回数を
示す記述であり、( )内に記述される数字によって繰
り返しの回数を指定する。図示する例では(3)によっ
て、演算種指定記述12で指定した演算を3回繰り返す
ことを示している。
【0030】なお、図中のR10,R20,R30は演
算に用いる最初のデータのアドレスを示し、R10,R
20は加算演算に用いる加算データが格納されているア
ドレスを示し、R30は演算結果を格納するアドレスを
示している。
【0031】この演算処理によれば、第1回目の演算に
おいて、R10,R20のアドレスに格納されている加
算データを記憶手段から読み出し、読み出した加算デー
タを用いて加算演算を行い、得られた加算結果を記憶手
段中のR30のアドレスに格納する。例えば、R10,
R20のアドレスに格納されているデータが1,2の場
合には、加算演算で得られた加算結果3をR30に格納
する。
【0032】第2回目の演算において、R12,R22
のアドレスに格納されている加算データを記憶手段から
読み出し、読み出した加算データを用いて加算演算を行
い、得られた加算結果を記憶手段中のR32のアドレス
に格納する。さらに、第3回目の演算において、R1
4,R24のアドレスに格納されている加算データを記
憶手段から読み出し、読み出した加算データを用いて加
算演算を行い、得られた加算結果を記憶手段中のR34
のアドレスに格納する。
【0033】上記演算処理について図2を用いてより詳
細に説明する。データサイズ指定記述13がWの場合に
は、前記したように演算に用いるデータのサイズは2バ
イトであることを示している。ここで、各アドレスに格
納されるデータのサイズが1バイトである場合には、連
続する2つのアドレス内に格納されるデータを用いるこ
とになる。
【0034】図2において、第1回目の加算演算に用い
る加算データはR10,R11内に格納されるデータを
一方の1データとし、また、R20,R21内に格納さ
れるデータを他方の1データとし、加算結果はR30,
R31内に1データとして格納される。
【0035】同様に、第2回目の加算演算に用いる加算
データはR12,R13内に格納されるデータを一方の
1データとし、また、R22,R23内に格納されるデ
ータを他方の1データとし、加算結果はR32,R33
内に1データとして格納される。なお、第3回目の加算
演算も同様であるため、図2では図示を省略している。
【0036】データサイズ指定記述13がBの場合に
は、演算に用いるデータのサイズは1バイトであり、こ
の場合には、各データは1つのアドレス内に格納される
データを1データとして演算を行い、また、データサイ
ズ指定記述13がLの場合には、演算に用いるデータの
サイズは4バイトであり、この場合には、各データは4
つの連続するアドレス内に格納されるデータを1データ
として演算を行う。
【0037】同様に、演算結果を格納するアドレスにつ
いても、データサイズ指定記述13で指定するデータに
サイズに応じて設定される。
【0038】本発明のシーケンス制御では、この演算に
用いるデータの読み出しを行うアドレス、及び演算結果
を格納するアドレスはデータサイズ指定記述13が指定
するデータのサイズ、及び処理回数指定記述14が指定
する処理回数(ここでは演算回数)に従って順に設定す
ることができる。
【0039】図3は本発明のシーケンス制御において、
ラダープログラムの1命令で記述し指定した設定事項を
実行用の機械命令に変換した状態を示している。変換後
の命令において、RDは読み込み指令、ADDは加算指
令(演算種指定記述)、Wはデータサイズ指定記述、
(3)は処理回数指定記述、R10,R20は第1回目
の演算に用いるデータの先頭アドレス、R30は第1回
目の演算結果を格納する先頭アドレス、WRTは書き込
み指令であり、データサイズ指定記述と処理回数指定記
述を用いることによって、1つの命令で複数回の繰り返
し処理を指令することができる。
【0040】図4は本発明のシーケンス制御装置の概略
を説明するための概略ブロック図である。図4のブロッ
ク図に示すシーケンス制御装置において、CPU1は機
械語命令に変換されたプログラムの命令を読み出して演
算を行うことによってプログラムを実行し、RAM2は
ユーザシーケンスプログラムを格納するメモリ2a,入
力データを格納するDIメモリ2b,出力データを格納
するDOメモリ2c、及び演算結果等のその他各種のデ
ータを格納するデータメモリ2dを備える。ここで、ユ
ーザシーケンスプログラムはCPU1に演算処理を行わ
せるための処理手順をラダー形式等の命令形式で作成
し、機械語命令に変換したものである。
【0041】CPU1は、ユーザシーケンスプログラム
メモリ2aに格納されるプログラムを順に実行するため
のプログラムカウンタ1a、演算を行うデータの読み出
しや書き込みをメモリに行うためのアドレスを指定する
ためにアドレスの保持を行うデータアドレスレジスタ1
b,1c,1d、演算に用いるデータの大きさを保持す
るためのデータサイズレジスタ1e、演算処理の繰り返
し回数を保持するための処理回数レジスタ1fを備え
る。なお、データアドレスレジスタ1b,1c,1d
は、演算の種類に応じて設定することができる。
【0042】ここで、プログラムカウンタ1aはプログ
ラムの実行に応じて順にカウントを行い、プログラムに
実行状態を保持し、次に実行するプログラム行程の指定
に用いることができる。また、データアドレスレジスタ
1b,1c,1dは、演算処理における最初のアドレス
はユーザシーケンスプログラムから読み込まれ、繰り返
し処理中においては、データサイズレジスタ1eで指定
されるデータのサイズに応じて順に変更される。
【0043】また、データサイズレジスタ1e及び処理
回数レジスタ1fは、ユーザシーケンスプログラムに記
述される命令で指定が行われる。
【0044】シーケンス制御装置は、上記の他、装置全
体を制御するためのシステムプログラム3aを格納する
ROM3や、I/Oユニット5とシーケンス制御装置間
の接続を行うI/Oインターフェース4や、プログラミ
ング装置7で作成したシーケンスプログラムをユーザシ
ーケンスプログラムメモリ2aに入力するためのプログ
ラマインターフェース6を備え、各CPU1,RAM
2,ROM3,I/Oインターフェース4,プログラマ
インターフェース6はバスを介して接続することができ
る。
【0045】次に、本発明のシーケンス制御の動作につ
いて図5のフローチャートを図4及び図6の機能ブロッ
ク図を用いて説明する。シーケンスプログラム及び演算
等に用いるデータを入力し、シーケンスプログラムにつ
いては機械後命令に変換した後ユーザシーケンスプログ
ラムメモリ2aい格納し、データについてはデータメモ
リ2dに格納した後(ステップS1)、ユーザシーケン
スプログラム2aの先頭アドレスをプログラムカウンタ
1aに読み込む(ステップS2)。
【0046】CPUはプログラムカウンタ1aの指す命
令をユーザシーケンスプログラム2aから読み出し(ス
テップS3)、該読み出した命令の種類判定を行う(ス
テップS4,9,10)。
【0047】読み出した命令がビット演算命令である場
合には(ステップS4)、該ビット演算を実行し(ステ
ップS5)、プログラムカウンタ1aを加算して(ステ
ップS6)、プログラムを続行する場合には(ステップ
S7)、ステップS3に戻って次のプログラムを実行す
る。
【0048】前記ステップS4の判定において、読み込
んだ命令がビット演算命令でない場合には、さらに該命
令がデータ演算命令か否かの判定を行う(ステップS
9)。データ演算命令でない場合には、プログラムカウ
ンタ1aを加算して(ステップS6)、プログラムを続
行する場合には(ステップS7)ステップS3に戻って
次のプログラムを実行する。
【0049】前記ステップS9の判定において、読み込
んだ命令がデータ演算命令である場合には、該データ演
算命令を一括処理であるかあるいは個々の処理であるか
を判定する(ステップS10)。
【0050】ステップS10の演算処理の判定におい
て、該演算が個々の処理を行うものである場合には、該
データで演算を個々に実行し(ステップS11)、プロ
グラムカウンタ1aを加算して(ステップS6)、プロ
グラムを続行する場合には(ステップS7)、ステップ
S3に戻って次のプログラムを実行する。
【0051】一方、ステップS10の演算処理の判定に
おいて、該演算が一括処理を行うものである場合には、
命令に指定されたデータアドレスをデータアドレスレジ
スタ1b,1c,1dに格納し(ステップS12)、命
令に指定された処理回数を処理回数レジスタ1fに格納
する(ステップS13)。
【0052】CPUは、データアドレスレジスタ1b,
1cに格納されたアドレスを用いてデータメモリ2dか
ら対応するデータを読み出して演算を実行し、演算結果
をデータアドレスレジスタ1dに格納されたアドレスで
指定されるデータメモリ2d中に格納する(ステップS
14)。
【0053】次に、処理回数レジスタ1fの値から1を
減算し(ステップS15)、この減算結果が0となるま
で(ステップS16)、アドレスレジスタ1b,1c,
1dにデータサイズレジスタの値を加算し(ステップS
17)、前記ステップS14,15の処理を繰り返す。
処理回数レジスタ1fの値が0となるまで前記処理を繰
り返すことによって、命令中の処理回数指定記述14で
指定した処理回数だけ演算を行うことができる。
【0054】ステップS16において、処理回数レジス
タ1fの値が0となった場合には、指定した回数の演算
が終了したため、プログラムカウンタ1aを加算して
(ステップS6)、プログラムを続行する場合には(ス
テップS7)ステップS3に戻って次のプログラムを実
行する。
【0055】なお、ステップS7においてプログラムを
終了する場合には 演算結果を出力してシーケンス制御
を実行して(ステップS8)ステップS1に戻り、次の
シーケンスプログラムやデータの入力に備える。
【0056】上記処理において、ステップS1〜S3,
S6〜S8の処理でのデータの授受は、通常、バスを介
して行われる。このバスを介した演算速度は低速である
ため、高速な演算処理を行うことはできない。そのた
め、データ演算を個々に繰り返して行う場合には、各処
理をバスを介して行うこととなり、演算に要する時間が
長時間化することになる。
【0057】これに対して、本発明のシーケンス制御で
は、繰り返し処理はデータアドレスの書き換えで行うこ
とができるため、バスを介した演算を省くことができ、
ステップS1〜S3,S6〜S8の処理は1回のみとな
り、演算速度を高速とすることができる。
【0058】
【発明の効果】以上説明したように、本発明のシーケン
ス制御方法及び装置によれば、簡略なプログラムでステ
ップ数を増加させることなく、繰り返し演算等の多数デ
ータの演算処理を行うことができ、また、多数データの
演算処理を1命令で一括処理することができる。
【図面の簡単な説明】
【図1】本発明のシーケンス制御を説明するための概略
図である。
【図2】本発明のシーケンス制御を説明するための概略
図である。
【図3】本発明のシーケンス制御を説明するための概略
図である。
【図4】本発明のシーケンス制御装置の概略を説明する
ための概略ブロック図である。
【図5】本発明のシーケンス制御の動作を説明するため
のフローチャートである。
【図6】本発明のシーケンス制御の動作を説明するため
の機能ブロック図である。
【図7】プログラマブルコントローラを説明するための
概略ブロック図である。
【図8】従来のシーケンス制御における繰り返し処理を
説明するための図である。
【図9】従来のシーケンス制御における繰り返し処理を
説明するための図である。
【図10】シーケンス制御での命令と機械語命令との関
係を説明するための図である。
【符号の説明】
1 CPU 1a プログラムカウンタ 1b,1c,1d データアドレスレジスタ 1e データサイズレジスタ 1f 処理回数レジスタ 2 RAM 2a ユーザシーケンスプログラム 2b DIメモリ 2c DOメモリ 2d データメモリ 3 ROM 3a システムプログラム 4 I/Oインターフェース 5 I/Oユニット 6 プログラマインターフェース 7 プログラミング装置 10 シーケンスプログラム 11 ラダープログラム 12 演算種指定記述 13 データサイズ指定記述 14 処理回数指定記述 15,16,17 ラダーダイヤグラム
フロントページの続き (56)参考文献 特開 平5−120007(JP,A) 特開 平1−309130(JP,A) 特開 平2−204832(JP,A) (58)調査した分野(Int.Cl.7,DB名) G05B 19/02 - 19/05

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 プログラマブルコントローラによるシー
    ケンス制御方法において、シーケンスプログラムはプロ
    グラマブルコントローラが行う演算の種類、演算対象の
    データサイズ、演算対象のアドレス、及び演算の処理回
    数を指定する命令を含み、プログラマブルコントローラ
    は、指定されたデータサイズに基づくデータの読み出し
    処理及び指定された演算の処理を、指定された処理回数
    分繰り返し、この際のデータの繰り返し読み出しにおい
    て、前回読み出し時の読み出しアドレスと指定されたデ
    ータサイズを用いて次回の読み出しアドレスを求める、
    シーケンス制御方法。
  2. 【請求項2】 プログラマブルコントローラによるシー
    ケンス制御装置において、シーケンスプログラムはプロ
    グラマブルコントローラが行う演算の種類、演算対象の
    データサイズ、演算対象のアドレス、及び演算の処理回
    数を指定する命令を含み、プログラマブルコントローラ
    は、指定されたデータサイズに基づくデータの読み出し
    処理及び指定された演算の処理を、指定された処理回数
    分繰り返す命令実行手段を備え、この際のデータの繰り
    返し読み出しにおいて、前回読み出し時の読み出しアド
    レスと指定されたデータサイズを用いて次回の読み出し
    アドレスを求めるデータ読み出し手段を備える、シーケ
    ンス制御装置。
JP03428998A 1998-01-30 1998-01-30 シーケンス制御方法及び制御装置 Expired - Lifetime JP3533078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03428998A JP3533078B2 (ja) 1998-01-30 1998-01-30 シーケンス制御方法及び制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03428998A JP3533078B2 (ja) 1998-01-30 1998-01-30 シーケンス制御方法及び制御装置

Publications (2)

Publication Number Publication Date
JPH11219210A JPH11219210A (ja) 1999-08-10
JP3533078B2 true JP3533078B2 (ja) 2004-05-31

Family

ID=12410005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03428998A Expired - Lifetime JP3533078B2 (ja) 1998-01-30 1998-01-30 シーケンス制御方法及び制御装置

Country Status (1)

Country Link
JP (1) JP3533078B2 (ja)

Also Published As

Publication number Publication date
JPH11219210A (ja) 1999-08-10

Similar Documents

Publication Publication Date Title
JP3533078B2 (ja) シーケンス制御方法及び制御装置
US4924403A (en) Numerical control method and system therefor having override playback function
JPH0363092B2 (ja)
JPH0528431B2 (ja)
JPH0560629B2 (ja)
JPH07219766A (ja) 演算処理装置
US20040034443A1 (en) Numerical controller
JPH09258808A (ja) モーションコントローラプログラミング方式
JPS60237503A (ja) シ−ケンスコントロ−ラの高速処理方式
JPH0831033B2 (ja) データ処理装置
JPS6260755B2 (ja)
JPS6210928A (ja) デ−タ合成回路
JP2504974B2 (ja) シ−ケンサの高速演算処理方式
JP3055558B2 (ja) nビット演算装置
JP3441262B2 (ja) データ処理装置
JPH06110693A (ja) ファジー制御装置
JP3024410B2 (ja) プログラマブルコントローラ
JPH05210403A (ja) データ処理装置
JPH04230501A (ja) ファジィ演算処理装置
JP2642451B2 (ja) 数値制御装置
JPH0440723B2 (ja)
JPH01292402A (ja) Pc装置の信号参照方式
JPH05158507A (ja) 計装制御装置
JPH0623922B2 (ja) プログラマブル・コントロ−ラ
JPS62254207A (ja) ワ−クフアイル領域拡張方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 10

EXPY Cancellation because of completion of term