JPS6210928A - デ−タ合成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ｃｐｕにあまり負荷をかける事なく、変形長
データを適合長データにするデータ成型処理を行う回路
に関するものである。

〔従来の技術〕

第４図には従来の変形長データの成型処理の手Ｊｉｌヲ
示す。フローチャートが示す様に成型処理は全てｃｐｕ
内部のソフト・ウェアによりなされている。

次に動作について説明する。ステップ顛では、シフト・
データを合成用に１時保存するためのレジスターで、ス
テップａ３でこの内容と新たにシフトした変形長データ
とを合成し、再びデータ合成用レジスターに書込む。第
８回目に従って説明すると、ステップＯυ、（２）で、
４ａ〜４ｆのシフトデータを作り、ステップ（２）で９
ａ〜９Ｃの適合長データを作っていく、変形長データの
有効ｂｉｔ数が短い時（適合長データ口に対し８　ｂｉ
ｔなどの場合）、２回シフト・データを合成するだけで
は適合長データが出来ない（変形長データが８　ｂｉｔ
の時１６　ｂｔｔの適合長を作るには５回合酸処理必要
）ので、ステップＱ５では適合長データが完成したかチ
ェックし、未完成なら合成を繰り返す。

〔発明が解決しようとする問題点〕

従来の変形長データの成型処理は以上の様であるので、
ソフト（ｃｐｕ）により、シフト処理、マスク合成処理
を行わねばならず、処理に時間がかかる問題があった。

この発明は上記の様な問題点を解消するためになされた
もので１ソフトはシフト合成回路をコントロールするた
めの位置カウンターをカウント・アップすると共にシフ
ト合成回路に変形長データを出力するだけづ、変形処理
を行った適合長データ（第８図の９ａ　、　９ｂ・９ｃ
）を得る事が出来ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るデータ合成回路は、ｃｐｕからあたえら
れた変形長データをｃｐｕから指示された位置カウンタ
ーに従って、あらかじめ定められたｂｉｔ数シフトし、
適当な位置に有効データを移動させ、ラッチ記憶回路に
保存する。又、位置カウンターから判断し、ラッチ記憶
回路のデータと１シフトデータを合成したデータをラッ
チ記憶回路に保存する。この様にして、ラッチ記憶回路
に生成された適合長データをｃｐｕにとりこむ事により
、適合長データを作成するのにｃｐｕの負荷を少くした
。

〔作用〕

この発明におけるデータ・シフト回路は位置カウンター
に対応して、あらかじめ定められた量、変形長データを
シフト処理する。又、合成回路も位置カウンターに対応
して、前回のシフト・データと合成する事により、Ｃｐ
ｕは単に変形長データと位置カウンターを出力するのみ
で、適合長に成型されたデータを得る事ができる。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において（１）はｃｐｕから出力される変形長データ
（第２図の変形長データａｔｂｌＣに相当）、（２）は
ｃｐｕから出される位置カウンター、（３）は（２）の
位置カウンターの指定に従いあらかじめ定めた量、変形
長データをシフトするシフト回路、（４）は（３）のシ
フト結果出力、（５）は位置カウンターの指示により、
（６）の前回シフト結果と今回のシフト結果をＯＲ合成
する合成回路１（７）は合成結果、（８）はシフト結果
データを記憶しておくラッチ回路、（９）はシフト合成
され、適合長データ（たとえば１６ｂｉｔ長）に成型さ
れたデータ結果。

適合長データ１６　ｂｉｔに対し変形長データが１２ｂ
ｉｔの場合（第８図の場合）において、説明する。

ｃｐｕから入力して来る変形長データ（１）は、（３）
のデータ・シフト回路によりシフトされる。その際、デ
ータ・シフト回路は、（２）の位置カウンターの値に対
応したシフトを行う。第８図では位置カウンター０の時
シフトなし、カウンター１０時左方向へ４　ｂｉｔシフ
ト、・・・・・・、位置カウンター５の時左へ４　ｂｉ
ｔシフトする、を繰り返す。

さらに、（５）の合成回路により、位置カウンターの値
に対応して、前回のシフト・データと合成する。たとえ
ば第８図において位置カウンター００時、（４ａ）のシ
フト・データが前回のシフト・データと合成されないで
（８）のラッチ回路に記憶される。

位置カウンタｌの時、今回のシフト・データ（４ｂ）は
ラッチ回路（８）に保存されている前回シフト・データ
（４ａ）と合成され、１６ｂｉｔの適合長のデータ（９
ａ）を作り出す。（８）のラッチ回路に保存されたデー
タは適合長データになるたびにｃｐｕが取り出す。

なお、上記実施例では、位置カウンターはｃｐｕがカウ
ント・アップする様になっていたが、別途カウント・ア
ップ回路を設け、ｃｐｕから変形長データが出力される
毎にカウント・アップしてもよい。

又、成型された適合長データをｃｐｕが取り込む様にな
っているが、適合長データになるたびにメモリー等に書
き込んでもよい。

〔発明の効果〕

以上のように、この発明によれば、変形長データを適合
長データに成型する作業をデータ・シフト回路、合成回
路にもたせたので、Ｃｐｕが行う、データ成型作業が簡
単な処理となり、ｃｐｕへの負荷がへり処理速度が速く
なる効果がある。

【図面の簡単な説明】

第１図は、この発明に係るデータ合成回路のブロック図
、第２図、第８図は本発明に係るデータ合成回路による
データ成型方法を示す説明図、第４図は従来のデータ合
成方法の一例を示すフローチャート図である。 図において、（１）は変形長データ、（２）は位置カウ
ンタ、（３）はデータ・シフト回路、（５）はデータ合
成回路、（８）はデータラッチ記憶回路である。

Claims (1)

【特許請求の範囲】
1. データを生成する手段と、そのデータをあらかじめ定め
   た量ビット・シフトするシフト回路、シフト回路からの
   シフト・データをラッチ記憶する回路、ラッチ回路の内
   容と、シフト・データを合成し再びラッチ回路に書込む
   、合成回路とを備え、ｃｐｕに対し少しの負荷で変形長
   データを適合長データに合成、成形する事を特徴とする
   、データ合成回路。