JP3024410B2 - プログラマブルコントローラ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプログラマブルコントロ
ーラに係り、特にビット演算とワード演算が混在したシ
ーケンスプログラムを実行するプログラマブルコントロ
ーラに関する。

【０００２】

【従来の技術】プログラマブルコントローラはリレー・
シーケンス制御装置に置き換えられて発展してきたが、
処理の高速化，プログラムメモリ容量の増加，機能の向
上が図られ、順序を制御するシーケンス制御（ビット演
算）機能のみならず、数値演算（ワード演算）機能も備
えるようになっている。それにともない、従来のリレー
・シーケンス制御装置とは比較にならないほどに大規
模，複雑な制御を行うようになってきているため、四則
演算は言うに及ばず、三角関数，指数関数などの複雑な
関数演算をも含めた数値演算（ワード演算）を高速に行
うことが要求されてきている。

【０００３】ところで、プログラマブルコントローラの
プログラミングはその発展経過からリレー・シーケンス
制御装置の回路図を記述するのと同等なラダーダイアグ
ラムを用いるラダープログラムによって行われている。
なお、ワード演算もラダープログラム中に記述できるよ
うに改良されてきたため、ユーザはシーケンス制御（ビ
ット演算）、数値演算（ワード演算）を区別することな
くラダープログラム中に記述できる。このラダープログ
ラムはラダーダイアグラムと１対１に対応するシーケン
スプログラムに変換され、プログラマブルコントローラ
のシーケンスプログラムメモリに格納され実行される。

【０００４】このため特開昭61−48001 号記載のように
プログラマブルコントローラの演算部には、ビット演算
部とワード演算部をそれぞれ専用に設け、シーケンスプ
ログラム中のビット演算命令はビット演算部で実行し、
ワード演算命令はワード演算部で処理するようにしてい
る。

【０００５】ワード演算部には汎用のマイクロプロセッ
サが使用される。汎用マイクロプロセッサは半導体技術
の発展に伴いますます高速，高機能化されるので、容易
にワード演算の高速化や、ワード演算処理プログラムの
変更，追加による新機能のワード演算の組み込の容易性
等の特徴を持つ優れた方式である。

【０００６】

【発明が解決しようとする課題】しかし、汎用マイクロ
プロセッサの備えている命令語はシーケンスプログラム
中のワード演算命令とは全く異なった命令体系となって
いる。そのため汎用マイクロプロセッサはシーケンスプ
ログラム中のワード演算命令を自身の命令に翻訳して実
行（インタプリタにより実行）するため、ワード演算命
令の実行は汎用マイクロプロセッサ自身の命令実行時間
の数倍の時間を必要とする。たとえば加算では汎用マイ
クロプロセッサ自身の加算命令は１μｓ以下で実行でき
るが、ワード演算命令の加算を実行すると、３０μｓを
要してしまう問題がある。

【０００７】これを避けるにはシーケンスプログラム中
のワード演算命令を汎用マイクロプロセッサの命令語に
してしまうことも考えられる。しかしその場合、シーケ
ンスプログラム中にはビット演算部とワード演算部の両
方のプログラムを混在させて記述する必要があり、従来
シーケンスプログラムとの互換性が無くなる問題がある
ため、容易ではない。さらにビット演算部の処理をイン
タプリタで行うようになり、逆にビット演算部の処理が
遅くなってしまう問題も生じる。

【０００８】一方、シーケンスプログラム中のワード演
算命令を自身の命令とするマイクロプロセッサにより高
速化する方式も可能であるが、この場合には汎用マイク
ロプロセッサは使えず、ワード演算命令を直接実行でき
る専用のプロセッサを開発しなければならない。三角関
数などの関数演算も実行できる高速なプロセッサの開発
には大きな困難があり、しかもワード演算命令の追加，
機能変更等の度にプロセッサの再開発を要する問題があ
る。

【０００９】本発明はかかる問題点に鑑みて、ワード演
算を汎用マイクロプロセッサで高速で実行するプログラ
マブルコントローラを提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、シーケンスプログラムメモリに格納されたシーケン
ス命令を読み出してビット・ワード演算命令を判別する
シーケンス命令フェッチ・デコーダと、シーケンス命令
フェッチ・デコーダからのワード演算命令のアドレッシ
ングモードを解読し、そのアドレッシングモードのデー
タをマイクロプロセッサに対し入出力するパラメータコ
ントロールとを設けている。

【００１１】

【作用】シーケンス命令フェッチ・デコーダはシーケン
スプログラムメモリからシーケンス命令を読みだして判
別する。シーケンス命令がビット演算命令である場合に
はビット演算部で実行し、ワード演算命令である場合に
はパラメータコントロールとワード演算部のプログラム
を起動する。パラメータコントロールはワード演算命令
のパラメータをシーケンスプログラムメモリから読みだ
し、汎用マイクロプロセッサに対しワード演算命令のパ
ラメータで指定するデータを入出力する。汎用マイクロ
プロセッサは自身の命令により入出力したデータを使用
してワード演算を実行する。

【００１２】こうして汎用マイクロプロセッサがシーケ
ンス命令中のワード演算命令を自身の命令に翻訳する処
理を不要とし、汎用マイクロプロセッサ自身の命令の実
行で、ワード演算命令で指定している演算対象データを
操作できるようにする。

【００１３】

【実施例】以下、図面を参照して本発明を説明する。

【００１４】図１は本発明の一実施例である。プログラ
マバブルコントローラ１００は以下のように機能する。
まず図示しない入力装置により入力データがデータメモ
リ４に書き込まれる。その入力データに対し、シーケン
スプログラムメモリ１に格納されたシーケンスプログラ
ムに従って、ビット演算部２でビット演算が、またワー
ド演算部３でワード演算が行われ、その演算結果はデー
タメモリ４に格納される。そして同じく図示していない
出力装置によりデータメモリ４からその演算結果が読み
出されることで、制御対象を制御する。

【００１５】シーケンス命令フェッチ・デコーダ５は、
シーケンスプログラム１からシーケンス命令を読出し、
命令に応じてビット演算部２またはワード演算部３に処
理させる。その動作は読み出すシーケンス命令のアドレ
スをプログラムアドレスバスａで指定し、シーケンスプ
ログラムメモリ１からプログラムデータバスｄを介して
読みだし解読する。そのシーケンス命令がビット演算命
令の場合にはそれをビット命令バスｂを介してビット演
算部２に送り、ビット演算処理を行わせる。またシーケ
ンス命令がワード演算命令の場合にはワード命令バスｃ
を介してパラメータコントロール６のタイミングコント
ロール６４に送る。タイミングコントロール６４はワー
ド命令を受けるとワード演算起動６ａによりマイクロプ
ロセッサ３１に対してワード演算プログラムを開始させ
るとともに、パラメータコントロール６の処理を開始す
る。パラメータコントロール６はワード演算命令のパラ
メータを読み出すためのパラメータ信号を、パラメータ
リード６ｂからシーケンス命令フェッチ・デコーダ５へ
送り、シーケンスプログラムメモリ１からワード命令バ
スｃを介してパラメータを受け取る。

【００１６】またタイミングコントロール６４はアドレ
スレジスタ６１，イミディエイトデータレジスタ６２，
データバスセレクタ６３の各部動作を制御する。データ
バスセレクタ６３は、データメモリ４のデータまたは、
イミディエイトデータレジスタ６２のイミディエイトデ
ータの、どちらか一方をＭＰＵデータバス３ａに接続す
るが、その選択はタイミングコントロール６４から出力
されるデータセレクト６４ａにより実施される。なおア
ドレスレジスタ６１はデータメモリ４のアクセスアドレ
スを指定し、メモリ４のデータをデータバスｆから得
る。またイミディエイトデータレジスタ６２の出力デー
タはイミディエイトデータバス６２ａを介して出力され
る。

【００１７】ワード演算部３内の汎用のマイクロプロセ
ッサ３１は自身の命令によりパラメータコントロール６
から出力されたデータを使用してワード演算を実行す
る。ワード演算プログラムや他のプログラムはマイクロ
プロセッサ３１の命令語で作られ、ワード演算プログラ
ムメモリ３２に格納される。マイクロプロセッサ３１が
アドレスバス３ｂを介してパラメータコントロール６に
アクセスすると、アドレスデコーダ６５が番地選択信号
６５ａをタイミングコントロール６４に送り、データバ
スセレクタ６３からデータバス３ａを介してパラメータ
で指定するデータを入出力する。

【００１８】本実施例の動作を説明するために、シーケ
ンスプログラムメモリ１に格納されるシーケンス命令の
構成，ワード演算命令の動作，ワード演算命令で演算対
象を指定するパラメータの構成を図２，図３、及び、図
４により説明する。

【００１９】図２において（ａ）はラダープログラムの
一例を示す。（ｂ）は前記ラダープログラムを構成する
ラダーダイアグラムとシーケンス命令との対応および、
シーケンスプログラムメモリ１へのシーケンスプログラ
ムの格納状態を示す。（ｃ）はデータメモリ４に格納さ
れるデータに対するワード演算の実行を説明する。

【００２０】図２（ａ）のラダープログラムは入力接点
Ｘ０１，Ｘ０２がともにオンの時に出力接点Ｙ０１をオ
ンし、入力接点Ｘ０３，Ｘ０４がともにオンの時に加算
（ワード演算）を行うプログラムであり、ワード演算は
ＤＷ００とＤＷ０１のデータを加算し、結果をＤＷ０２
に格納する演算を行う。このラダープログラムは図２
（ｂ）に示すようにシーケンス命令に展開され、シーケ
ンスプログラムメモリ１に格納される。

【００２１】ラダーダイアグラムは図２（ｂ）に示すよ
うにシーケンス命令と１対１に対応する。シーケンス命
令は、命令の種別を表すオペコードと演算の対象を指定
するオペランドの組み合わせで構成される。

【００２２】図示した例においてＬＤ１はオペランド部
のデータをビット演算部２のビットアキュームレータに
セットする命令で、そのオペコードは０１、ＡＮＤはビ
ットアキュームレータとオペランドで指定されるアドレ
スのデータとの論理積をとり、その結果をビットアキュ
ームレータにセットする命令で、そのオペコードは０
２，ＳＴはビットアキュームレータのデータをオペラン
ドで指定されるアドレスに格納する命令で、そのオペコ
ードは０３，ＡＤＤはパラメータで指定されるデータの
加算を行う命令で、そのオペコードは８０である。ビッ
ト演算命令のオペコードは００〜７Ｆ（１６進表示）、
ワード演算命令のオペコードは８０〜ＦＦ（１６進表
示）としており、オペコードの最上ビットの１／０によ
りビット・ワード演算命令の判別ができるようになって
いる。

【００２３】ワード演算命令のオペランドはビット演算
命令とは異なりパラメータ数が設定され、続いてパラメ
ータの演算対象指定方法を規定するアドレッシングモー
ドを示すＡＭ、続いてパラメータが演算対象の数だけ並
ぶ構成をとる。

【００２４】加算のワード演算（ＡＤＤ）の場合にはパ
ラメータ数は３になり、アドレッシングモードＡＭは00
020202になる（これに関しては図４により詳しく説明す
る）。図２（ｃ）に示すようにデータメモリ４にＤＷ０
０，ＤＷ０１，ＤＷ０２が割り当てられていれば、その
アドレス１０００，１００１，１００２がパラメータの
オペランドに図２（ｂ）に示すように設定される。

【００２５】図２（ｃ）によりワード演算（加算）の実
行を説明する。変数名ＤＷ００が割り当てられた１００
０番地のデータ（０００３）と同じくＤＷ０１に対応す
る１００１番地のデータ（０００５）が加算され、その
結果の（０００８）が変数名ＤＷ０２に対応する１００
２番地に格納される。このようにワード演算命令のアド
レッシングモードＡＭとパラメータでデータメモリ４内
の演算対象データを指定してワード演算を行う。

【００２６】前記ワード演算（加算）の実行の説明はパ
ラメータのアドレッシングモードを全てダイレクトアド
レッシングモードで説明したが、アドレッシングモード
にはユーザのラダープログラムの処理に対応するために
種々のアドレッシングモードが用意されている。本実施
例のプログラマブルコントローラではイミディエイト，
ダイレクト，メモリ間接，ディスプレースメント付きメ
モリ間接，インデックス付きメモリ間接の５つのアドレ
ッシングモードをサポートする。

【００２７】図３により前記５つのアドレッシングモー
ドを説明する。図３は各アドレッシングモードのラダー
プログラムでの記述方法（記述例）、そのアドレッシン
グモードでのパラメータ内容，演算対象（オペランド）
を指定する方法を示す。なお、アドレッシングモードを
指定するアドレッシングモードＡＭについては後で説明
する。

【００２８】イミディエイト：記述は＃８のように数値
を記号“＃”の後に直接記述する。パラメータにはその
数値（図では０００８）が設定される。パラメータに設
定された数値が（図では０００８）直接オペランド（ワ
ード演算の対象）となる。

【００２９】ダイレクト：記述方法はＤＷ００のように
変数名を記述する。パラメータにはその変数名が割り当
てられたアドレス（図では１０００）が設定される。ア
ドレッシングはパラメータで指定されるアドレス（図で
は１０００番地）に格納されたデータ（図では０００
３）がオペランドとなる。

【００３０】メモリ間接：記述方法は（ＤＷ０１）のよ
うに変数名を括弧“（）”で記述する。パラメータには
その変数名が割り当てられたアドレス(図では１００１)
が設定される。アドレッシングはパラメータで指定され
るアドレス（図では１００１番地）に格納されたデータ
（図では１００６）をアドレスとして、そのアドレス
（図では１００６番地）に格納されたデータ（図では０
０４０）がオペランドとなる。

【００３１】ディスプレースメント付きメモリ間接：記
述方法は２（ＤＷ０２）のように数値と変数名を括弧で
記述するようにし、数値がディスプレースメントとな
る。パラメータにはその変数名が割り当てられたアドレ
ス（図では１００２）とディスプレースメント(図では
０００２)が設定される。このアドレッシングモードで
はパラメータが２ワード分使用される。アドレッシング
は最初のパラメータで指定されるアドレス（図では１０
０２番地）に格納されたデータ（図では１００７）と、
２番目のパラメータ（図では０００２）を加算した値
（図では１００９）をアドレスとし、そのアドレス（図
では１００９番地）に格納されるデータ（図では００３
０）がオペランドとなる。

【００３２】インデックス付きメモリ間接：記述方法は
ＤＷ０４（ＤＷ０５）のように変数名と変数名を括弧で
記述する。最初の変数がインデックスとなる。パラメー
タには括弧の変数名が割り当てられたアドレス(図では
１００５)とインデックスとなる変数が割り当てられた
アドレス(図では１００４)が設定される。このアドレッ
シングモードでもパラメータが２ワード分使用される。
アドレッシングは最初のパラメータで指定されるアドレ
ス(図では１００５番地)に格納されたデータ（図では１
００８）と２番目のパラメータで指定されるアドレス
（図では１００４番地）に格納されたデータ（図では０
００２）を加算した値（図では１００Ａ）をアドレスと
し、そのアドレスに格納されるデータ（図では００１
０）がオペランドとなる。

【００３３】このように複雑な多数のアドレッシングモ
ードを備えるのは種々の数値計算に対応するためであ
り、例えばメモリ間接は多数のデータの合計を求める場
合などに１つデータを得るごとにメモリ間接のメモリの
値を１つ増加させて順に次のデータを示させる場合など
に使われる。また、ディスプレースメント付きメモリ間
接、インデックス付きメモリ間接は配列構造を持つデー
タのアクセス等に使用される。

【００３４】次に図４によりワード演算命令の構成とア
ドレッシングモードＡＭを説明する。ワード演算命令は
ワード演算の種別を示すワード演算コードとパラメータ
の数を指定するパラメータ数からなるオペコード，アド
レッシングモードを指定するＡＭ，パラメータからな
る。ワード演算コードは２４〜３１ビットの１バイトが
使用され、最上位ビット（３１ビット）が１である数
（１６進数で８０以上）でワード演算の種別を表す。０
〜３ビットの４ビットで該ワード演算で使用するパラメ
ータ数を指定する。４ビットでは０〜１５までの数を指
定できるが本実施例では０〜４までを使用して最大４個
のパラメータを指定する。パラメータ数を０とした場合
にはパラメータが不要のワード演算となり後続のＡＭ，
パラメータは省略される。

【００３５】ＡＭは８ビットで１つのパラメータのアド
レッシングモードを指定し、０〜７ビットがパラメータ
１のアドレッシングモードを指定し、順にパラメータ
２，３のアドレッシングモードを指定し、２４〜３１ビ
ットがパラメータ４のアドレッシングモードを指定す
る。各パラメータのアドレッシングモードの指定は各下
位４ビットで行う。アドレッシングモードＡＭの指定を
図４（ｂ）に示す。なお、アドレッシングモードＡＭの
００００はディスプレースメント付きメモリ間接，イン
デックス付きメモリ間接の場合の第２パラメータである
ことを指定する。

【００３６】次に本実施例の全体動作を説明する前に各
アドレッシングモードに対する動作を図１及び図５を用
いて説明する。図５は各アドレッシングモードに対し
て、図１に示す本実施例の主要部であるイミディエイト
データレジスタ６２，アドレスレジスタ６１，データバ
スｆ，タイミングコントロール６４，データバスセレク
タ６３，ＭＰＵデータバス３ｂ，マイクロプロセッサ３
１の動作を示す。なお、説明のためのアドレスなどは図
３で使用した値をそのまま用いて行う。なお、実際にど
のアドレッシングモードの動作を行うかはワード演算命
令中の各パラメータのアドレッシングモードＡＭにより
決定されるが、これに関しては後で説明する。

【００３７】イミディエイトアドレッシングモードの場
合にはパラメータの（０００８）がシーケンスプログラ
ムメモリ１からシーケンス命令フェッチ・デコーダ５に
よって読みだされ、ワード演算命令バスｃを介してタイ
ミングコントロール６４に入力されると、タイミングコ
ントロール６４はそのパラメータをイミディエイトデー
タレジスタ６２に設定し、データバスセレクタ６３の方
向をイミディエイトデータ６２ａとする。ここで、マイ
クロプロセッサ３１がパラメータコントロール６にアク
セスすると、アドレスデコーダ６５から番地選択信号６
５ａが発生する。それによりタイミングコントロール６
４はデータセレクト６４ａを発生してデータバスセレク
タ６３にイミディエイトデータバス６２ａとＭＰＵデー
タバス３ａを接続する。その結果、マイクロプロセッサ
３１はイミディエイトデータ（０００８）をアクセスで
きる。

【００３８】ダイレクトアドレッシングモードの場合に
はパラメータの１０００がシーケンスプログラムメモリ
１からシーケンス命令フェッチ・デコーダ５によって読
みだされ、ワード演算命令バスｃを介してタイミングコ
ントロール６４に入力されると、タイミングコントロー
ル６４はそのパラメータをアドレスレジスタ６１に設定
し、データバスセレクタ６３の方向をデータバスｆとす
る。ここでマイクロプロセッサ３１がパラメータコント
ロール６にアクセスすると、アドレスデコーダ６５から
番地選択信号６５ａが発生する。それによりタイミング
コントロール６４はデータセレクト６４ａを発生してデ
ータバスセレクタ６３にデータバスｆとＭＰＵデータバ
ス３ａを接続する。データバスｆのデータはデータアド
レスバスｅで指定されたアドレスのデータであり、その
アドレスはアドレスレジスタ６１が決定している。すな
わち、パラメータが指定する１０００番地のデータをマ
イクロプロセッサ３１は入力できる。

【００３９】メモリ間接アドレッシングモードの場合に
はタイミングコントロール６４は次の２段階（ステー
ジ）により動作し、マイクロプロセッサ３１のパラメー
タコントロール６へのアクセスがメモリ間接アドレッシ
ングでのアクセスとなるようにする。

【００４０】第１ステージ：パラメータの１００１がシ
ーケンスプログラムメモリ１からシーケンス命令フェッ
チ・デコーダ５によって読みだされ、ワード演算命令バ
スｃを介してタイミングコントロール６４に入力される
と、タイミングコントロール６４はそのパラメータ（１
００１）をアドレスレジスタ６１に設定し、データバス
ｆのデータ（１００６）を入力する。

【００４１】第２ステージ：タイミングコントロール６
４は第１ステージで入力したデータ（１００６）をアド
レスレジスタ６１に設定し、データバスセレクタ６３の
方向をデータバスｆとする。ここでマイクロプロセッサ
３１がパラメータコントロール６にアクセスすると、ア
ドレスデコーダ６５から番地選択信号６５ａが発生す
る。それによりタイミングコントロール６４はデータセ
レクト６４ａを発生してデータバスセレクタ６３にデー
タバスｆとＭＰＵデータバス３ａを接続する。それによ
りマイクロプロセッサ３１はパラメータコントロール６
を介し、アドレスレジスタ６１が指定するアドレスのデ
ータにアクセスする。

【００４２】ディスプレースメント付きメモリ間接アド
レッシングモードの場合にもタイミングコントロール６
４は次の２段階（ステージ）により動作し、マイクロプ
ロセッサ３１のパラメータコントロール６へのアクセス
が、ディスプレースメント付きメモリ間接アドレッシン
グでのアクセスとなるようにする。

【００４３】第１ステージ：パラメータの１００２がシ
ーケンスプログラムメモリ１からシーケンス命令フェッ
チ・デコーダ５によって読みだされ、ワード演算命令バ
スｃを介してタイミングコントロール６４に入力される
と、タイミングコントロール６４はそのパラメータ（１
００２）をアドレスレジスタ６１に設定し、データバス
ｆのデータ（１００７）を入力する。

【００４４】第２ステージ：タイミングコントロール６
４は第１ステージで入力したデータ（１００７）とシー
ケンスプログラムメモリ１から入力した２個目のパラメ
ータ（０００２）とを加算した値（１００９）をアドレ
スレジスタ６１に設定し、データバスセレクタ６３の方
向をデータバスｆとする。ここで、マイクロプロセッサ
３１がパラメータコントロール６にアクセスすると、ア
ドレスデコーダ６５から番地選択信号６５ａが発生す
る。それによりタイミングコントロール６４はデータセ
レクト６４ａを発生してデータバスセレクタ６３にデー
タバスｆとＭＰＵデータバス３ａを接続する。それによ
りマイクロプロセッサ３１はアドレスレジスタ６１が指
定するアドレス（１００９番地）のデータにアクセスす
る。つまり、ディスプレースメント付きメモリ間接アド
レッシングモードのアクセスを行う。

【００４５】インデックス付きメモリ間接アドレッシン
グモードの場合にはタイミングコントロール６４は次の
３段階（ステージ）により動作し、マイクロプロセッサ
３１のパラメータコントロール６へのアクセスが、イン
デックス付きメモリ間接アドレッシングでのアクセスと
なるようにする。

【００４６】第１ステージ：パラメータの１００４がシ
ーケンスプログラムメモリ１からシーケンス命令フェッ
チ・デコーダ５によって読みだされ、ワード演算命令バ
スｃを介してタイミングコントロール６４に入力される
と、タイミングコントロール６４はそのパラメータ（１
００４）をアドレスレジスタ６１に設定し、データバス
ｆのデータ（１００８）を入力する。

【００４７】第２ステージ：２個目のパラメータの１０
０５がシーケンスプログラムメモリ１からシーケンス命
令フェッチ・デコーダ５によって読みだされ、ワード演
算命令バスｃを介してタイミングコントロール６４に入
力されると、タイミングコントロール６４はそのパラメ
ータ（１００５）をアドレスレジスタ６１に設定し、デ
ータバスｆのデータ（０００２）を入力する。

【００４８】第３ステージ：タイミングコントロール６
４は第１ステージで入力したデータ（１００８）と第２
ステージで入力したデータ（０００２）とを加算した値
（１００Ａ）をアドレスレジスタ６１に設定し、データ
バスセレクタ６３の方向をデータバスｆとする。ここ
で、マイクロプロセッサ３１がパラメータコントロール
６にアクセスすると、アドレスデコーダ６５から番地選
択信号６５ａが発生する。それによりタイミングコント
ロール６４はデータセレクト６４ａを発生してデータバ
スセレクタ６３にデータバスｆとＭＰＵデータバス３ａ
を接続する。それによりマイクロプロセッサ３１はアド
レスレジスタ６１が指定するアドレスのデータにアクセ
スする。

【００４９】以上説明したように本実施例では異なるア
ドレッシングモードがワード演算命令のパラメータに指
定されていても、マイクロプロセッサ３１は全てパラメ
ータコントロール６をアクセスすることで、ワード演算
命令のパラメータがアクセスできるようになる。

【００５０】次に、図１，図６および、図７により本発
明の実施例の全体的な動作を説明する。

【００５１】シーケンス命令フェッチデコーダ５はプロ
グラムアドレスバスａで指定したアドレスに格納される
シーケンス命令をシーケンスプログラムメモリ１からプ
ログラムデータバスｄを介して読みだし、解読する。該
シーケンス命令がビット演算命令の場合には該シーケン
ス命令をビット命令バスｂを介してビット演算部２に送
り、ビット演算処理を行わせる。該シーケンス命令がワ
ード演算命令の場合には該ワード命令をワード命令バス
ｃを介してパラメータコントロール６のタイミングコン
トロール６４に送る。タイミングコントロール６４はワ
ード命令を受けるとワード演算起動６ａによりマイクロ
プロセッサ３１に対して図６に示すワード演算プログラ
ムを開始させ、同時にパラメータコントロール処理を開
始する。マイクロプロセッサ３１は図６に示すワード演
算プログラムを開始実行すると、ステップｓ６０１でワ
ード演算命令のオペコードを判定し、対応するワード演
算処理を選択，実行する。該ワード命令のオペコードが
８０であればステップｓ６０２の加算ワード演算を行
う。ステップｓ６０２の加算ワード演算は３命令からな
り、最初の命令はパラメータコントロール６に割り当て
られた特定の番地FixAdrから加算数をレジスタｒ０にロ
ードし、第２の命令で被加算数を特定の番地FixAdrから
得て加算し結果をレジスタｒ０に作成する。第３の命令
でレジスタｒ０の加算結果を特定の番地FixAdrにストア
する。この３つの命令のそれぞれのパラメータコントロ
ール６に割り当てられた特定の番地FixAdrへのアクセス
に対してパラメータコントロール６が動作し、シーケン
スプログラム中の該ワード命令パラメータで指定される
データに対して加算を行うように動作する。

【００５２】次に、前記加算ワード演算に対する、パラ
メータコントロール６の動作を図７により説明する。図
７はパラメータコントロール６の動作を説明するために
フローチャートで表したものである。パラメータコント
ロール６はワード命令バスｃを介してタイミングコント
ロール６４にワード命令が入力されると図に示す動作を
開始する。ステップｓ７０１でパラメータ数をオペコー
ドから取り出し、タイミングコントロール６４内のレジ
スタに格納する。ステップｓ７０２でパラメータ数を判
定する。もし、パラメータ数が０の場合にはパラメータ
を必要としないワード命令なのでパラメータコントロー
ル６の処理を終了する。パラメータ数が０でなければス
テップｓ７０３でタイミングコントロール６４はパラメ
ータリード６ｂをシーケンス命令フェッチデコーダ５に
出力する。シーケンス命令フェッチデコーダ５はプログ
ラムアドレスバスａのアドレスを１つ増加させてシーケ
ンスプログラムメモリ１を読みだし、ワード命令バスｃ
を介してアドレッシングモードＡＭをタイミングコント
ロール６４に与える。ステップｓ７０４で入力したアド
レッシングモードを解読し、各パラメータのアドレッシ
ングモードを得る。ステップｓ７０５でアドレッシング
モードに対応したデータをマイクロプロセッサ３１が特
定の番地FixAdrへのアクセスで行えるように準備する。
なお、この詳細は既に図５を用いて説明してあるので省
略する。ステップｓ７０６でマイクロプロセッサ３１の
特定の番地FixAdrへのアクセスを待ち、アクセスが完了
するとステップｓ７０７に移り、パラメータ数を１つ減
算する。ステップｓ７０８でパラメータ数をチェック
し、０である場合にはパラメータコントロール６の動作
を終了し、そうでなければ次のパラメータに対するマイ
クロプロセッサの特定の番地FixAdrのアクセスに対して
動作するため、ステップｓ７０５から繰り返す。つま
り、ステップｓ７０５〜７０８の処理はパラメータ数の
回数だけ繰り返される。

【００５３】以上説明したように、本実施例によれば、
従来マイクロプロセッサが行っていたワード演算命令の
パラメータ解読処理をパラメータコントロールで行うの
で、マイクロプロセッサはワード演算命令を自身の命令
に翻訳する必要がなくなり、ワード演算をマイクロプロ
セッサ自身の命令のみで実行できる。そのため、マイク
ロプロセッサの命令実行速度で制限される速度までワー
ド演算を高速に実行できる。さらにシーケンスプログラ
ム中にビット演算命令とワード演算命令を混在して記述
できるという利点がある。

【００５４】なお、データ長（８，１６，３２，６４ビ
ット），符号付き整数，符号なし整数，浮動小数点等の
データタイプ型の異なるデータに対してもワード演算命
令にデータタイプ属性を持たせることにより、これらの
データタイプの異なるデータを扱うワード演算処理でも
パラメータを特定の番地でアクセスできる。例えばマイ
クロプロセッサ３１のデータバスが１６ビット，データ
タイプが３２ビットである場合には、マイクロプロセッ
サ３１は特定の番地に２回アクセスし３２ビットのデー
タを得るようにし、パラメータコントロール６４はワー
ド演算命令にデータタイプ属性を解読した結果に応じて
演算対象のデータを用意し２回の特定の番地のアクセス
に対してマイクロプロセッサ３１に渡すようにすればよ
い。

【００５５】さらに、本実施例では特定の番地を１つと
して構成した例を説明したが複数の特定の番地を設け
て、パラメータそれぞれにその番地を対応させることも
可能である。

【００５６】

【発明の効果】以上説明したように本発明によれば、従
来マイクロプロセッサ３１が行っていたワード演算命令
のパラメータ解読処理をパラメータコントロール６が行
うので、マイクロプロセッサ３１はワード演算命令を自
身の命令に翻訳する必要がなくなり、ワード演算をマイ
クロプロセッサ自身の命令のみで実行できる。しかも汎
用のマイクロプロセッサの命令実行速度でワード演算を
実行でき、さらにシーケンスプログラム中にビット演算
命令とワード演算命令を混在して記述できる効果があ
る。

【図面の簡単な説明】

【図１】図１は本発明の一実施例を示す図である。

【図２】図２は説明のためのシーケンスプログラムの一
例である。

【図３】図３は実施例のアドレッシングモードを説明す
る図である。

【図４】図４はワード演算命令の構成を説明する図であ
る。

【図５】図５は各アドレッシングモード時の動作を説明
する図である。

【図６】図６はワード演算プログラムを説明する図であ
る。

【図７】図７は実施例の動作を説明する図である。

【符号の説明】

１…シーケンスプログラムメモリ、２…ビット演算手
段、３…ワード演算部、４…データメモリ、５…シーケ
ンス命令フェッチ・デコーダ、６…パラメータコントロ
ール。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−75932（ＪＰ，Ａ) 特開 昭59−16007（ＪＰ，Ａ) 特開 昭56−110131（ＪＰ，Ａ) 特開 平４−352230（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05B 19/04 - 19/05

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】データメモリに書き込まれたデータを、シ
   ーケンスプログラムメモリに格納されたビット演算命令
   とワード演算命令の混在したシーケンスプログラムのう
   ち、少なくともワード演算をマイクロプロセッサで処理
   するプログラマブルコントローラにおいて、 前記シーケンスプログラムメモリに格納されたシーケン
   ス命令を読み出して前記ビット・演算命令と前記ワード
   演算命令を判別するシーケンス命令フェッチ・デコーダ
   と、 前記シーケンス命令フェッチ・デコーダからの前記ワー
   ド演算命令を受けて前記マイクロプロセッサのワード演
   算プログラムを起動し、前記シーケンス命令フェッチ・
   デコーダからのアドレッシングモードを解読し、該アド
   レッシングモードのデータを前記マイクロプロセッサに
   対し入出力するパラメータコントロールと、 を設けたことを特徴とするプログラマブルコントロー
   ラ。
2. 【請求項２】請求項１において、前記パラメータコント
   ロールは、前記データメモリに対しデータアドレスを発
   生するアドレスレジスタと前記アドレスレジスタを制御
   するタイミングコントロールとからなることを特徴とす
   るプログラマブルコントローラ。