JPH04369723A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はマイクロ命令により演
算処理を制御する方式のマイクロプロセッサのマイクロ
プログラム制御装置に関し、特にマイクロ命令の機能を
切り換える手段に関するものである。

【０００２】

【従来の技術】図３は従来のマイクロプログラム制御装
置の構成例を示す。図３において、１はマイクロ命令を
予め記憶した第１のマイクロ命令記憶手段としてのマイ
クロＲＯＭ、２はマイクロＲＯＭ１から読み出されたマ
イクロ命令、３はマイクロ命令２を保持するマイクロ命
令レジスタ、１３はマイクロ命令２のうち演算器を制御
する演算制御マイクロ命令、４は演算制御マイクロ命令
１３をデコードするマイクロデコーダ、５はマイクロデ
コーダ４によってデコードされた制御信号、６はマイク
ロ命令２が格納されているエントリを指定するマイクロ
アドレス、７はマイクロアドレス６を格納するマイクロ
ポインタ、８はマイクロポインタ７に格納されているマ
イクロアドレスを＋１するインクリメンタ、９はマイク
ロ命令２のうち次のマイクロアドレスを指定するマイク
ロ次アドレス、１０はマイクロ次アドレス９を格納する
マイクロ次アドレスレジスタ、１１はマイクロ命令でサ
ブルーチンを実行する場合の戻り先のマイクロアドレス
を格納するマイクロスタックレジスタ、１２はマイクロ
ＲＯＭ１をアクセスするためのマイクロアドレスをマイ
クロポインタ７に格納するためのマイクロアドレスバス
である。

【０００３】次に、従来のマイクロプログラム制御装置
の動作について説明する。まず、マイクロ命令について
簡単に説明する。一つのマイクロ命令は演算器を制御す
る部分と、次のマイクロ命令の読み出しを制御する部分
とに分けられる。次のマイクロ命令の読み出しを制御す
る部分には、次のマイクロアドレスのマイクロ命令を読
み出す、指定されたマイクロアドレスへジャンプする、
サブルーチンへジャンプする、サブルーチンから戻るこ
となどを示すオペレーションがある。演算器を制御する
部分には、転送、加算、減算などがある。

【０００４】命令コードは図示しない外部メモリからフ
ェッチされ、図示しない命令デコーダで解読される。デ
コード結果によってその命令の演算を実現するためのマ
イクロアドレスが生成される。このマイクロアドレスは
マイクロアドレスバス１２に出力されマイクロポインタ
７に格納される。マイクロポインタ７に格納されたマイ
クロアドレス６によってマイクロＲＯＭ１がアクセスさ
れマイクロアドレス６に対応するマイクロ命令２がマイ
クロＲＯＭ１から出力されマイクロ命令レジスタ３に格
納される。

【０００５】次のマイクロアドレスのマイクロ命令を実
行する場合即ちマイクロ命令が分岐しない場合、一つの
命令が一つのマイクロ命令で処理される場合、マイクロ
命令２の演算器を制御する部分（演算制御マイクロ命令
１３）はマイクロ命令レジスタ３からマイクロデコーダ
４に入力されマイクロデコーダ４でデコードされ演算器
などを制御する制御信号５を生成する。そして、次の命
令を処理するためのマイクロアドレス６がマイクロアド
レスバス１２からマイクロポインタ７に入力されマイク
ロＲＯＭ１から新たなマイクロ命令２を読み出す。

【０００６】一つの命令が複数のマイクロ命令で処理さ
れる場合、マイクロＲＯＭ１からのマイクロ命令２が読
み出されマイクロ命令レジスタ３に保持される。と同時
にマイクロインクリメンタ８によってマイクロポインタ
７のマイクロアドレスは＋１される。＋１されたマイク
ロアドレスはマイクロポインタ７に格納される。この＋
１されたマイクロアドレス６によってマイクロＲＯＭ１
から次のマイクロ命令２の読み出しを行う。

【０００７】マイクロ命令２が分岐を示す場合、マイク
ロ命令レジスタ３に保持されたマイクロ命令２のうちマ
イクロ次アドレス９をマイクロ次アドレスレジスタ１０
に入力する。と同時に演算制御マイクロ命令１３はマイ
クロ命令レジスタ３からマイクロデコーダ４に入力され
る。マイクロデコーダ４では前記同様制御信号５を生成
する。マイクロポインタ７にはマイクロアドレスバス１
２を通してマイクロ次アドレスレジスタ１０からマクロ
次アドレスが転送される。このときのマイクロポインタ
７によるマイクロアドレス６でマイクロＲＯＭ１から次
のマイクロ命令を読み出す。

【０００８】マイクロ命令２がサブルーチン分岐を示す
場合、マイクロ命令レジスタ３に保持されたマイクロ命
令のうちマイクロ次アドレス９をマイクロ次アドレスレ
ジスタ１０に入力する。と同時に演算制御マイクロ命令
１３はマイクロ命令レジスタ３からマイクロデコーダ４
に入力される。さらに、マイクロポインタ７のマイクロ
アドレス６はマイクロインクリメンタ８で＋１されマイ
クロサブルーチンの戻り先アドレスとしてマイクロスタ
ックレジスタ１１に格納される。マイクロデコーダ４で
は前記同様制御信号５を生成する。マイクロポインタ７
にはマイクロアドレスバス１２を通してマイクロ次アド
レスレジスタ１０からマクロ次アドレスが転送される。 このときのマイクロポインタ７によるマイクロアドレス
６でマイクロＲＯＭ１から次のマイクロ命令を読み出す
。

【０００９】マイクロ命令２がマイクロサブルーチンか
らの戻りを示す場合、次のマイクロアドレスとしてサブ
ルーチンの戻り先アドレスをマイクロスタックレジスタ
１１からマイクロアドレスバス１２を通してマイクロポ
インタ７に格納する。このときのマイクロポインタ７に
よるマイクロアドレス６でマイクロＲＯＭ１から次のマ
イクロ命令２の読み出しを行う。

【００１０】

【発明が解決しようとする課題】従来のマイクロプログ
ラム制御装置では新規の命令追加や命令の持つ機能を拡
張、変更する場合は、新しいマイクロアドレスをそのル
ーチンの先頭とするマイクロ命令を追加する必要がある
。そして、命令デコーダを追加したマイクロ命令に対応
するマイクロアドレスが生成できるようにする必要があ
るために大幅な回路の変更が生じ、開発期間が延びると
いう課題があった。

【００１１】この発明は、上記のような課題を解決する
ためになされたもので、命令デコーダの回路変更を必要
とせずに新規の命令を追加したり命令の機能を拡張、変
更したりすることができるマイクロプログラム制御装置
を提供することを目的とする。

【００１２】

【課題を解決するための手段】この発明に係るマイクロ
プログラム制御装置は、追加や変更したマイクロ命令を
記憶する第２のマイクロ命令記憶手段（マイクロＲＡＭ
１０１）と、上記マイクロ命令をマスクするためのマス
クアドレスを格納するマスクアドレス記憶手段（マスク
アドレスレジスタ１０２）と、第１，第２のマイクロ命
令記憶手段（マイクロＲＯＭ１，マイクロＲＡＭ１０１
）をアクセスするためのマイクロアドレスを保持するマ
イクロポインタ７と、上記マスクアドレスに対応するマ
イクロアドレスを記憶するマイクロアドレス記憶手段（
マイクロアドレスレジスタ１０３）と、上記マスクアド
レス記憶手段のマスクアドレスとマイクロ命令の演算を
実現するために与えられたマイクロアドレスとを比較す
るアドレス比較手段（比較回路１０４）と、マイクロ命
令を切り換えるか否かを設定するための制御信号（マイ
クロ命令切り換えイネーブル信号１０７）を格納する制
御信号記憶手段（制御レジスタ１０６）と、上記比較結
果および上記制御信号により上記マイクロアドレス記憶
手段からのマイクロアドレス又は上記与えられたマイク
ロアドレスを選択して上記マイクロポインタ７に入力す
るアドレス選択手段（選択回路１１０）とを備えたもの
である。

【００１３】

【作用】アドレス比較手段（比較回路１０４）の比較結
果および制御信号記憶手段（制御レジスタ１０６）に格
納された制御信号（マイクロ命令切り換えイネーブル信
号１０７）により、アドレス選択手段（選択回路１１０
）がマイクロアドレス記憶手段（マイクロアドレスレジ
スタ１０３）からのマイクロアドレス又は与えられたマ
イクロアドレスを選択しマイクロポインタ７に入力する
。したがってマイクロポインタ７は入力されたマイクロ
アドレスに従って第１のマイクロ命令記憶手段（マイク
ロＲＯＭ１）又は第２のマイクロ命令記憶手段（マイク
ロＲＡＭ１０１）をアクセスする。このように制御信号
の設定によってマイクロ命令が容易に切り換えられる。

【００１４】

【実施例】図１はこの発明の一実施例に係るマイクロプ
ログラム制御装置の構成を示すブロック図で、図１にお
いて１〜１３は図３の従来例の構成要素と同じものであ
る。図１において、１０１は機能の追加したマイクロ命
令や変更したマイクロ命令を格納する第２のマイクロ命
令記憶手段としてのマイクロＲＡＭ、１０２は上記機能
の追加したマイクロ命令や変更したマイクロ命令をマス
クするためのマスクアドレスを格納するマスクアドレス
記憶手段としてのマスクアドレスレジスタ、１０３はマ
スクアドレスに対応するマイクロアドレスを格納するマ
イクロアドレス記憶手段としてのマイクロアドレスレジ
スタ、１０４はマスクアドレスレジスタ１０２のマスク
アドレスとマイクロ命令の演算を実現するために与えら
れたマイクロアドレス（マイクロアドレスバス１２に出
力されたマイクロアドレス）とを比較するアドレス比較
手段としての比較回路、１０５は比較回路１０４におい
て比較した結果が一致した時発生する一致信号、１０６
はマイクロ命令を切り換えるか否かを設定するための制
御信号を格納する制御信号記憶手段としての制御レジス
タ、１０７は制御レジスタ１０６に格納された制御信号
としてのマイクロ命令切り換えイネーブル信号、１０８
は一致信号１０５とマイクロ命令切り換えイネーブル信
号１０７との論理積を取るＡＮＤ回路、１０９はＡＮＤ
回路１０８の出力であるマイクロアドレス選択信号（以
下単に選択信号という）、１１０は選択信号１０９によ
りマイクロアドレスレジスタ１０３のマイクロアドレス
又はマイクロアドレスバス１２のマイクロアドレスを選
択しマイクロポインタ７に入力するアドレス選択手段と
しての選択回路である。

【００１５】図２は制御レジスタ１０６の内容例を示す
図である。図２において１２１はマイクロ命令を切り換
えるか否かを設定するマイクロ命令切り換えイネーブル
ビットである。このマイクロ命令切り換えイネーブルビ
ット１２１の出力はマイクロ命令切り換えイネーブル信
号１０７に接続されている。制御レジスタ１０６にはマ
イクロ命令切り換えイネーブルビット１２１しか示して
いないが、その他の機能に使用するビットが存在しても
かまわない。また、他のフラグレジスタなどの中にこの
ビットを埋め込んでもかまわない。

【００１６】次に、この実施例のマイクロプログラム制
御装置の動作について説明する。まず、マイクロ命令に
ついて簡単に説明する。一つのマイクロ命令は演算器を
制御する部分と、次のマイクロ命令の読みだしを制御す
る部分とに分けられる。次のマイクロ命令の読みだしを
制御する部分には、次のマイクロアドレスのマイクロ命
令を読み出す、指定されたマイクロアドレスへジャンプ
する、サブルーチンへジャンプする、サブルーチンから
戻ることなどを示すオペレーションがある。演算器を制
御する部分には、転送、加算、減算などがある。

【００１７】マイクロ命令切り換えイネーブルビット１
２１がマイクロ命令を切り換えるように設定されている
場合の動作を説明する。命令コードは図示しない外部メ
モリからフェッチされ、図示しない命令デコーダで解読
される。デコード結果によってその命令の演算を実現す
るためのマイクロアドレスが生成される。このマイクロ
アドレスはマイクロアドレスバス１２に出力される。こ
のマイクロアドレスとマスクアドレスレジスタ１０２の
内容が比較回路１０４で比較される。一致信号１０５と
マイクロ命令切り換えイネーブル信号１０７のＡＮＤが
取られ一致信号１０５が発生していればマイクロ命令切
り換えイネーブルビット１２１はマイクロ命令を切り換
えるように設定されているので、選択回路１１０は選択
信号１０９によりマイクロアドレスレジスタ１０３の出
力を選択してマイクロポインタ７に入力する。このとき
のマイクロポインタ７に格納されたマイクロアドレス６
によってマイクロＲＡＭ１０１がアクセスされ、マイク
ロアドレス６に対応するマイクロ命令２がマイクロＲＡ
Ｍ１０１から出力されマイクロ命令レジスタ３に格納さ
れる。一致信号１０５が発生していなければ選択信号１
０９によりマイクロアドレスバス１２のマイクロアドレ
スを選択しマイクロポインタ７に入力する。このときの
マイクロポインタ７に格納されたマイクロアドレス６に
よってマイクロＲＯＭ１がアクセスされ、マイクロアド
レス６に対応するマイクロ命令２がマイクロＲＯＭ１か
ら出力されマイクロ命令レジスタ３に格納される。

【００１８】次のマイクロアドレスのマイクロ命令を実
行する場合即ちマイクロ命令が分岐しない場合、一つの
命令が一つのマイクロ命令で処理される場合、マイクロ
命令２のうち演算制御マイクロ命令１３はマイクロ命令
レジスタ３からマイクロデコーダ４に入力されマイクロ
デコーダ４でデコードされ演算器などを制御する制御信
号５を生成する。そして、次の命令を処理するためのマ
イクロアドレスが命令デコーダ（図示しない）で生成さ
れマイクロアドレスバス１２に出力される。このマイク
ロアドレスとマスクアドレスレジスタ１０２の内容が比
較回路１０４で比較される。この比較結果の一致信号１
０５とマイクロ命令切り換えイネーブル信号１０７のＡ
ＮＤがＡＮＤ回路１０８で取られ一致信号１０５が発生
していればマイクロ命令切り換えイネーブルビット１２
１はマイクロ命令を切り換えるように設定されているの
で、選択回路１１０は選択信号１０９によりマイクロア
ドレスレジスタ１０３の出力を選択してマイクロポイン
タ７に入力する。このときのマイクロポインタ７に格納
されたマイクロアドレス６によってマイクロＲＡＭ１０
１がアクセスされ、マイクロアドレス６に対応するマイ
クロ命令２がマイクロＲＡＭ１０１から出力されマイク
ロ命令レジスタ３に格納される。一致信号１０５が発生
していなければ選択信号１０９によりマイクロアドレス
バス１２のマイクロアドレスを選択しマイクロポインタ
７に入力する。このときのマイクロポインタ７に格納さ
れたマイクロアドレス６によってマイクロＲＯＭ１がア
クセスされ、マイクロアドレス６に対応するマイクロ命
令２がマイクロＲＯＭ１から出力されマイクロ命令レジ
スタ３に格納される。

【００１９】一つの命令が複数のマイクロ命令で処理さ
れる場合、マイクロＲＡＭ１０１からマイクロ命令２が
読み出されマイクロ命令レジスタ３に保持される。と同
時にマイクロインクリメンタ８によってマイクロポイン
タ７のマイクロアドレスは＋１される。＋１されたマイ
クロアドレスはマイクロポインタ７に格納される。この
＋１されたマイクロアドレス６によって次のマイクロ命
令２の読み出しを行う。

【００２０】マイクロ命令２が分岐を示す場合、マイク
ロ命令レジスタ３に保持されたマイクロ命令２のうちマ
イクロ次アドレス９をマイクロ次アドレスレジスタ１０
に入力する。と同時に演算制御マイクロ命令１３はマイ
クロ命令レジスタ３からマイクロデコーダ４に入力され
る。マイクロデコーダ４では前記同様制御信号５を生成
する。次のステップで、マイクロ次アドレスレジスタ１
０に格納されたマイクロアドレスがマイクロアドレスバ
ス１２に出力される。このマイクロアドレスとマスクア
ドレスレジスタ１０２の内容が比較回路１０４で比較さ
れる。一致信号１０５とマイクロ命令切り換えイネーブ
ル信号１０７のＡＮＤが取られ一致信号１０５が発生し
ていればマイクロ命令切り換えイネーブルビット１２１
はマイクロ命令を切り換えるように設定されているので
、選択回路１１０は選択信号１０９によりマイクロアド
レスレジスタ１０３の出力を選択してマイクロポインタ
７に入力する。マイクロポインタ７に格納されたマイク
ロアドレス６によってマイクロＲＡＭ１０１がアクセス
されマイクロアドレス６に対応するマイクロ命令２がマ
イクロＲＡＭ１０１から出力されマイクロ命令レジスタ
３に格納される。一致信号１０５が発生していなければ
選択信号１０９によりマイクロアドレスバス１２のマイ
クロアドレスを選択しマイクロポインタ７に入力する。 マイクロポインタ７に格納されたマイクロアドレス６に
よってマイクロＲＯＭ１がアクセスされマイクロアドレ
ス６に対応するマイクロ命令２がマイクロＲＯＭ１から
出力されマイクロ命令レジスタ３に格納される。

【００２１】マイクロ命令２がサブルーチン分岐を示す
場合、マイクロ命令レジスタ３に保持されたマイクロ命
令のうちマイクロ次アドレス９をマイクロ次アドレスレ
ジスタ１０に入力する。と同時に演算制御マイクロ命令
１３はマイクロ命令レジスタ３からマイクロデコーダ４
に入力される。さらに、マイクロポインタ７のマイクロ
アドレス６はマイクロインクリメンタ８で＋１されマイ
クロサブルーチンの戻り先アドレスとしてマイクロスタ
ックレジスタ１１に格納される。マイクロデコーダ４で
は前記同様制御信号５を生成する。次のステップで、マ
イクロ次アドレスレジスタ１０に格納されたマイクロア
ドレスがマイクロアドレスバス１２に出力される。この
マイクロアドレスとマスクアドレスレジスタ１０２の内
容が比較回路１０４で比較される。一致信号１０５とマ
イクロ命令切り換えイネーブル信号１０７のＡＮＤが取
られ一致信号１０５が発生していればマイクロ命令切り
換えイネーブルビット１２１はマイクロ命令を切り換え
るように設定されているので、選択回路１１０は選択信
号１０９によりマイクロアドレスレジスタ１０３の出力
を選択してマイクロポインタ７に入力する。マイクロポ
インタ７に格納されたマイクロアドレス６によってマイ
クロＲＡＭ１０１がアクセスされマイクロアドレス６に
対応するマイクロ命令２がマイクロＲＡＭ１０１から出
力されマイクロ命令レジスタ３に格納される。一致信号
１０５が発生していなければ選択信号１０９によりマイ
クロアドレスバス１２のマイクロアドレスを選択しマイ
クロポインタ７に入力する。マイクロポインタ７に格納
されたマイクロアドレス６によってマイクロＲＯＭ１が
アクセスされマイクロアドレス６に対応するマイクロ命
令２がマイクロＲＯＭ１から出力されマイクロ命令レジ
スタ３に格納される。

【００２２】マイクロ命令２がサブルーチンからの戻り
を示す場合、次のマイクロアドレスとしてサブルーチン
の戻り先アドレスをマイクロスタックレジスタ１１から
マイクロアドレスバス１２に出力する。このマイクロア
ドレスとマスクアドレスレジスタ１０２の内容が比較回
路１０４で比較される。一致信号１０５とマイクロ命令
切り換えイネーブル信号１０７のＡＮＤが取られ一致信
号１０５が発生していればマイクロ命令切り換えイネー
ブルビット１２１はマイクロ命令を切り換えるように設
定されているので、選択回路１１０は選択信号１０９に
よりマイクロアドレスレジスタ１０３の出力を選択して
マイクロポインタ７に入力する。マイクロポインタ７に
格納されたマイクロアドレス６によってマイクロＲＡＭ
１０１がアクセスされマイクロアドレス６に対応するマ
イクロ命令２がマイクロＲＡＭ１０１から出力されマイ
クロ命令レジスタ３に格納される。一致信号１０５が発
生していなければ選択信号１０９によりマイクロアドレ
スバス１２のマイクロアドレスを選択しマイクロポイン
タ７に入力する。マイクロポインタ７に格納されたマイ
クロアドレス６によってマイクロＲＯＭ１がアクセスさ
れマイクロアドレス６に対応するマイクロ命令２がマイ
クロＲＯＭ１から出力されマイクロ命令レジスタ３に格
納される。

【００２３】マイクロ命令切り換えイネーブルビット１
２１がマイクロ命令を切り換えないように設定されてい
る場合の動作を説明する。命令コードは図示しない外部
メモリからフェッチされ、図示しない命令デコーダで解
読される。デコード結果によってその命令の演算を実現
するためのマイクロアドレスが生成される。このマイク
ロアドレスはマイクロアドレスバス１２に出力される。 このマイクロアドレスとマスクアドレスレジスタ１０２
の内容が比較回路１０４で比較される。一致信号１０５
とマイクロ命令切り換えイネーブル信号１０７のＡＮＤ
が取られ、マイクロ命令切り換えイネーブルビット１２
１はマイクロ命令を切り換えないように設定されている
ので一致信号１０５が発生しているか否かに関わらず、
選択回路１１０は選択信号１０９によりマイクロアドレ
スバス１２のマイクロアドレスを選択してマイクロポイ
ンタ７に入力する。マイクロポインタ７に格納されたマ
イクロアドレス６によってマイクロＲＯＭ１がアクセス
されマイクロアドレス６に対応するマイクロ命令２がマ
イクロＲＯＭ１から出力されマイクロ命令レジスタ３に
格納される。

【００２４】次のマイクロアドレスのマイクロ命令を実
行する場合即ちマイクロ命令が分岐しない場合、一つの
命令が一つのマイクロ命令で処理される場合、マイクロ
命令２の演算器を制御する部分（演算制御マイクロ命令
１３）はマイクロ命令レジスタ３からマイクロデコーダ
４に入力されマイクロデコーダ４でデコードされ演算器
などを制御する制御信号５を生成する。そして、次の命
令を処理するためのマイクロアドレスがデコーダで生成
されマイクロアドレスバス１２に出力される。このマイ
クロアドレスとマスクアドレスレジスタ１０２の内容が
比較回路１０４で比較される。一致信号１０５とマイク
ロ命令切り換えイネーブル信号１０７のＡＮＤが取られ
、マイクロ命令切り換えイネーブルビット１２１はマイ
クロ命令を切り換えないように設定されているので一致
信号１０５が発生しているか否かに関わらず、選択回路
１１０は選択信号１０９によりマイクロアドレスバス１
２のマイクロアドレスを選択してマイクロポインタ７に
入力する。マイクロポインタ７に格納されたマイクロア
ドレス６によってマイクロＲＯＭ１がアクセスされマイ
クロアドレス６に対応するマイクロ命令２がマイクロＲ
ＯＭ１から出力されマイクロ命令レジスタ３に格納され
る。

【００２５】一つの命令が複数のマイクロ命令で処理さ
れる場合、マイクロＲＯＭ１からマイクロ命令２が読み
出されマイクロ命令レジスタ３に保持される。と同時に
マイクロインクリメンタ８によってマイクロポインタ７
のマイクロアドレスは＋１される。＋１されたマイクロ
アドレスはマイクロポインタ７に格納される。この＋１
されたマイクロアドレス６によって次のマイクロ命令２
の読み出しを行う。

【００２６】マイクロ命令２が分岐を示す場合、マイク
ロ命令レジスタ３に保持されたマイクロ命令２のうちマ
イクロ次アドレス９をマイクロ次アドレスレジスタ１０
に入力する。と同時に演算制御マイクロ命令１３はマイ
クロ命令レジスタ３からマイクロデコーダ４に入力され
る。マイクロデコーダ４では前記同様制御信号５を生成
する。次のステップで、マイクロ次アドレスレジスタ１
０に格納されたマイクロアドレスがマイクロアドレスバ
ス１２に出力される。このマイクロアドレスとマスクア
ドレスレジスタ１０２の内容が比較回路１０４で比較さ
れる。一致信号１０５とマイクロ命令切り換えイネーブ
ル信号１０７のＡＮＤが取られ、マイクロ命令切り換え
イネーブルビット１２１はマイクロ命令を切り換えない
ように設定されているので一致信号１０５が発生してい
るか否かに関わらず、選択回路１１０は選択信号１０９
によりマイクロアドレスバス１２のマイクロアドレスを
選択してマイクロポインタ７に入力する。マイクロポイ
ンタ７に格納されたマイクロアドレス６によってマイク
ロＲＯＭ１がアクセスされマイクロアドレス６に対応す
るマイクロ命令２がマイクロＲＯＭ１から出力されマイ
クロ命令レジスタ３に格納される。

【００２７】マイクロ命令２がサブルーチン分岐を示す
場合、マイクロ命令レジスタ３に保持されたマイクロ命
令のうちマイクロ次アドレス９をマイクロ次アドレスレ
ジスタ１０に入力する。と同時に演算制御マイクロ命令
１３はマイクロ命令レジスタ３からマイクロデコーダ４
に入力される。さらに、マイクロポインタ７のマイクロ
アドレス６はマイクロインクリメンタ８で＋１されマイ
クロサブルーチンの戻り先アドレスとしてマイクロスタ
ックレジスタ１１に格納される。マイクロデコーダ４で
は前記同様制御信号５を生成する。次のステップで、マ
イクロ次アドレスレジスタ１０に格納されたマイクロア
ドレスがマイクロアドレスバス１２に出力される。この
マイクロアドレスとマスクアドレスレジスタ１０２の内
容が比較回路１０４で比較される。一致信号１０５とマ
イクロ命令切り換えイネーブル信号１０７のＡＮＤが取
られ、マイクロ命令切り換えイネーブルビット１２１は
マイクロ命令を切り換えないように設定されているので
一致信号１０５が発生しているか否かに関わらず、選択
回路１１０は選択信号１０９によりマイクロアドレスバ
ス１２のマイクロアドレスを選択してマイクロポインタ
７に入力する。マイクロポインタ７に格納されたマイク
ロアドレス６によってマイクロＲＯＭ１がアクセスされ
マイクロアドレス６に対応するマイクロ命令２がマイク
ロＲＯＭ１から出力されマイクロ命令レジスタ３に格納
される。

【００２８】マイクロ命令２がマイクロサブルーチンか
らの戻りを示す場合、次のマイクロアドレスとしてサブ
ルーチンの戻り先アドレスをマイクロスタックレジスタ
１１からマイクロアドレスバス１２に出力する。このマ
イクロアドレスとマスクアドレスレジスタ１０２の内容
が比較回路１０４で比較される。一致信号１０５とマイ
クロ命令切り換えイネーブル信号１０７のＡＮＤが取ら
れ、マイクロ命令切り換えイネーブルビット１２１はマ
イクロ命令を切り換えないように設定されているので一
致信号１０５が発生しているか否かに関わらず、選択回
路１１０は選択信号１０９によりマイクロアドレスバス
１２のマイクロアドレスを選択してマイクロポインタ７
に入力する。マイクロポインタ７に格納されたマイクロ
アドレス６によってマイクロＲＯＭ１がアクセスされマ
イクロアドレス６に対応するマイクロ命令２がマイクロ
ＲＯＭ１から出力されマイクロ命令レジスタ３に格納さ
れる。

【００２９】前記のマイクロＲＡＭは書換えが自由であ
り、事前に所望の拡張マイクロプログラムを格納するこ
とによって所望の機能を持つマイクロ命令を追加や変更
が可能である。また、マイクロ命令の切り換え先はマイ
クロＲＯＭ内の空き領域でもかまわない。

【００３０】

【発明の効果】以上のように本発明によれば、マイクロ
命令が予め記憶された第１のマイクロ命令記憶手段の他
に、追加や変更したマイクロ命令を記憶する第２のマイ
クロ命令記憶手段を設け、記憶されたマスクアドレスと
与えられたマイクロアドレスとの比較結果およびマイク
ロ命令を切り換えるか否かを設定するための制御信号に
より、記憶されたマイクロアドレス又は与えられたマイ
クロアドレスを選択してマイクロポインタに入力するア
ドレス選択手段を備えて構成したので、制御信号の設定
によって第１，第２のマイクロ命令記憶手段のマイクロ
命令を切り換えるか否かを容易に選択でき、これにより
命令デコーダの回路変更を必要とせずに新規の命令を追
加したり、命令の機能を拡張、変更したりすることが可
能になるという効果がえられる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るマイクロプログラム
制御装置の構成を示すブロック図である。

【図２】この実施例における制御レジスタの内容例を示
す図である。

【図３】従来のマイクロプログラム制御装置の構成を示
すブロック図である。

【符号の説明】

１　　マイクロＲＯＭ（第１のマイクロ命令記憶手段）
７　　マイクロポインタ １０１　　マイクロＲＡＭ（第２のマイクロ命令記憶手
段） １０２　　マスクアドレスレジスタ（マスクアドレス記
憶手段） １０３　　マイクロアドレスレジスタ（マイクロアドレ
ス記憶手段） １０４　　比較回路（アドレス比較手段）１０７　　マ
イクロ命令切り換えイネーブル信号（制御信号）

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　第１のマイクロ命令記憶手段に予め記
   憶されたマイクロ命令により演算処理を制御する方式の
   マイクロプロセッサのマイクロプログラム制御装置にお
   いて、追加や変更したマイクロ命令を記憶する第２のマ
   イクロ命令記憶手段と、上記マイクロ命令をマスクする
   ためのマスクアドレスを格納するマスクアドレス記憶手
   段と、上記第１，第２マイクロ命令記憶手段をアクセス
   するためのマイクロアドレスを保持するマイクロポイン
   タと、上記マスクアドレスに対応するマイクロアドレス
   を記憶するマイクロアドレス記憶手段と、上記マスクア
   ドレス記憶手段のマスクアドレスとマイクロ命令の演算
   を実現するために与えられたマイクロアドレスとを比較
   するアドレス比較手段と、上記比較結果およびマイクロ
   命令を切り換えるか否かを設定するための制御信号によ
   り上記マイクロアドレス記憶手段からのマイクロアドレ
   ス又は上記与えられたマイクロアドレスを選択して上記
   マイクロポインタに入力するアドレス選択手段とを備え
   たことを特徴とするマイクロプログラム制御装置。