JPH0916395A

JPH0916395A - マイクロプログラム制御装置

Info

Publication number: JPH0916395A
Application number: JP19115295A
Authority: JP
Inventors: Tomofumi Higashide; 朋史東出
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-07-04
Filing date: 1995-07-04
Publication date: 1997-01-17
Anticipated expiration: 2015-07-04
Also published as: JP3055435B2

Abstract

(57)【要約】【目的】ハードウェアの増加を極力抑えつつ、各ユー
ザの仕様に合わせた命令を提供することができるマイク
ロプログラム制御装置を提供する。【構成】マイクロ命令にマイクロＲＯＭ１０１とマイ
クロＲＯＭ１０２の切り換えを行うためのデータビット
を少なくとも２個設け、第１のデータビットの内容によ
りマイクロＲＯＭ１０１とマイクロＲＯＭ１０２の切り
換えを行う手段と、第２のデータビットの内容により、
マイクロＲＯＭ１０２の開始アドレスを指定する手段
と、マイクロＲＯＭを切り換えるか否かを設定する手段
とから構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロ命令により演
算処理を制御するマイクロコンピュータのマイクロプロ
グラム制御装置に関し、特にユーザごとに設定されたマ
イクロ命令をマイクロＲＯＭに格納して搭載するマイク
ロプログラム制御装置に関する。

【０００２】

【従来の技術】マイクロコンピュータの命令の中には、
レジスタ間のデータの転送等を行う一般的な命令の他
に、特殊な用途、例えばＦＡＸの画像データの圧縮、伸
張等に用いられる命令がある。後者の命令の中には、そ
れを使用するユーザによって命令の仕様が多少異なるこ
とがあり、単一の仕様の命令ではすべてのユーザを満足
させることができない。

【０００３】一方、すべてのユーザの仕様に対応して必
要なすべての命令を設けることも考えられるが、すべて
のユーザの仕様に対応しようとするとマイクロ命令が増
えることとなり、その分マイクロ命令を格納するマイク
ロＲＯＭの面積が増大し、ハードウェアが増加してしま
う。そのため、ユーザごとに仕様を対応させたマイクロ
命令を格納したマイクロＲＯＭを用意し、各ユーザ毎に
マイクロＲＯＭを入れ換えて対応する必要がある。

【０００４】しかし、各ユーザに対応してマイクロＲＯ
Ｍごとすべてのマイクロ命令を入れ換えるとすると、共
通に使用することができるマイクロ命令に何等かの機能
の追加、変更が入った場合、１つ１つのマイクロＲＯＭ
に対して機能の追加、変更を行わなければならず経済的
負担が大きい。このような課題を解決する方法として、
仕様の異なるマイクロ命令のみを変更するものがある。
マイクロ命令の一部のみを変更する技術として、例え
ば、特開平４−３６９７２３号公報に記載された技術が
ある。同公報に開示されているマイクロプログラム制御
装置の構成を図６に示す。

【０００５】図６に示すマイクロプログラム制御装置
は、マイクロ命令を予め記憶した第一のマイクロ命令記
憶手段としてのマイクロＲＯＭ６０１と、機能の追加し
たマイクロ命令や変更したマイクロ命令を格納する第二
のマイクロ命令記憶手段としてのマイクロＲＯＭ６０２
と、マイクロＲＯＭ６０１から読みだされたマイクロ命
令６０３を保持するマイクロ命令レジスタ６０４と、マ
イクロ命令６０３のうち演算器を制御する演算制御マイ
クロ命令６０５をデコードするマイクロデコーダ６０６
と、マイクロ命令６０３が格納されているエントリを指
定するマイクロアドレス６０８を格納するマイクロポイ
ンタ６０９と、マイクロポインタ６０９に格納されてい
るマイクロアドレスを＋１するインクリメンタ６１０
と、マイクロ命令６０３のうち次のマイクロアドレスを
指定するマイクロ次アドレス６１１を格納するマイクロ
次アドレスレジスタ６１２と、マイクロ命令でサブルー
チンを実行する場合の戻り先のマイクロアドレスを格納
するマイクロスタックレジスタ６１３と、上記機能の追
加したマイクロ命令や変更したマイクロ命令をマスクす
るためのマスクアドレスを格納するマスクアドレスレジ
スタ６１４と、マスクアドレスに対応するマイクロアド
レスを格納するマイクロアドレスレジスタ６１５と、マ
スクアドレスレジスタ６１４のマスクアドレスとマイク
ロアドレスバス６２０に出力されたマイクロアドレスと
を比較する比較回路６１６と、マイクロ命令を切り換え
るか否かを設定するための制御信号を格納する制御レジ
スタ６１７と、一致信号６２１とマイクロ命令切り換え
イネーブル信号６２２との論理積をとるＡＮＤゲート６
１８と、マイクロアドレス選択信号（以下、選択信号と
いう）６２３によりマイクロアドレスレジスタ６１５の
マイクロアドレスまたはマイクロアドレスバス６２０の
マイクロアドレスを選択してマイクロポインタ６０９に
入力する選択回路６１９とから構成されている。

【０００６】図７は制御レジスタ６１７の構成を示す図
である。図７において、７０１はマイクロ命令を切り換
えるか否かを設定するマイクロ命令切り換えイネーブル
ビット（以下、切り換えイネーブルビットという）であ
る。この切り換えイネーブルビット７０１の出力は、マ
イクロ命令切り換えイネーブル信号６２２に接続してい
る。

【０００７】次に、上記従来のマイクロプログラム制御
装置の動作について説明する。まず、切り換えイネーブ
ルビット７０１がマイクロ命令を切り換えるように設定
されている場合の動作について説明する。

【０００８】命令コードは図示していない外部メモリか
らフェッチされ、図示していない命令デコーダにより解
読される。デコード結果によってその命令のマイクロア
ドレスが生成され、マイクロアドレスバス６２０に出力
される。このマイクロアドレスとマスクアドレスレジス
タ６１４の内容が比較回路６１６で比較される。

【０００９】一致信号６２１とマイクロ命令切り換え信
号６２２のＡＮＤがとられ、一致信号６２１が発生して
いれば切り換えイネーブルビット７０１はマイクロ命令
を切り換えるように設定されているので、選択回路６１
９は選択信号６２３によりマイクロアドレスレジスタ６
１５の出力を選択してマイクロポインタ６０９に入力す
る。この時のマイクロポインタ６０９に格納されたマイ
クロアドレス６０８によってマイクロＲＡＭ６０２がア
クセスされ、マイクロアドレス６０８に対応するマイク
ロ命令６０３がマイクロＲＡＭ６０２から出力されマイ
クロ命令レジスタ６０４に格納される。

【００１０】一致信号６２１が発生していなければ選択
信号６２３によりマイクロアドレスバス６２０のマイク
ロアドレスを選択しマイクロポインタ６０９に入力す
る。この時のマイクロポインタ６０９に格納されたマイ
クロアドレス６０８によってマイクロＲＯＭ６０１がア
クセスされ、マイクロアドレス６０８に対応するマイク
ロ命令６０３がマイクロＲＯＭ６０１から出力されマイ
クロ命令レジスタ６０４に格納される。

【００１１】続いて、切り換えイネーブルビット７０１
がマイクロ命令を切り換えないように設定されている場
合の動作について説明する。命令コードは図示していな
い外部メモリからフェッチされ、図示していない命令デ
コーダにより解読される。デコード結果によってその命
令のマイクロアドレスが生成され、マイクロアドレス６
２０に出力される。このマイクロアドレスとマイクロア
ドレスレジスタ６１４の内容が比較回路６１６で比較さ
れる。

【００１２】一致信号６２１とマイクロ命令切り換え信
号６２２のＡＮＤがとられ、切り換えイネーブルビット
７０１はマイクロ命令を切り換えないように設定されて
いるので、一致信号６２１が発生しているか否かに拘ら
ず、選択回路６１９は選択信号６２３によりマイクロア
ドレスバス６２０のマイクロアドレスを選択してマイク
ロポインタ６０９に入力する。この時のマイクロポイン
タ６０９に格納されたマイクロアドレス６０８によって
マイクロＲＯＭ６０１がアクセスされ、マイクロアドレ
ス６０８に対応するマイクロ命令６０３がマイクロＲＯ
Ｍ６０１から出力されマイクロ命令レジスタ６０４に格
納される。

【００１３】

【発明が解決しようとする課題】上述したように、従来
の一種類のマイクロプログラムしか持たないマイクロコ
ンピュータでは、各ユーザごとに仕様の異なる命令のす
べてに対応することができない。

【００１４】また、すべてのユーザの仕様に対応して必
要なすべての命令を設けることも考えられるが、すべて
のユーザの仕様に対応しようとするとマイクロ命令が増
えることとなり、その分マイクロ命令を格納するマイク
ロＲＯＭの面積が増大し、ハードウェアが増加してしま
う。また、ユーザごとに仕様を対応させたマイクロ命令
を格納したマイクロＲＯＭを用意し、各ユーザ毎にマイ
クロＲＯＭを入れ換えて対応する従来のマイクロ命令の
変更方式では、一部のマイクロ命令のみを変更する場合
にすべてのマイクロＲＯＭを更新しなければならず、手
間がかかる。

【００１５】また、仕様の異なるマイクロ命令のみを変
更する従来のマイクロプログラム制御装置では、変更し
たいマイクロ命令のアドレスを比較して一致した時に切
り換えているので、変更するマイクロ命令が複数ある場
合、マスクアドレスレジスタ、マイクロアドレスレジス
タ、比較回路がその個数分必要となりハードウェアが大
きくなってしまう。

【００１６】本発明は、これらの課題を解決するためな
されたもので、ハードウェアの増加を極力抑えつつ、各
ユーザの仕様に合わせた命令を提供することができるマ
イクロプログラム制御装置を提供することを目的とす
る。

【００１７】

【課題を解決するための手段】上記の目的を達成するた
め、本発明のマイクロプログラム制御装置は、マイクロ
命令記憶手段にあらかじめ記憶されたマイクロ命令によ
り演算処理を制御するマイクロコンピュータのマイクロ
プログラム制御装置において、マイクロ命令の切り換え
を指定する少なくとも２つのデータビットを設けられた
第一のマイクロ命令を記憶する第一のマイクロ命令記憶
手段と、前記第一のマイクロ命令と異なる部分のみ記述
された第二のマイクロ命令を記憶する第二のマイクロ命
令記憶手段と、第一及び第二のマイクロ命令記憶手段の
アドレスを指定する第一のアドレス指定手段と、前記デ
ータビットの内容により前記第一と第二のマイクロ命令
記憶手段の切り換えを行う第一の切換手段と、前記デー
タビットの内容により前記第二のマイクロ命令記憶手段
の開始アドレスを指定する第二のアドレス指定手段と、
前記第一と第二のマイクロ命令記憶手段の切り換えを行
うか否かを設定する第二の切換手段と、切り換え後の前
記第一または第二のマイクロ命令記憶手段の内容を格納
する手段とを備える構成としている。

【００１８】また、他の態様では、前記第二の切換手段
は、入力端子を通して外部から入力された信号によっ
て、第一と第二のマイクロ命令記憶手段の切り換えを行
うように構成している。

【００１９】また、他の態様では、前記第二のマイクロ
命令を制御信号群だけで構成すると共に、第二のアドレ
ス指定手段により指定された開始アドレスより順次イン
クリメントして第二のマイクロ命令に対するアドレスを
設定する手段を備える構成としている。

【００２０】

【作用】本発明では、第一のマイクロ命令に第一と第二
のマイクロ命令記憶手段の切り換えを行うためのデータ
ビットを少なくとも２個設け、第１のデータビットの内
容により第一と第二のマイクロ命令記憶手段の切り換え
を行うとともに、第２のデータビットの内容により、第
二のマイクロ命令記憶手段の開始アドレスを指定そてい
る。従って、従来のマイクロ命令の切り換え方式に較べ
て、マスクアドレスレジスタ、マイクロアドレスレジス
タ、比較回路が不要となり、変更するマイクロ命令が複
数ある場合にも、ハードウェアの増加を削減することが
できる。

【００２１】

【実施例】以下、本発明の実施例の詳細を図面に基づき
説明する。図１は、本発明の第１の実施例によるマイク
ロプログラム制御装置を示す図である。

【００２２】図１に示す装置は、マイクロ命令の記憶手
段としてのマイクロＲＯＭ１０１、マイクロＲＯＭ１０
２と、マイクロＲＯＭ１０１、マイクロＲＯＭ１０２か
ら読みだされたマイクロ命令１０３、１１３を格納する
ＭＳＴＬ１０４と、デコーダ１０５と、ＡＮＤゲート１
０６と、フリップフロップ１０７と、ＯＲゲート１０８
と、インストラクションデコーダ１０９と、割り込み発
生時のマイクロアドレスを指定するアドレス指定回路１
１０と、マイクロアドレスを格納するＭＩＲ１１１と、
マイクロＲＯＭ切り換えイネーブルビット（以下、イネ
ーブルビットという）１１２と、選択回路１２５、１２
６、１２７とから構成されており、インストラクション
デコーダ１０９はマイクロ開始アドレス１１４を、割り
込み発生時のマイクロアドレスを指定する回路１１０は
マイクロ開始アドレス１１５を出力する。

【００２３】図２にマイクロＲＯＭ１０１の構成を示
す。同図に示すように、マイクロＲＯＭ１０１の１ワー
ドは、制御信号群ＣＮＴＬ、ネクストアドレスＮＸＴ
Ａ、切り換えビットＰ１３１、Ｐ１３２で構成されてい
る。切り換えビットＰ１３１の出力は切り換え信号１２
３に接続している。切り換えビットＰ１３２の出力はア
ドレス指定信号１２４に接続している。

【００２４】図３にマイクロＲＯＭ１０２の構成を示
す。マイクロＲＯＭ１０２の１ワードは、制御信号群Ｃ
ＮＴＬ、ネクストアドレスＮＸＴＡで構成されている。

【００２５】デコーダ１０５は、入力されたアドレス指
定信号１２４の値によりアドレス信号１１９、１２０の
どちらかを有効にする。

【００２６】イネーブルビット１１２の出力はイネーブ
ル信号１１８に接続されている。

【００２７】ＡＮＤゲート１０６には、イネーブル信号
１１８と切り換え信号１２３とが入力されており、選択
セット信号１２２を出力する。ＯＲゲート１０８は、リ
セット信号ｒｅｓｅｔ１２８とＭＥＮＤ１２９とが入力
され選択リセット信号１２１を出力する。フリップフロ
ップ１０７は、選択信号１１７を出力し、選択セット信
号１２２が“１”の場合に選択信号１１７は“１”に、
選択リセット信号１２１が“１”の場合に選択信号１１
７は“０”となる。リセットがかかるとｒｅｓｅｔ１２
８が“１”となるため選択リセット信号１２１が“１”
となり選択信号１１７は“０”となる。選択回路１２７
は、選択信号１１７が“０”の時に入力信号であるマイ
クロ命令１０３を、選択信号１１７が“１”の時にはマ
イクロ命令１１３を、ＭＳＴＬ１０４に入力する。選択
回路１２６は、選択信号１１７が“０”の場合マイクロ
アドレスをマイクロＲＯＭ１０１に、“１”の場合マイ
クロアドレスをマイクロＲＯＭ１０２に受け渡す。選択
回路１２５は、インストラクションデコーダ１０９の出
力であるマイクロ開始アドレス１１４と、割り込み発生
時のマイクロアドレスを指定するアドレス指定回路１１
０の出力であるマイクロ開始アドレス１１５とネクスト
アドレス１１６のうちどれか１つを選択してＭＩＲ１１
１に出力する。

【００２８】まず、イネーブルビット１１２がマイクロ
ＲＯＭを切り換えるように設定されている場合、すなわ
ちイネーブル信号１１８＝“１”の場合の動作について
説明する。

【００２９】命令コードは図示していない外部メモリか
らフェッチされ、インストラクションデコーダ１０９に
より解読される。デコード結果によってその命令のマイ
クロアドレスが生成されマイクロ開始アドレス１１４が
出力され、選択回路１２５により選択されＭＩＲ１１１
に格納される。ＭＩＲ１１１は、マイクロ開始アドレス
１１４をマイクロアドレス１３０として出力する。選択
信号１１７が“０”であるため選択回路１２６はマイク
ロアドレス１３０をマイクロＲＯＭ１０１に受け渡す。

【００３０】この時、このマイクロアドレスに格納され
たマイクロＲＯＭ１０１の内容の切り換えビットＰ１３
１が“１”の場合、イネーブル信号１１８は“１”であ
るのでＡＮＤゲート１０６の出力である選択セット信号
１２２は“１”となる。よって選択信号１１７が“１”
となり、選択回路１２７によりマイクロＲＯＭ１０２の
出力であるマイクロ命令１１３がＭＳＴＬ１０４に格納
され、その内容により演算処理が行われる。マイクロＲ
ＯＭ１０２の開始アドレスは、切り換えビットＰ１３２
の内容によりアドレス信号１１９、１２０のどちらかが
有効になりそれによって指定される。マイクロ命令１１
３がＭＳＴＬ１０４に格納されるのと同時に次のマイク
ロ命令のアドレスとしてネクストアドレス１１６が出力
される。ネクストアドレス１１６は、選択回路１２５に
より選択されＭＩＲ１１１に格納される。ＭＩＲ１１１
は、ネクストアドレス１１６をマイクロアドレス１３０
として出力する。選択信号１１７は“１”になっている
ので選択回路１２６はマイクロアドレス１３０をマイク
ロＲＯＭ１０２に受け渡し、マイクロアドレス１３０に
格納されたマイクロ命令１１３がＭＳＴＬ１０４に格納
される。以下、現在実行している命令の最終ステップ
（以下、単に最終ステップという）まで上記動作が繰り
返される。

【００３１】最終ステップの演算処理が実行されると、
ＭＥＮＤ１２９が“１”となる。ＭＥＮＤ１２９が
“１”となると、選択リセット信号１２１が“１”とな
り、選択信号１１７は“０”となる。選択信号１１７が
“０”となると選択回路１２６、１２７はマイクロＲＯ
Ｍ１０１側を選択する。Ｐ１３１が“０”の場合は、Ａ
ＮＤゲート１０６の出力である選択セット信号１２２が
“０”となるため、選択信号１１７は“０”のままであ
り、選択回路１２７によりマイクロＲＯＭ１０１の出力
であるマイクロ命令１０３がＭＳＴＬ１０４に格納さ
れ、同時にネクストアドレス１１６が出力される。ネク
ストアドレス１１６は選択回路１２５により選択されＭ
ＩＲ１１１に格納される。ＭＩＲ１１１はネクストアド
レス１１６をマイクロアドレス１３０として出力する。
選択信号１１７は“０”なので選択回路１２６はマイク
ロアドレス１３０をマイクロＲＯＭ１０１に受け渡し、
マイクロアドレス１３０に格納されたマイクロ命令１３
０がＭＳＴＬ１０４に格納される。以下、最終ステップ
まで繰り返される。

【００３２】次に、イネーブルビット１１２がマイクロ
ＲＯＭを切り換えないように設定されている場合、すな
わちイネーブル信号１１８＝“０”の場合の動作につい
て説明する。

【００３３】命令コードがインストラクションデコーダ
１０９により解読され、マイクロＲＯＭ１０１のマイク
ロアドレスが指定されるまではイネーブルビット１１２
がマイクロＲＯＭを切り換えるように設定されている場
合と同様である。イネーブル信号１１８は“０”である
ので、ＡＮＤゲート１０６の出力である選択セット信号
１２２は“０”であり、選択信号１１７は“０”のまま
である。よって、切り換えビットＰ１３１の値にかかわ
らずマイクロＲＯＭ１０１側が選択される。

【００３４】割り込みが発生した場合、割り込み発生時
のマイクロアドレスを指定する回路１１０はマイクロ開
始アドレス１１５を出力する。マイクロ開始アドレス１
１５は、選択回路１２５により選択され、ＭＩＲ１１１
に格納される。ＭＩＲ１１１は、マイクロ開始アドレス
１１５をマイクロアドレス１３０として出力する。選択
信号１１７が“０”であるため選択回路１２６はマイク
ロアドレス１３０をマイクロＲＯＭ１０１に受け渡す。

【００３５】この時、このマイクロアドレスに格納され
たマイクロＲＯＭ１０１の内容の切り換えビットＰ１３
１が“１”の場合、イネーブル信号１１８が“１”なら
ばＡＮＤゲート１０６の出力である選択セット信号１２
２は“１”となる。よって、選択信号１１７が“１”と
なり、選択回路１２７によりマイクロＲＯＭ１０２の出
力であるマイクロ命令１１３がＭＳＴＬ１０４に格納さ
れ、その内容により演算処理が行われる。マイクロＲＯ
Ｍ１０２の開始アドレスは、切り換えビットＰ１３２の
内容によりアドレス信号１１９、１２０のどちらかが有
効になりそれによって指定される。マイクロ命令１１３
がＭＳＴＬ１０４に格納されるのと同時に、次のマイク
ロ命令のアドレスとネクストアドレス１１６が出力され
る。ネクストアドレス１１６は、選択回路１２５により
選択され、ＭＩＲ１１１に格納される。ＭＩＲ１１１
は、ネクストアドレス１１６をマイクロアドレス１３０
として出力する。選択信号１１７は“１”になっている
ので選択回路１２６はマイクロアドレス１３０をマイク
ロＲＯＭ１０２に受け渡し、マイクロアドレス１３０に
格納されたマイクロ命令１１３がＭＳＴＬ１０４に格納
される。以下、最終ステップまで上記動作が繰り返され
る。

【００３６】最終ステップの演算処理が実行されると、
ＭＥＮＤ１２９が“１”となる。ＭＥＮＤ１２９が
“１”となると、選択リセット信号１２１が“１”とな
り、選択信号１１７は“０”となる。選択信号１１７が
“０”となると選択回路１２６、１２７はマイクロＲＯ
Ｍ１０１側を選択する。切り換えビットＰ１３１が
“０”の場合は、ＡＮＤゲート１０６の出力である選択
セット信号１２２が“０”となるため、選択信号１１７
は“０”のままであり、選択回路１２７によりマイクロ
ＲＯＭ１０１の出力であるマイクロ命令１０３がＭＳＴ
Ｌ１０４に格納され、同時にネクストアドレス１１６が
出力される。ネクストアドレス１１６は選択回路１２５
により選択されＭＩＲ１１１に格納される。ＭＩＲ１１
１はネクストアドレス１１６をマイクロアドレス１３０
として出力する。選択信号１１７は“０”なので選択回
路１２６はマイクロアドレス１３０をマイクロＲＯＭ１
０１に受け渡し、マイクロアドレス１３０に格納された
マイクロ命令１０３がＭＳＴＬ１０４に格納される。以
下、最終ステップまで繰り返される。

【００３７】イネーブル信号１１８が“０”の場合は、
ＡＮＤゲート１０６の出力である選択セット信号１２２
は“０”であり、選択信号１１７は“０”のままであ
る。よって、切り換えビットＰ１３１の値にかかわらず
マイクロＲＯＭ１０１側が選択される。

【００３８】次に、本発明の第２の実施例を図４を用い
て説明する。同図に示す第２の実施例では、マイクロＲ
ＯＭ１０２の構成を変えることにより第１の実施例より
ハードウエアの増加分を少なくしている。なお、実施例
２の構成は実施例１とほぼ同様の構成であるのでここで
は実施例１と異なる部分についてのみ説明する。

【００３９】図１に示した装置に対し図４に示す装置で
は、イネーブルビット１１２、デコーダ１０５がなく、
代わりに入力端子ＥＮＢＬ３０５、マイクロアドレスレ
ジスタ３０１、インクリメンタ３０３となっている。ま
た、図１の選択回路１２５の入力にマイクロアドレスレ
ジスタ３０１からの出力であるマイクロアドレス３０４
が追加され、選択回路３０６になっている。入力端子Ｅ
ＮＢＬ３０５の入力はイネーブル信号１１８に接続され
ている。

【００４０】図５はマイクロＲＯＭ３０２の構成を示
す。マイクロＲＯＭ３０２の１ワードは、制御信号群Ｃ
ＮＴＬだけで構成されており、ネクストアドレスＮＸＴ
Ａは削除されている。これにより、実施例１のマイクロ
ＲＯＭ１０２より面積が小さくなっている。

【００４１】入力端子ＥＮＢＬ３０５の入力が“１”の
場合、つまりマイクロＲＯＭを切り換える場合で切り換
えビットＰ１３１が“０”の場合と、入力端子ＥＮＢＬ
３０５の入力が“０”の場合、つまりマイクロＲＯＭを
切り換えない場合の動作については実施例１と同様であ
るので、入力端子ＥＮＢＬ３０５の入力が“１”で、切
り換えビットＰ１３１が“１”の場合について説明す
る。

【００４２】命令コードがフェッチされてからマイクロ
ＲＯＭ１０１に受け渡されるまでは、選択回路１２６が
選択回路３０６に変わっていることを除き、第１の実施
例と同様である。このマイクロアドレスに格納されたマ
イクロＲＯＭ１０１の内容の切り換えビットＰ１３１が
“１”であり、イネーブル信号１１８は“１”であるか
ら、ＡＮＤゲート１０６の出力である選択セット信号１
２２は“１”となる。よって、選択信号１１７が“１”
となり、選択回路１２７によりマイクロＲＯＭ３０２が
選択される。

【００４３】マイクロＲＯＭ３０２は、マイクロ命令１
１３としてＤＭＭＹを出力する。このマイクロ命令１１
３がＭＳＴＬ１０４に格納され、その内容により演算処
理が行われる。マイクロアドレスレジスタ３０１は、切
り換えビットＰ１３２の値によって対応しているビット
がセット／リセットされ、次のマイクロ命令のアドレス
であるマイクロアドレス３０４を生成し、出力する。マ
イクロアドレス３０４は、選択回路３０６により選択さ
れ、ＭＩＲ１１１に格納される。ＭＩＲ１１１は、マイ
クロアドレス３０４をマイクロアドレス１３０として出
力する。選択信号１１７は“１”になっているので、選
択回路１２６はマイクロアドレス１３０をマイクロＲＯ
Ｍ３０２に受け渡し、マイクロアドレス１３０に格納さ
れたマイクロ命令１１３がＭＳＴＬ１０４に格納され
る。マイクロＲＯＭ３０２に受け渡されたマイクロアド
レス１３０は、インクリメンタ３０３に入力され、１イ
ンクリメントされた値がマイクロアドレスレジスタ３０
１に格納され、ネクストアドレスとして出力される。以
下、最終ステップまで上記動作が繰り返される。最終ス
テップ時の動作は第１の実施例と同様である。

【００４４】

【発明の効果】以上説明したように、本発明のマイクロ
プログラム制御装置では、仕様の異なる命令のマイクロ
プログラムを切り換えることにより、各ユーザの仕様に
合わせた命令を提供することができる。

【００４５】また、従来のマイクロ命令の切り換え方式
に較べて、マスクアドレスレジスタ、マイクロアドレス
レジスタ、比較回路を用いてないことにより、変更する
マイクロ命令が複数ある場合にも、ハードウェアの増加
を削減することができる。

【図面の簡単な説明】

【図１】第１図は本発明の第１の実施例のマイクロプ
ログラム制御装置のブロック図である。

【図２】本発明のマイクロＲＯＭ１０１に記述された
情報の例を示す図である。

【図３】第１の実施例のマイクロＲＯＭ１０２に記述
された情報の例を示す図である。

【図４】本発明の第２の実施例のマイクロプログラム
制御装置のブロック図である。

【図５】第２の実施例のマイクロＲＯＭ３０２に記述
された情報の例を示す図である。

【図６】従来のマイクロプログラム制御装置のブロッ
ク図である。

【図７】従来の制御レジスタの内容例を示す図であ
る。

【符号の説明】

１０１マイクロＲＯＭ１０２マイクロＲＯＭ１０３マイクロ命令１０４ＭＳＴＬ１０５デコーダ１０６ＡＮＤゲート１０７フリップフロップ１０８ＯＲゲート１０９インストラクションデコーダ１１０割り込み発生時のマイクロアドレスを指定する
回路１１１ＭＩＲ１１２マイクロＲＯＭ切り換えイネーブルビット１１３マイクロ命令１１４マイクロ開始アドレス１１５マイクロ開始アドレス１１６ネクストアドレス１１７選択信号１１８イネーブル信号１１９アドレス信号１２０アドレス信号１２１選択リセット信号１２２選択セット信号１２３切り換え信号１２４アドレス指定信号１２５１２６１２７選択回路

Claims

【特許請求の範囲】

【請求項１】マイクロ命令記憶手段にあらかじめ記憶
されたマイクロ命令により演算処理を制御するマイクロ
コンピュータのマイクロプログラム制御装置において、マイクロ命令の切り換えを指定する少なくとも２つのデ
ータビットを設けられた第一のマイクロ命令を記憶する
第一のマイクロ命令記憶手段と、前記第一のマイクロ命令と異なる部分のみ記述された第
二のマイクロ命令を記憶する第二のマイクロ命令記憶手
段と、第一及び第二のマイクロ命令記憶手段のアドレスを指定
する第一のアドレス指定手段と、前記データビットの内容により前記第一と第二のマイク
ロ命令記憶手段の切り換えを行う第一の切換手段と、前記データビットの内容により前記第二のマイクロ命令
記憶手段の開始アドレスを指定する第二のアドレス指定
手段と、前記第一と第二のマイクロ命令記憶手段の切り換えを行
うか否かを設定する第二の切換手段と、切り換え後の前記第一または第二のマイクロ命令記憶手
段の内容を格納する手段とを具備することを特徴とした
マイクロプログラム制御装置。
【請求項２】前記第二の切換手段は、入力端子を通し
て外部から入力された信号によって、第一と第二のマイ
クロ命令記憶手段の切り換えを行うことを特徴とする請
求項１に記載のマイクロプログラム制御装置。
【請求項３】前記第二のマイクロ命令を制御信号群の
みによって構成すると共に、第二のアドレス指定手段により指定された開始アドレス
より順次インクリメントして第二のマイクロ命令に対す
るアドレスを設定する手段を具備することを特徴とする
請求項１または請求項２に記載のマイクロプログラム制
御装置。