JPS63127336A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は、読み出し専用メモリ等に格納されているマイ
クロ命令群の一部を機能拡張、修正要求に応じてマイク
ロ命令実行時に別のマイクロ命令群に短時間で置き換え
可能とするマイクロプログラム制御装置に関するもので
ある。

［従来の技術］ （１）　　マイクロプログラム制御装置では、装置の小
型化、や初期化時間の短縮等のためマイクロ命令を読出
し専用メモＩＪ　（ＲＯＭ）に格納している場合が多い
Ｏ 第８図を例にとると、ＲＯＭ　１０１に格納されたマイ
クロ命令がアドレスレジスタ１０４に基づき命令レジス
タ１０３に読み出され、命令実行回路１θ６により■Ｒ
ＡＭ　／レジスタファイル１０２の更新や、■分岐命令
実行により分岐条件が満足さレタ場合ＶＣ信号１０８を
出力し分岐アドレス１０７が選択さ力る様に制御される
。

この様な装置では、■マイクロプログラム（μＰ）に論
理的な誤りが検出された。■機能追加が必要等の要因で
μＰを修正する場合、論理カード等に実装されているＲ
ＯＭ　Ｉ　０１を、別に用意されたＲＯＭ書込み装置を
用いてμＰの修正が行われたＲＯＭに交換しなければな
らなかった。そのため、■上記のよりなμＰの更新要求
が生じても一般のソフトウェアの／？ラッチ様な対処は
出来ず、要求が対処されるまでに長時間を要し、装置の
稼働率が低下する。

■μＰ修正後の機能確認を実環境で容易に行え々い。

さらに、■ＲＯＭが論理カード等のデートに直付けされ
ている場合には、ＲＯＭの交換の毎にＲＯＭのピンを通
すデートのスルーホールが徐々に損傷し、ボードの寿命
を著しく低下させる。また、■　■の対策として、ＲＯ
Ｍをソケットを介してゲートに実装する場合には、ＲＯ
Ｍとソケットとの接触不良等により、ボードの信頼性を
低下させる。

等の欠点が有った。

（１１）上記右対処するため、メモリへのアクセスアド
レスを常に比較器によってあらかじめ設定された特定ア
ドレスの内容と比較し、一致した場合に限ってあらかじ
め定められた別のメモリから読み出したマイクロ命令を
実行する方法も考えられている。

即ち、第９図に示す様に、アドレスレジスタ２０４の内
容に基づきＲＯＭ　２０　Ｊからマイクロ命令が命令レ
ジスタ２０３に読み出され実行回路２０７により実行さ
れる。アドレスレジスタ２０４の内容が比較器２θ９−
　ｎ　（ｎ　＝　１．２、・・・）によシ１、あらかじ
め参照アドレスレジスタ２０８−ｎ　（ｎ　＝　１．２
、・・・）に設定されている値と比較され、何れかの参
照アドレスと一致した場合は、ＲＯＭ　２０１から読み
出されたマイクロ命令の実行を抑止すると共に、ＲＡＭ
アドレスレジスタ２０５のゲート２０６を開きＲＡＭ　
２０２からマイクロ命令をレジスタ２０３に読み出し実
行する。

この方法では■修正したい箇所の数ｎだけ比較器２０９
が必要であシ、装置の高価格化、大型化につながる。■
比較器が増加すると、マイクロ命令アドレスレジスタ２
０４からのファンアウト数の増加等が原因となりマイク
ロ命令フェッチ時間が増加し装置の性能が低下する等の
欠点が有った。

（１１１）　　また、第１０図に示す様に、μＰの一部
に（例えば各モ・ジュールの先頭（アドレスＩ’　＃　
ｂ　ＩＣ・・・））書き換え可能なメモリＲＡＭ　３０
２への分岐命令を挿入しておき分岐先のマイクロ命令動
作により処理内容を更新する方法では、付加ハードウェ
アは不要となるが、各モジュールの先頭で必ずＲＡＭ　
Ｊ　０２で構成されるメモリへの分岐動作が入るため、
マイクロ命令の修正２機能追加が不要な場合にも上記分
岐命令の実行時間が性能オーバーヘッドとなる等の欠点
が有った。

［発明が解決しようとする問題点］ 本発明は上記の欠点に鑑みてなされたもので、マイクロ
プログラム（μＰ）がＲＯＭに格納されている装置で、
μＰの一部変更が必要な場合にもμＰを格納しているＲ
ＯＭを交換することなく、変更対象のマイクロ命令群に
替えて別のメモリに格納された必要機能を満足するマイ
クロ命令群を実行させることにより、μＰの内容の変更
要求に対し、変更が容易で修正時間が短く、ＲＯＭ実装
が−ドの信頼性を低下させる事のないマイクロプログラ
ム制御装置を提供することを目的とする。

Ｅ問題点を解決するための手段と作用］本発明は、マイ
クロプログラムを構成するマイクロ命令群を格納するメ
モリ（ＭＥＭＪ）と前記マイクロ命令群と同一アドレス
によってアクセスされプログラムにより書き換え可能な
メモリ（ＭＥＭ　２’）と、 マイクロ命令群を格納し、プログラムにより書き換え可
能なメモリ（ＭＥＭ、？）と、メモリアドレスが前記Ｐ
ｉｉＥＭ　１□３のいずれを示しているか判別する回路
（回路１）と、 前記回路１の出力結果と前記ＭＥＭ　２からの読み出し
データの内容により、読み出したマイクロ命令の実行を
抑止させる信号（抑止信号１）を出力する回路と、 前記抑止信号ＩＶｃよりマイクロ命令の実行を抑止する
回路と、 次に実行すべきマイクロ命令アドレスをマイクロ命令実
行結果と前記抑止信号１によシ選定する回路（回路２）
と、 を有し、上記ＭＥＭ　２に格納されたデータの内容によ
シ上記ＭＥＭ　１から読み出したマイクロ命令の実行可
否を判定し、前記マイクロ命令の実行を抑止する場合て
は、ＭＥＭ　３にあらかじめ格納されているマイクロ命
令を実行させる事を特徴とするものである。

本発明は、 （１）　　マイクロ命令の一部として該マイクロ命令の
実行が許可されるか否かを表示する「実行モジュール切
り換えフラグ」を設け、これをマイクロ命令ト同一のア
ドレスでアクセスされるがマイクロ命令コード等が格納
されているメモリ４０１とは別のメモリ４０２に格納し
、必要に応じて書替え可能としておく。（第２図） 従って、「実行モジュール切り換えフラグ」はμＰ実行
制御に必要な制御テーブルと共に設定されてもよいし、
μＰ実行中にダイナミックに書き換えられてもよい。

なお、マイクロ命令の「実行モジュール切シ換え７ラグ
」を除く他のフィールドは書き換え可能メモリに格納す
る必要はない。

（１１）　　マイクロ命令と共に読出された「実行モジ
ュール切り換えフラグ」が該マイクロ命令の実行許可を
表示している場合には読出されたマイクロ命令を実行す
る。

しかし、「実行モジュール切り換えフラグ」が該マイク
ロ命令の実行禁止を表示している場９１Ｃは、読出され
たマイクロ命令の実行を抑止し、該マイクロ命令アドレ
スあるいは「実行モジュール切り換えフラグ」と共に読
み出されたアドレス情報等をもと【次に７エツチ、実行
されるべきマイクロ命令アドレスを生成する。このマイ
クロ命令アドレスは書替え可能メモリ（ＲＡＭ）の−ワ
ードを示す様に生成される。

（ｉｉｉ）　　マイクロ命令を格納しているＲＯＭとは
排他的なアドレスを有するＲＡＭの特定領域には機能修
正／改造によシ新たに実行されるべきマイクロ命令群が
あらかじめμＰ実行制御に必要な制御テーブル等と一緒
にＤＫ等からローティングあるいはμＰ自身によシ設定
されており、これらのマイクロ命令群の実行によシ装置
の動作が継続される。

６ｖ＞　　対応する「実行モジュール切シ換えフラグ」
が実行禁止を表示しているマイクロ命令が読み出された
時、該マイクロ命令のアドレス又はアドレスの一部を保
持しておく事等によシ第３図（ａ）に示すように、連続
した複数のマイクロ命令に前記フラグによる実行禁止表
示がされてお９、その命令列の途中のマイクロ命令が変
更対象外のルーチンからの分岐先に指定された場合にも
、処理開始アドレスを決定出来る。

事を特徴とする。

従来の技術とは次の点で異なる。

（ｉ）　　ＲＯＭに格納されたマイクロ命令群のうち、
（第８図）に対し、本発明によれば、「実行モジュール
切シ換えフラグ」を制御し、ＲＯＭに格納されているマ
イクロ命令の代わりにＲＡＭの一部に事前に書き込まれ
たマイクロ命令群を実行させる事によりＲＯＭを交換せ
ずにまた、短時間に且つ少量のハードウェアの追加で容
易にμＰの機能を変更出来る。

（１１）　　レジスタ２０８−ｋ（ｋ＝１．２．＠＠、
ｎ）に保持された特定アドレスと７エツチアドレスを比
較器２０９−　ｋ　（ｋ　＝１．２　、＠　＠＋　ｎ　
）　Ｃ以下２０９で総称する）を使用して常に比較し、
一致したうｔｔアドレスで指定されるマイクロ命令の実
行を抑止し、アドレスレジスタ２０５で指定される別の
ＲＡＭ　２０２からマイクロ命令を読出し実行させる事
により、ＲＯＭを交換せずにμＰの機能変更を行う装置
（第９図）では■用意する比較器２０９等の個数により
変更個所の数が限定される。従って、変更可能な個所の
数を多くするだめには多量のハードウェア量が必要とな
シ、さらに、■比較器２０９の増加に伴いアドレスレジ
スタ２０４のファンアウト数が増加し、これによシマイ
クロ命令読出し時間が増大し、装置の性能低下につなが
る。（ＣＭＯ８を使用してＬＳＩ化を行う場合には、特
に影響が大きい）等の欠点が有った。

一方、本発明によれば、１マイクロ命令轟たり゛１ビッ
トのメモリと１つの比較器等少量のハードウェアを用意
すればよく、変更個所、変更可能箇所の数を任意に指定
しても回路の追加は不要であり、また変更個所数の増加
によシ前記例の様に性能が低下することもない。

（ｌｉｔ）　　上記（１１）に示した従来技術による装
置ではμＰをモジュール単位で変更しようとする場合、
必要な比較器数を少なくするために連続する複数命令の
実行抑止のため比較アドレスを例えば先頭命令で代表さ
せると、モジー−ル内の１アドレスしか指定できないた
め、第３図（−）に示す様に他モジュールから該マイク
ロ命令列の途中のマイクロ命令に分岐する様なケースに
は対応できないので、機能変更単位を十分に注意（変更
対象のマイクロ命令群の途中に他モジーールから分岐し
てくることがない事を注意）しなければならない。しか
し、これについても機能変更が繰シ返されると見逃され
るケースが生じる可能性があシ、プログラム品質の低下
に起因することになる。

一方、本発明によれば、マイクロ命令の実行可否を命令
対応に「実行モジー−ル切り換えフラグ」により表示し
、実行を抑止したマイクロ命令アドレスをμＰによって
参照可能としておくことにより、上記の様な制約、誤シ
を生じる危険性を回避できる。

ＧＸＡ　　さらに、本発明の技術の使用により、装置の
状態に応じてμＰ自身が「実行モジュール切り換えフラ
グ」を操作する事により実行するマイクロ命令群に切り
換え、装置の実現機能をダイナミックに変更させて動作
させる事も可能である。

［実施例］ 以下図面を参照して本発明の実施例を詳細に説明する。

（実施例１） 第１図は本発明の実施例１を説明する図であって、 １は読出し専用メモリで構成されるマイクロ命令を格納
するメモリＲＯＭ　１． ２−１はＲＯＭ　１と同一アドレスによりアクセスされ
、同一アドレスに格納されているマイクロ命令の実行可
否を制御する「実行モジュール切シ換えフラグ」を格納
し、マイクロ命令で書き換え可能なメモリ（ＲＡＭ　２
−１　）、 ２−２はＲＡＭ　２−１が実行抑止を表示しているマイ
クロ命令／命令群の代わシに実行されるべきマイクロ命
令／命令群を格納し、マイクロ命令で書き換え可能なメ
モリ（ＲＡＭ　２−２　）、２−３はマイクロプログラ
ム実行制御用の制御表、データ等を格納しマイクロ命令
で書き換え可能なメモリ（ＲＡＭ　２−３　’）、 ＲＯＭ　１とＲＡＭ　２−１は同一アドレスによシアク
セスされるが、ＲＡＭ　２−２．２−３はＲＯＭ　１と
は排他的なアドレスによシアクセスされる。

３はＲＯＭ　１、ＲＡＭ　２−１〜３をアクセスするた
めのアドレスを保持するレジスタ、 ４は後述する命令実行抑止信号９が「１」となった時、
その次ぎにフェッチ、実行されるマイクロ命令アドレス
（ＲＡＭアドレス）を保持するレジスタで、命令実行抑
止信号９を１１」とする原因となった命令格納アドレス
（アドレスレジスタ３に格納されたアドレス）の上位の
一部とＲＡＭ２−２の先頭アドレスを表示する固定値（
第１図では全部「Ｏ」　）を結合して保持するレジスタ
、５−１はアドレスレ・ゾスタ３に格納されたアドレス
又はアドレスの下位の一部を保持し、アドレスレジスタ
３０更新に対応して更新されるレジスタ、 ５−２はプログラムによシ読み出し可能であり、後述す
る命令実行抑止信号９が「１」になるとレジスタ５−１
の内容を設定するレジスタ、６−１はＲＯＭ　１　、ま
たはＲＡＭ　２−２から読出したマイクロ命令を保持す
るマイクロ命令レジスタ、６−２はＲＡＭ　２−１から
読出した「実行モジュール切シ換えフラグ」を保持する
フラグレジスタ、実行モジュール切シ換えフラグは値が
「０」の場合はＲＯＭから読み出された命令が実行され
、「１」の場合はマイクロ命令レジスタ６−１に読み出
されているマイクロ命令の実行を抑止させる事を示して
いる。

７は、アドレスレジスタ３と参照値１　（ＲＯＭ　１の
下限アドレス）、参照値２　（ＲＯＭ　１の上限アドレ
ス）全入力し、アドレスレジスタ３の内容が参照値１と
２の中間にある場合即ち、ＲＯＭ　Ｚ及びＲＡＭ　２−
１を指示している場合に、正の論理（ｒｌＪ　）を出力
する様に構成されている比較器、８はフラグレジスタ６
−２と比較器７の出力を入力し、その論理積を出力する
回路、 ９は回路８の出力信号でマイクロ命令レジスタ６−ＩＶ
Ｃ格納されているマイクロ命令実行の可否を制御する信
号、 信号９は、「１」の場合、マイクロ命令レゾスさ り６−１のマイクロ命令の実行を抑止井せる１１表示し
ている。

１θはマイクロ命令レジスタ６−１に格納されているマ
イクロ命令の実行結果等から次に実行しようとするマイ
クロ命令アドレス選択制御する信号群、 １１は信号群１０と命令実行抑止信号９とを入力し、マ
イクロ命令アドレスレジスタ３に設定すれるべき内容を
決定するための制御信号を出力する回路、 １２はマイクロ命令アドレスレジスタ３に、設定される
データを、回路１ノの出力信号によりｍ択するセレクタ
回路、 １３は比較器７の出力をもとにＲＯＭ　Ｉ　、　ＲＡＭ
２−２から読出したデータのうちマイクロ命令レジスタ
６−１に設定するマイクロ命令を選択するセレクタ回路 アドレスレジスタ３からの入力データが参照値１よシ大
きく且つ、参照値２よシ小さい場合ＲＯＭ１の出力を選
択し、そうでない場合はＲＡＭ　２−２　。

２−３の出力を選択する様に動作する。

１４はマイクロ命令アドレスレジスタの内容を入力し２
、ＲＯＭ　１、ＲＡＭ　２−１、ＲＡＭ　２−２を構成
するメモリが解釈できるアドレスに変換するデコード回
路、 １５はマイクロ命令アドレスレジスタ３の内容に、マイ
クロ命令レジスタ６−１に格納されているマイクロ命令
の内容により定まる固定値を加算する回路、 １６はマイクロ命令実行回路であシ、命令デコード回路
、演算器等で構成される。

次に上記実施例１の動作を説明する。

ＲＯＭ　１または、ＲＡＭ　２−２から読出されたマイ
クロ命令は、第４図に示すフローに従って順次実行され
る。さらに詳細な動作を次に示す。

（１）第１に、ＲＯＭ　１に格納されているμＰに変更
がない場合、即ちＲＡＭ　２−１の全ワードては「０」
が書込まれてお、９　ＲＯＭ　１に格納されている全て
のマイクロ命令が有効である場合、（即ち、第４図にお
いて「実行モジュール切シ換えフラグ」が常に「０」の
場合）の動作を説明する。

この場合、■ＲＡＭ　２−１がアクセスされ比較器７の
出力が「１」であっても、ＲＡＭ　２−１の内容は全部
「０」であるから、レジスタ６−２が「１」にセットさ
れることがない。■ＲＡＭアクセスによりレジスタ６−
２が「１」にセットされてもＲＡＭ２−２．２−３アク
セス時には比較器７の出力は「０」のため、信号９が活
性されることはなく、ＲＯＭ　Ｉから読み出された命令
の実行が抑止されたシ、マイクロ命令アドレスレジスタ
３にレジスタ４の内容が設定される様に回路１１から信
号が出力されることはない。従って、ＲＡＭ　２−２に
格納されているマイクロ命令群がフェッチ、実行される
事もない。

（１１）次に、ＲＯＭ　１に格納されているマイクロ命
令の一部が無効表示されている場合、即ち、第４図にお
いて、読み出したマイクロ命令の「実行モジー−ル切り
換えフラグ」が「１」に設定される場合がある時の動作
を説明する。

ここでは第５図に示す様に、■ＲＯＭ　１をサイズが等
しい複数のセグメントに分割する。■イω正プログラム
はセグメント対応に用意する。即ち、同一セグメント内
に複数の実行抑止フラグが「１」に設定されていても第
６図に示す様に、同一セグメント内ではＲＡＭ　２−１
への分岐アドレスは同一にする。■ＲＯＭ　１のあるセ
グメントＡ（先頭アドレス「ａ」）内の一部マイクロ命
令（第５図の（ａ＋ｉ）番地から（ａ＋ｔ＋ｊ　　ｉ）
）番地に格納されているマイクロ命令に対応するＲＡＭ
　２−１の（ａ　＋　１　）番地から（ａ＋ｊ十ｊ　　
１）番地に格納されている「実行モジュール切シ換えフ
ラグ」の内容がマイクロ命令の無効を表示している（値
が「１」）場合を例に説明する。

■（ａ　＋　ｉ　　１　）番地に格納されているマイク
ロ命令の実行が終了するまでは、（１）に説明した通り
に動作する、 ■マイクロ命令アドレスレジスタ３にアドレス（ａ　＋
　ｉ　）が設定され、これにより、ＲＯＭ？。

ＲＡＭ　２−１の（ａ　＋　ｉ　）番地からマイクロ命
令、［実行モノニール切シ換えフラグ」が読出され、各
々レジスタ６−１．６−２に設定される。この時、レジ
スタ６−２には「１」が設定されており、また（Ａ＜（
ａ＋　ｉ　）＜（Ａ＋Ｎ　））であるから比較器７は「
１」を出力している。

従って、信号９は論理「１」になり、（ａ　＋　ｉ　）
番地に格納されていたマイクロ命令（マイクロ命令レジ
スタ６−１に格納されているマイクロ命令）の実行抑止
即ち、該マイクロ命令による制御テーブルの更新、他デ
バイス等への制御信号７割り込み信号送出等の禁止を表
示している。

■命令実行抑止信号９が「１」に設定されると命令レジ
スタ６−１に読み出されているマイクロ命令の実行が抑
止され、回路１１．セレクタ回路１２はマイクロ命令ア
ドレスレジスタ３に次マイクロ命令フェッチのため、第
６図に示す様に（ａ＋１）の内容の上位ｍ（ｍ：正整数
）ビットを下位部分に持ち、上位部分には固定値（本例
では全部「０」）を有するレジスタ４の内容が設定され
る様に動作する、即ち、アドレスレジスタにはセグメン
）Ａに対応したＲＡＭ　２−２のアドレスＳ１が設定さ
れる。

■ＲＡＭ　２−２には、先頭ワードからセグメント数分
のワードの領域に該セグメント内の無効表示されたマイ
クロ命令群に代って新たに実行すべきマイクロ命令群の
格納場所に分岐するマイクロ命令（機能削除の場合には
、ＲＡＭ　２−２にＲＯＭ　１の対応するアドレスへの
分岐命令を設定しておけばよい）があらかじめ格納され
ており、これが■に従って読み出される。（分岐命令が
２ワ一ド以上を占める場合は、レジスタ４にアドレス設
定時、下位ビットにｒＯＪを挿入する事によシ容易て対
処可能である。） アドレスレジスタ３にレジスタ４の内容が設定されると
、アドレスの値はＲＡＭ　２−２を示しており、比較器
７の出力は論理「０」になる。

■ＲＯＭ　／ＲＡＭ　ヲアクセスしたアドレスレジスタ
の下位ビット（第６図の８２）はＲＯＭ　／　ＲＡＭア
クセス毎にレジスタ５−１に格納される。マイクロ命令
実行抑止信号９が「１」の場合、レジスタ５−１の内容
は、マイクロ命令により抗み出し可能なレジスタ５−２
に保持される。

ＲＡＭ　２−１に格納されている処理ルーチンを指定す
る分岐命令をセグメント当たり１つ割り尭てているため
、第３図（、）に示す様に、対応するＲＡＭ２−１の「
実行モジュール切り換えフラグ」が「１」であるマイク
ロ命令群（対象マイクロ命令群）の先頭命令以外のマイ
クロ命令が、対象マイクロ命令群以外から分岐先に指定
されている場合、及び、同一セグメント内で複数箇所に
分かれて対象マイクロ命令群が存在する場合第３図（ｂ
）等には、ＲＡＭ　２−２の新処理ルーチンで「実行モ
ジュール切り換えフラグ」によシ実行が抑止されたマイ
クロ命令アドレスの一部又は全てを格納するレジスタ５
−２を参照することにより、実行抑止されたマイクロ命
令を判別し、対応処１をとる事が可能である。

■アドレスレジスタ３の内容に基ツキＲＡＭ２−２から
マイクロ命令が読み出された時、前述したように比較器
７の出力は論理「０」となっており、信号９が論理「１
」になる事はないため、以降は、従来マイクロプログラ
ム装置と同様の動作が行われる。

実施例１で説明した「ｍ」の値はＲＯＭに格納されたプ
ログラムの修正単位となるセグメント数を表現可能であ
れば良い。例えば、ＲＯＭ容量が８ＫＷで、セグメント
の大きさがＩＫＷの場合には、８個のセグメント中で「
実行モジュール切シ換えフラグ」を立てているセグメン
トを指定するに必要な３ピツトをレジスタ４の下位ビッ
ト（第６図のＳ））に設定すればよい。

また、レジスタ４の上位に設定する固定値を実施例１で
は全部「０」としているがＲＯＭアドレスと排他的であ
れば、制御表の配置等を考慮した任意の値を選択可能で
ある。

（実施例２） 実施例１において、第１図に示すアドレスレジスタ４．
５−１．５−２に替えて、第７図に示す様にＲＡＭ　１
００２−１にＲＯＭ１００Ｉの各命令て対応する「実行
モジュール切シ換えフラグ」１００２−１と一緒に該フ
ラグが「１」の場合に分岐すべき分岐先アドレスを格納
するＲＡＭ１００２−２を設は該フラグが「１」の場合
にＲＡＭ　１００２−２から読み出したデータをアドレ
スレジスタに設定する様にしても、上記実施例１と同様
の機能を実現出来る事は明らかである。

以上の結果から明らかな様に、従来技術に比べて、「実
行モジュール切シ換えフラグ」を設は且つそれらを格納
するメモリをＲＯＭとは切り離してＲＡＭに格納しプロ
グラムからのアクセスを可能にしておく事により、わず
かなハードウェアの追加でＲＯＭに格納されたプログラ
ムを任意の時に任意の箇所を短時間の修正時間でハード
ウェアに手を加えることなく実効的に変更できる。

［発明の効果］ 以上説明したように、本発明はマイクロ命令実行の可否
を表示する「実行モソー−ル切９換えフラグ」をマイク
ロ命令対応に設け、任意のマイクロ命令に対して前記フ
ラグを操作可能とする事により、プログラムの任意の場
所に格納されているマイクロ命令の実行にかえて、別の
アドレス領域に格納されているマイクロ命令／命令群の
実行を、フラグ格納用メモリ、アドレス比較器等少量の
・・−ドウエアの追加で、可能とするものであシ、（１
）本発明によれば、読み出し専用メモＩＪ（ＲＯＭ）に
格納されているプログラムの実行内容を、メモリ素子を
交換する事なく且つ経済的に、少ない性能オーバヘッド
で変更可能であり、特に、通信制御装置等の様に大容量
のマイクロプログラムをＲＯＭに格納した装置において
、■プログラム【障害が検出された、あるいは■機能追
加が必要となった場合等にも応急対処が可能となるため
、装置の稼働率、信頼性向上をはかれる。

（１１）障害解析の場合等において、任意の箇所へのロ
グ収集ルーチン挿入／削除等を「実行モジュール切シ換
えフラグ」の操作等簡単な作業で短期間に実行可能であ
り障害解析時間の短縮をはかれる。

曲）「実行モジー−ル切シ換えフラグ」はプログラムに
より書き換え可能であシ、処理状況に応じて実現機能を
マイクロプログラムてよりダイナミックに変更可能とす
る装置を提供でき、該装置の適用範囲拡大をはかれる。

等の利点がある。

【図面の簡単な説明】

第１図は本発明装置の実施例１の構成図、第２図は本発
明におけるマイクロ命令構成及び。 メモリ格納の一例を示す概念図、 第３図（ａ）　、　（ｂ）は本発明における「実行モジ
ュール切り換えフラグ」設定例を示す概念図、生 第４図は本発明装置におけるマイクロ命令実行−例を示
すフロー図、 第５図は本発明におけるＲＯＭ内のセグメント分割例を
示す概念図、 第６図は本発明による動作例を示す概念図、第７図は本
発明の実施例２におけるＲＯＭ　、　ＲＡＭの構成を表
す概念図、 第８図はマイクロプログラムをＲＯＭに格納した従来の
マイクロプログラム制御装置の概略構成図、第９図はア
ドレス比較器を有する事によりＲＯＭに格納されたプロ
グラムの一部を修正可能とする従来のマイクロプログラ
ム制御装置の概略構成図、第１０図はソフト的にＲＯＭ
に格納されたプログラムの一部を変更可能とする方式の
概念図、である。 １・・・マイクロプログラム格納用ＲＯＭ、、？−７・
・・実行モジー−ル切や換えフラグ格納ＲＡＭ、２−２
・・・修正プログラム格納用ＲＡＭ、２−３・・・制御
テーブル等格納用ＲＡＭ、、？・・・アドレスレジスタ
、４・・・ＲＡＭ　２−２アクセスアドレスレジスタ、
５−１゜５−２・・・アドレス保持レジスタ、６−１．
６−２・・・レジスタ、７・・・アドレスレジスタ３に
よってアクセスされるメモリ（ＲＯＭ　１　、　ＲＡＭ
　２−１〜３）を識別するための比較器、１１・・・信
号９，１０に基づきアドレスレジスタ３に設定するデー
タを選択するための制御信号を生成する回路。 出願人代理人　　弁理士　鈴　江　武　産業１図 第２図 第４図 第７図 第８図 第９図 第１０図

Claims (1)

1. 【特許請求の範囲】 マイクロプログラムを構成するマイクロ命令群を格納す
   る第１のメモリと前記マイクロ命令群と同一アドレスに
   よってアクセスされプログラムにより書き換え可能な第
   ２のメモリと、 マイクロ命令群を格納し、プログラムにより書き換え可
   能な第３のメモリと、 メモリアドレスが前記第１のメモリ、第３のメモリのい
   ずれを示しているか判別する第１の回路と、 前記第１の回路の出力結果と前記第２のメモリからの読
   み出しデータの内容により、読み出したマイクロ命令の
   実行を抑止させる第１の信号を出力する第２の回路と、 前記第１の信号によりマイクロ命令の実行を抑止する第
   ３の回路と、 次に実行すべきマイクロ命令アドレスをマイクロ命令実
   行結果と前記第１の信号により選定する第４の回路と、 を有し、上記第２のメモリに格納されたデータの内容に
   より上記第１のメモリから読み出したマイクロ命令の実
   行可否を判定し、前記マイクロ命令の実行を抑止する場
   合には、第３のメモリにあらかじめ格納されているマイ
   クロ命令を実行させる事を特徴とするマイクロプログラ
   ム制御装置