JPH03225455A - データ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理システムに関し、特に、メモリの記
憶場所を無許可のアクセスから保護するメモリアクセス
メカニズムに関する。

〔従来の技術及び発明が解決しようとする問題点〕

最新のコンピュータシステムは、システム内部の全ての
情報をオブジェクトと呼ばれるー・−ドウエア認識、メ
モリ常駐情報構造によって表示するように編成されてい
る。これはオブジェクト指向コンピュータアーキテクチ
ャとして知られている。

オブジェクトは、連続してアドレス指定された１組の記
憶場所に維持されている関連情報を表示するデータのパ
ッケージである。

オブジェクト指向プログラミングシステムでは、各タイ
プ又はクラスのオブジェクトは、そのクラスに属するオ
ブジェクトについて実行を許可されている１組の動作を
有する。これはオブジェクトベースアクセスメカニズム
として知られている。

オブジェクトの内部構造はプログラマ−にはわからない
。プログラマ−は許可された動作によってオブジェクト
を操作できるだけである。オブジェクトに対するアクセ
スは、アクセス記述子と呼ばれるオブジェクトへのポイ
ンタによって行われる。

アクセス記述子は、そのオブジェクトに関するアクセス
記述子のホルダーによう許可されるオブジェクトに対す
る様々な種類のアクセスを規定する種類の表示（ｒｅｐ
）権利（読取り権利又は書込み権利など）を記述する。

１９８２年４月１３日ＫＣＯＩＩ・ｙ他に許可され且つ
Ｉｎｔ＠ｌ　Ｃｏｒｐｏｒａｔｉｏｎ　Ｋｌｌ渡されて
いる米国特許第４．３２５．１２０号には、２つの基本
的なタイプのオブジェクトをプロセッサにより認識し、
識別するオブジェクトベースアクセスメカニズムが記載
されている。第１の基本タイプは、通常データを含むデ
ータセグメントである。第２の基本タイプは、メモリ内
の情報、すなわち、他のオブジェクトをアクセスするた
めに使用されるアクセス記述子を含むアクセスリストで
ある。各アクセス記述子は、そのアクセス記述子と関連
するアクセスのエクステントを位置指定し且つ限定する
ための情報を提供する。メモリへの無許可のアクセスは
、メモリにおいてオブジェクトＫ対する参照を生成する
プロセスで利用されるアクセス記述子を検査する保護メ
カニズムにより制御される。

初期のコンピュータシステムでは、アーキテクチャはス
ーパーバイザ状態と、問題状態の２つのプログラム状態
を設けておシ、プロセッサは２つの状態の間で切替わる
。問題状態のときは、全ての特権命令（入出力命令、保
護命令及び一連の制御命令）は無効である。スーパーバ
イザ状態のときには、全ての命令が有効である。問題状
態で特権命令が現われると、特権動作例外を認識して、
プログラム割込みが起こシ、動作は抑制される。

主メモリのいくつかの領域の内容る破壊又は誤用から保
護するために、保護を実行する。記憶場所は、記憶ブロ
ックをキーによって識別し、このキーを記憶すべきデー
タと共に供給された保護キーと比較することにより保護
される。一致しないときには、例外を認識して、プログ
ラム割込みが起こシ、動作は抑制される。

Ｃｏ１１ａｙ　他の特許のアーキテクチャの場合、プロ
セッサ内で、スーパーバイザ状態と問題状態のような異
なる実行状態は不要になっている。このオブジェクト指
向アーキテクチャでは、プロセッサがス−パーバイザ状
態にあるときにのみ実行される特権命令は不要である。

メモリの保護は、いくつかの記憶場所ではなく、いくつ
かのオブジェクトＫ対するアクセスを許可又は抑止する
ことにより実行される。

オブジェクト指向アーキテクチャでは、セグメントは全
てのアドレッシングと保護の基礎となる。

セグメントは、サイズ、すなわち長さを規定された単一
の線形アドレススペースである。セグメントは主メモリ
にあり、開始アドレス、すなわちベースアドレスと関連
している。セグメント又はオブジェクトの内部の１つの
データ項目の実際の物理アドレスを確定するために、セ
グメント内部の項目の位置（項目の変位という）をセグ
メントのベースアドレスに加算する。アドレッシングが
セグメント化されているシステムにおいては、セグメン
トを移動するために、セグメントのベースアドレスを更
新することが必要である。しかし表から、ベースアドレ
ス情報をメモリ全体と、プロセッサのレジスタに配分す
ることができる。すなわち、セグメントが移動するとき
には、その変更を反映するために、セグメントの多数の
コピーを位置指定し且つ更新しなければならない。この
問題を回避するために、Ｃｏ１１ｅｙ他のアーキテクチ
ャはセグメントに関する全ての情報を統合し、その情報
をセグメントテーブルに導入する。次に、セグメントに
対する全ての参照はこのテーブルから必要なベースアド
レスと長さ情報を得ることが要求される。セグメント一
対するどの参照も、セグメント記述子をアクセスし、正
しい現在ベースアドレスと現在長さ情報を得ることであ
る。

このメカニズムをさらに改良するために、Ｃｏｌ　ｌｙ
他のシステムはセグメントテーブルのアドレスマツピン
グレベルを越える第２のアドレスマツピングレベルを設
けている。各プログラム装置は、実行時に、プログラム
の実行中に装置が必要とすると思われる全てのセグメン
トに関するセグメント番号（セグメント記述子のインデ
ックス）のリストを供給される。プログラムは、命令中
の各オペランドの一部として、アクセス可能なセグメン
トのリストに対するインデックスを指定することにより
、特定の１つのセグメントを選択する。このリストはア
クセスリストとして知られている。

この種のメカニズムは「ケイパビリティベース保護メカ
ニズム」と呼ばれ、すぐれた保護を実行するのであるが
、非常に複雑なプログラミング手順が必要である。

オブジェクト指向アーキテクチャでは、特権命令の観念
はない。特権命令は、中央処理装置（ｃｐｏ）がスーパ
ーバイザ状態にあるときにのみ実行可能な命令である。

スーパーパイプ状態スーパーバイザプログラムを実行し
ている状態である。スーパーバイザプログラムとは、資
源の使用を調整し且つＣＰＵの動作の流れを維持する制
御プログラムである。スーパーバイザ状態にあるときは
、ユーザーのプログラムを実行できない。ユーザーのプ
ログラムは、ＣＰＵが入出力命令及びその他の特権命令
を実行することができない状態である問題状態にあると
きに実行される。これは「状態ベース保護メカニズム」
と呼ばれる。

オブジェクト指向アーキテクチャを支援する最新のデー
タ処理システムが同一のＩ・−ドウエアで状態保護メカ
ニズムをも支援できるようＫなるためには、システムは
、スーパーバイザ状態及びユーザー状態を採用する初期
の型のオペレーティングシステムとの間で互換性を有し
ていなければならない。

従って、本発明の目的は、ケイパビリティベース保護メ
カニズム又は状態ペース保護メカニズムのいずれかを支
援するメモリアクセス保護メカニズムを提供することで
ある。

〔問題点を解決するための手段〕

本発明では、オブジェクトをＣｏ　１１　ｅｙ他の特許
のように２つの基本タイプに分割することは行わない。

その代わりに、メモリに記憶された各３２ビツトワード
をタグとして知られている３３番目のビットと関連させ
る。このタグビットが１にセットされている場合、ワー
ドはアクセス記述子である。タグビットがＯにセットさ
れていれば、ワードはデータワードである。このように
１オブジエクトをデータセグメントのリストを含むオブ
ジェクトと、アクセス記述子のリストを含むオブジェク
トという２つの基本タイプに分けるのではなく、それら
の別個のリストを排除したのである。

本発明の種類のシステムにおいては、メモリから取出さ
れ、アクセス記述子であると想定されるワードのタグビ
ットが１にセットされている場合にのみ、ユーザーはア
クセス記述子を要求する動作を実行することができる。

タグビットがＯであれば、それは無効アクセス記述子で
ある。

本発＃４は、２状態保護モデルに基づくオペレーティン
グシステムを本発明の原理に従って構成されたコンピュ
ータシステムに、大きな変形を行う必要なくボートでき
るという利点をさらに有する。

本発明は、１つのオブジェクトがアクセス記述子及び／
又はデータを含むことができるという利点を有する。す
なわち、どのような２進情報を含むことも可能々のであ
る。アクセス記述子とデータは同一のオブジェクトにあ
ることができ、任意の順序でインタリーブしていること
も可能である。

本発明の保護メカニズムは、問題／スーパーバイザ状態
を使用せずに、タグビットを利用することにより、メモ
リの保全性をユーザーの妨害から保護する。

本発明の上記の目的、特徴及び利点と、その他の目的、
特徴及び利点は、添付のｒｇＪ面に示すような本発明の
好ましい一実施例の以下の詳細な説明から明白になるで
あろう。

〔実施例〕

そこで、第１図に関して説明する上、マイクロプロセッ
サは、論理上、命令取出し装置（２）と、命令デコーダ
／マイクロ命令シーケンサ（４）と、変換索引バッファ
（８）と、バス制御装置（９）と、整数実行装置／浮動
小数点装置（６）という５つの主要な装置に分割される
。

これら全ての装置の相互間の通信経路はデータバスと、
マイクロ命令バスと、マイクロ命令有効信号を含む制御
信号を搬送する信号線とから成る。

マイクロ命令バスは自律装置のアクティビティを制御し
且つ同期させる。それぞれの装置について以下に簡単に
説明する。

命令取出し装置（ＩＦＵ）は、命令デコーダ（ＩＤ）に
より使用するための命令を主メモリから取出し、先取り
し且つキャッシングする。

命令デコーダ（ｒＤ）ｉ！命令（マクロコード）の実行
を復号し且つ制御する。装置を命令を復号し、オベラ／
ドのアドレッシングと取出しを実行し、ブランチ命令（
すなわち、命令ボイ／り操作）を処理し、実行マイクロ
命令を発生するか又はマイクロプログラムの流れを開始
する。

マイクロ命令シーケンサ（ＭＩ　Ｓ　）は、初期設定と
、直接処理するには複雑すぎるマクロ命令と、例外条件
及び割込み条件とを処理するために１マイクロコードの
流れを順序付けする。ＭＩＳはマイクロコードＲＯＭと
、マイクロコードの流れを順序付けする論理とを含む。

ＭＩＳが実行する機能には、次のマイクロ命令の取出し
、マイクロプログラムの分岐９例外条件の処理、ＩＤと
関連して実行されるマクロ命令境界の検出及び事象の追
跡などがある。

整数実行装置（工ｇｕ）Ｆｉ、ＩＤ及びＭＩＳＶＣより
発行されるマイクロ命令の大半を実行する。装置はプロ
グラマ−に見えるレジスタと、１イクロコードにより使
用されるスフ２ンチレジスタと、ＡＬＵと、その命令を
実行するために必要とされる論理とを含む。浮動小数点
装置（ＦＰＵ）は、浮動小数点演算と、！Ｉ５数の乗算
及び除算とを実行するために必要とされる論理を含む。

変換索引バッファ（ＴＬＢ）は、仮想メモリメカニズム
を実現するために必要なアドレス変換を実行する。アド
レス変換とメモリ保護には、記憶記述子及びページテー
ブルエントリから成る連想テーブルを使用する。ＴＬＢ
はアドレスキャンシュと、アドレス加算器と、メモリ保
護検査用−・−ドウエアとを含む。

最後に、バス制御論理（ＢＣＬ）は外部バスアクセスを
パイプライン化し且つ順序付けする。ＢＣＬは外部局所
バスに対するインタフェース−・−ドウエアを含み、バ
スプロトコルを管理し、外部事象（たとえば、割込み、
初期設定）を認識する。

実行モード システムは、従来のオペレーティングシステムの効率良
いエミュレーションを支援するために、二一ザーモード
と、スーパーバイザモードという２つの実行モードを有
する。システムは特権命令の概念を規定しない。全ての
命令はいずれか一方のモードで実行できる。プログラム
はそのアクセス表示（ｒｅｐ）権利と、その実行モード
の性質によって特権を獲得する。現在線形アドレススペ
ースのベージｒｅｐ権利の解釈は、実行モードによって
異なる。オペレーティングシステムが使用スル記憶装置
は、通常、ユーザーアクセスを許可しないページｒｅｐ
権利を有するが、スーパーバイザモードでは読取り専用
又は読取り／書込みであっても良い。

タグなしシステムでは、実行モードをユーザー％−）’
カラスーパーバイザモードに誤り生させずに変化させる
唯一の方法は、同時係属特許出願第号（書類番号Ｄ−１
２５８）Ｋ記載されているシステム呼出し命令である。

第　　　　号（Ｄ−１２５８）で説明しているように、
システムドメインオブジェクトはオペレーティングシス
テムに関する一連のエントリ手順を含む。

次に、第２図を参照してアクセスメカニズムを説明する
。

オブジェクト（３８）は主メモリスペース（１ｏ）に記
憶されている。オブジェクトの３２ピントワードは、タ
グビットである３３番目のビットを有していても良い。

メモリ内の命令（１４）は、オブジェクト（３８）に対
する仮想メモリアドレスであるアドレス（２０）を含ん
でいても良い。このアドレスはプロセッサのレジスタス
ペース（１１）Ｋするプロセッサレジスタの１つに記憶
される。アドレスはオフセット（２２）と、アクセス記
述子（２４）とを含む。アクセス記述子（２４）は、タ
グを有する３２ビツト　ワードである。アクセス記述子
はオブジェクトインデックス（３４）と、権利フィール
ド（３５）とを含む。

オブジェクトインデックスは、メモリに記憶されている
オブジェクトに関する記憶記述子を含むオブジェクトテ
ーブル（４２）　ＶＣ対するオフセットを提供する。そ
れらのオブジェクトの中の１つはページテーブル（４４
）である。記述子は符号化フィールド（５０）と、ベー
スアドレス（５２）とを含む。

オブジェクトは、合わせて物理オブジェクトを表示する
記憶ブロックとページの物理アドレスＫＩＱＩするマツ
ピング情報を提供するオブジェクトテーブル（４２）の
オブジェクトテーブルエントリにより記述される。単純
オブジェクトの場合、オブジェクトは物理アドレススペ
ースにあるブロックにより直接表示される。物理ベース
アドレス（５２）はオブジェクトテーブルエントリに記
憶される。

すなわち、エントリ（４４）は単純オブジェクト記述子
である。オブジェクト内の情報は、仮想アドレス（２０
）の単純オフセット　（２２）を使用することにより位
置指定される。

ページ形オブジェクトは、単しベルページｆ−プル（４
４）を使用して１組の物理ページによ）表示される。ペ
ージ形オブジェクト記述子と呼ばれるページ形オブジェ
クトのオブジェクトテーブルエントリは、ページに関す
るページテーブルエントリのアレイであるページテーブ
ルの物理ベースアドレスｔｔむ。ページテーブルエント
リは、オフセット（２２）に位置するページインデック
スを使用する索引付けＫよって見出される。

プロセッサ制御ブロック、すなわちＰＲＣＢ（２８）と
呼ばれる別のオブジェクトはメモリから取出されて、プ
ロセッサレジスタスペースに記憶される。

さらに、プロセス制御ブロック、すなわちＰＣＢ（６４
）もメモリから増出されて、プロセッサレジスタスペー
スに記憶される。ＰＲＣＢのエントリ（３０）は現在プ
ロセスに関する情報を含むと共に、使用中のシステムが
タグビットを含むことを指示するために符号化されてい
るタグイネーブルピット（４０）を含む。ＰＣＢ（６４
）は、タグ付けを採用しないシステムに関してプロセッ
サがスーパーバイザ状態にあるか又はユーザー状態にあ
るかを指示するために符号化されている実行モードピッ
ト（４１）を含むエントリ（３１）を有する。タグ付け
がイネーブルされているシステムでは、タグビット情報
は、タグビットがメモリ参照のために有効アクセス記述
子を使用していることを指示する１であることを確認す
る九めに、検査回路である保護論理（１３）において組
合される。第３図には、保護論理（１３）をさらに詳細
に示す。これに対し、タグ付けを利用しないシステムの
場合には、実行モードピットは、スーパーパイプ状態に
セントサれたとき、誤り検査回路に１を強制的に導入す
るので、データ参照のためにアクセス記述子が使用され
ても保護メカニズムは誤りを指示しない。実行モードピ
ットがユーザーモードを指示し且つスーパーバイザタイ
プの命令、たとえば５ＥＮＤ命令が実行されているとき
には、その命令のアクセス記述子は０であるタグビット
を有するので、その結果、保護論理には誤りが起こるこ
とになる。

次に、第３図に関して説明する。権利検査論理（１０６
）には、あらゆる適切な状況の下でタグビットがオンで
あるアクセス記述子が供給される。タグイネーブルピッ
ｌ−（１０１）が印加されず且つ実行モード（１０３）
がスーパーバイザにセットされている場合には、ＡＮＤ
（１０２）の出力はタグビットをＯＲ回路（１０４）に
強制的に導入する。タグイネ−プルピッ）　（１０１）
が印加され且つアクセス記述子が現われているならば、
タグはアクセス記述子に対してけ１であるので、タグ信
号線（１０５）の信号は印加される。実行モードがスー
パーバイザモードにセットされているか又はユーザーモ
ードにセットされているかにかかわらず、ＯＲ回路（１
０４）の出力は権利検査論理にタグ信号を供給する。デ
ータをＡＤとして使用してメモリ参照しようとすると、
この信号（１１１）はＯになり、誤りハンドラ（１１４
）にＣ０Ｎ５ＴＲＡＩＮＴ、ＩＮＶＡＬＩＤ　　ＡＤ　
　誤りが報知される。アクセス記述子の権利フィールド
（１０９）が権利タイプのオブジェクトを指示し且つア
クセス記述子の権利がページ権利（１０７）と一致して
いる場合に動作は許可される。そうでないときには、ｉ
！！シー・ンドラ（１１４）にＲＩＧＨＴＳ　　ＰＲＯ
ＴＥＣＴＩＯＮ誤Ｆ：Ｊ（０３）が報知される。

ユーザーモードにおいては、特権命令はスーパーバイザ
モードでのみ実行可能であるので、ユザーは有効アクセ
ス記述子を指定することができない。ユーザーモードで
アクセス記述子が現われたならば、強制タグとタグビッ
トはいずれも１でないため、Ｉ？ｆｆＡＬＩＤ　ＡＣＣ
ＥＳ８　　ＤＥＳＣＲＩＰＴＯＲ誤シが指示される。

要約すると、プロセッサに内部記憶されるタグイネーブ
ルフラグは、プロセッサ内部の情報の解釈を制御する。

タグ付けがディスエーブルされ且ツ実行モードがスーパ
ーバイザでない場合、検査論理の行動はタグ付けがイネ
ーブルされているときと同じである。タグ付けがディス
エーブルされ且つ実行モードがスーパーバイザである場
合にも、検査論理の行動は同じであるが、ただし、検査
論理がアクセス記述子であることを要求する値はいずれ
もアクセス記述子であると想定される。すなわち、暗黙
タグが検査論理に供給される。タグを使用しないシステ
ムでは、プロセッサタグイネプルはＯにセットされる。

これにより、ディスバンチングなどのプロセッサ動作を
実行させることができるようになシ、また、データはア
クセス記述子として解釈される。従って、プロセスによ
るアクセス記述子の参照は、いずれも、プロセスがスー
パーバイザモードにある場合にのみ起こることを許され
る特権動作になる。

オブジェクトアドレッシング 論理アドレススペースと、仮想アドレススペースと、物
理アドレススペースの３種類のアドレススペースが規定
されている。論理アドレススペースは、オブジェクトセ
レクタと、オブジェクトオフセットとを含む線形アドレ
スによってアクセスされる。仮想アドレススペースはオ
ブジェクトインデックス及びオブジェクトオフセットに
よってアクセスされる。物理アドレススペースはオブジ
ェクト／ページテーブルエントリ及びブロック／ページ
オフセットによってアクセスされる。

論理アドレススペースハ仮想アドレススペースにマツピ
ングされ、その仮想アドレススペースは物理アドレスス
ペースにマツピングされる。各スペースのアドレスは以
下で説明するような特有の構造を有する。

物理アドレススペース 物理アドレススペースは読取り一書込みメモリ。

読取り専用メモリ及びメモリマツプ形入出力装置に対応
する。物理ワールドとの通信は物理アドレスによって行
われる。物理アドレススペースはバイトアドレス可能で
あり、アクセスのサイズに従つてアライメントされたメ
モリアドレスに対して原子単位の、それ以上は分割でき
ないアクセス（読取り又は書込み）を保証しなければな
らない。

すなわち、ワードアクセスはワード境界にアライメント
されなければならないのである。分割不可能なアクセス
により、１組の記憶場所を読取っている又は書込んでい
るプロセッサは、別のプロセッサが同じ記憶場所の読取
り又は書込みを許される前に必ずその動作を完了するこ
とになる。原子単位動作によれば、プロセッサが１組の
記憶場所を読取シ且つ変更するとき、同じブロックに対
して原子単位動作を実行する別のプロセッサは動作を遅
延されるということが保証される。

仮想アドレススペース 仮想アドレススペースは、オブジェクトと呼ばれる互い
に独立したアドレススペースの集合体である。１つのオ
ブジェクトの中にあるデータは、いずれも、単純オフセ
ットにより位置指定されると、データの仮想アドレスは
、所望のアドレススペースを選択するオブジェクトイン
デックスと、アドレススペース内のそのデータを選択す
るオブジェクトオフセットという２つの要素により指定
される。仮想アドレススペースのサイズは許可されたオ
ブジェクトの数と、各オブジェクトの最大サイズとの積
である。

オブジェクトは保護の単位としても規定されている。仮
想アドレススペース内におけるアクセスを制御するため
に、システムはオブジェクトインデックスの生成を保護
し且つ制限する。アクセス記述子（ＡＤ）は１つのオブ
ジェクトインデックスを含むものとしてシステムにより
規定されている。

システムは、通常のデータをＡＤポインタ表示のために
使用するのを許可しないことによって、ＡＤポインタを
保護する。アクセス記述子（ＡＤ）は仮想アドレススペ
ースにあるオブジェクトのいずれかを指示することがで
きる。従って、仮想アドレスは保護されたオブジェクト
インデックス（スナわち、アクセス記述子）と、オブジ
ェクトへの非保護オフセットとくより指定されることに
なる。

論理アドレススペース 直接に又は間接的にアクセス可能であるアクセス記述子
を概念の上で組としてアセンブルすると、論理（又は瞬
時）アドレススペースと呼ばれる第３の種類のアドレス
スペースが形成される。論理アドレススペースは実行環
境の可視度を規定する。

複数の論理アドレスが単一の仮想アドレススペースにマ
ツピングされる。できる限シ高い融通性を得るため、線
形アドレスと、構造化アドレスという２種類の論理アド
レスを規定している。

第１の種類である線形アドレスは、実行環境を形成する
４つのオブジェクトにより規定される。

線形アドレスは従来のプロセスアドレススペースの観念
を表わすために使用される。所定の環境の中で解釈した
とき、線形アドレスは仮想アドレススペースにマツピン
グされる。線形アドレスの仮想アドレスへのマツピング
は命令解釈プロセスの基礎を成す部分である。線形アド
レスでは、オペランド規則子はオフセットのみを与える
。現在線形アドレススペースは暗示されるのである。線
形アドレスの上位２ビツトは、実行環境を規定する４つ
のオブジェクトの中の１つを暗黙に選択し、残る３０ビ
ツトは選択されたオブジェクトへのオフセットである。

第２の種類である構造化アドレスは仮想アドレス（すな
わち、アクセス記述子＋オフセット）により規定される
。構造化アドレスは、高度オブジェクト指向保護機能を
呼出すために使用される。

構造化アドレスでは、オペランド規則子は仮想アドレス
を与える。システムは命令ストリームの中でＡＤを直接
指定することを許さないので、命令の中のオペランド規
則子のＡＤセレクタを使用して、仮想アドレスのＡＤ部
を間接的に指定しなければならない。ＡＤセレクタは、
プロセッサレジスタに局所的に記憶されているＡＤを指
定する。

これで、オブジェクトの瞬時アドレス可能度を、プロセ
ッサレジスタのＡＤによりアクセス可能なものだけに限
定することになる。

アクセス記述子とその権利 アクセス記述子（ＡＤ）はアドレススペース内のオブジ
ェクトに対する被保護ポインタである。

システムはアクセス記述子を偶発的彦又は悪意による生
成や変更から保護する。

プログラムはオブジェクトを直接アドレスすることがで
きず、実行環境内のアクセス記述子を介して間接的にア
ドレスできるだけである。プログラムはオブジェクトに
対するアクセス記述子なしではそのオブジェクトを参照
できないので、プログラムの可視度を、それがアクセス
しなければならないオブジェクトのみ恍限定することが
可能である。

アクセス記述子はオブジェクトインデックスと、権利と
、寿命ビットとを情報として含む。オブジェクトインデ
ックスはオブジェクトを選択し、権利はＡＤにおける読
取り権利、書込み権利及びタイプ権利を指定する。権利
はオブジェクトについて許容しうる動作を示す。権利は
アクセス記述子上関連しておシ、オブジェクト自体と関
連しているのではない。すなわち、異なるアクセス記述
子を選択すれば、同一のオブジェクトに対して異なる権
利を有することが可能である。寿命ビットは、ＡＤが参
照するオブジェクトの寿命を示し、ＡＤからオブジェク
トへのマツピング オブジェクトは、システム幅の被保護ポインタであるア
クセス記述子を使用して参照される。アクセス記述子の
中のオブジェクトインデックスは、システム幅のオブジ
ェクトテーブル（４２）の１つのオブジェクトテーブル
エントリ（ＯＴＥ）を選択する。オブジェクトテーブル
エントリは参照するオブジェクトの場所、サイズ、タイ
プ表どを指定する。

記憶ブロックとページ オブジェクトは、物理的にいえば、記憶ブロック及び／
又は１組のページから構成されている。

ブロックは物理アドレススペース内の連続する１つの領
域である。ブロックを使用して１つの単純オブジェクと
、ページテーブル又はページテーブルディレクトリを表
わすことができる。

記憶ブロックのベースアドレスはそのブロックの第１の
可視バイトを指示する。記憶ブロックのベースアドレス
は６４バイトの物理アドレス境界にアライメントされて
ｂなければならない。１つのブロックの長さは６４バイ
トから４０９６バイトまで様々である。ブロックが４に
バイト境界を越えることはできない。

１つ又は２つのレベルのページテーブルを伴なう１組の
ページによって１つのオブジェクトを表示することも可
能である。第１のレベルのテーブルはページではなく、
記憶ブロックである。オブジェクト（３８）を規定する
ページは、ページテーブル（４４）により表わされる。

ページは４にバイトの一定サイズのブロックであり、そ
のベースアドレスは４にバイト境界にアライメントされ
ている。

タグ付は オブジェクトハアクセス記述子及び／又はデータ、すな
わち、何らかの２進情報を含んでｂても良い。アクセス
記述子とデータは同一のオブジェクトにあることができ
、任意の順序でインタリーブすることも可能である。

システムによっては、アライメントされているメモリ内
の各４バイトワードがデータであるのか、又は有効なア
クセス記述子であるのかを指示するために１　ワードを
１つのタグビットと関連させているものがある。有効な
アクセス記述子は４バイト境界にアライメントされてい
ると共に１そのタグビットがＩＫ上セツトれていなけれ
ばならない。０のタグビットは、ワードがデータ又は参
照を不可能にする、すなわち、オブジェクトの内容を参
照する丸めに使用できないようなアクセス記述子を含む
ことを示すために使用される。

他のシステムでは、タグビットを利用できない。

そのような７ステムでは、ワードをデータとして解釈す
るか、又はアクセス記述子として解釈するかは動作によ
って決まる。

ワード全部のワードアライメント読取り又は書込みの際
、動作に応じて、タグビットは保存されるか又はＯにセ
ットされる。非ワードアライメント読取り又はワードの
一部の読取りの場合には、返される値のタグビットは常
に強制的ＫＯとされる。データ操作（演算又は論理）命
令は、ソースオペランドのタグビットとは無関係に、タ
グビットが強制的にＯにされた結果を生成する。

タイプ付きオブジェクト いくつかのオブジェクトの内部編成は、そのアドレスス
ペースの内部のデータ構造を指定し且つ解釈することに
より規定される。そのようなオブジェクトは保護システ
ム、プロセス間／プロセッサ間通信システム及び記憶管
理システムにおいて重大な役割を果たす。それらのシス
テム規定オブジェクトを認識すると共に、その使用を制
御するために、それぞれのオブジェクトをコードによっ
て識別しても良い。コードはオブジェクトタイプと呼ば
れ、オブジェクトのアドレスマツピンク情報と共に維持
される。ユーザーは独自のオブジェクトタイプを考案し
、それらのタイプに一意のタイプコードを割当てること
ができる。

オブジェクトオフセット オブジェクトオフセットはオブジェクト内の１つのデー
タを指定するために使用される３２ビツト順序数である
。これはオブジェクト内のデータ又はアクセス記述子を
指示することができる。オブジェクトオフセットは複数
のフィールドに分割されている。それらのフィールドを
どのように解釈するかはオブジェクトの表示によって決
まる。

オブジェクトサイズ オブジェクトのサイズはオブジェクトテーブルエントリ
（ＯＴＥ）の符号化フィールド（５０）に指定されてい
る。仮想アドレスのオブジェクトオフセットにオペラン
ドサイズを加えたものを、アドレス変換ごとに、参照し
たオブジェクトのサイズと比較する。この動作は上下限
検査と呼ばれ、別のオブジェクトに属していると思われ
るデータが指定オブジェクトを越えて参照されるのを阻
止する。

オブジェクトの表示 オブジェクトは、共に物理オブジェクトを直接Ｋ又は間
接的に表示する記憶ブロックとページの物理アドレスに
関してマツピング情報を提供するオブジェクトテーブル
エントリにより表わされる。

システムは様々に異なる最大オブジェクトサイズに対し
て３種類のマツピング方式を使用して、オブジェクト表
示オーバーヘッドを最小限に抑える。

単純オブジェクト。単純オブジェクトは物理アドレスス
ペース内の１つのブロックにより直接表示される。物理
ベースアドレスはオブジェクトテーブルエントリに直接
記憶される。そのようなエントリを単純オブジェクト記
述子と呼ぶ。

ページ形オブジェクト。ページ形オブジェクトは単レベ
ルページテーブルを使用して１組の物理ページにより表
示される。ページ形オブジェクト記述子と呼ばれるペー
ジ形オブジェクトのオブジェクトテーブルエントリは、
ページ（関するページテーブルエントリのアレイである
ページテーブルの物理アドレスを含む。

２ページ形オブジエクト。２ページ形オブジエクトは２
レベルのページテーブルを使用して１組の物理ページに
より表示される。２ページ形オブジエクト記述子と呼ば
れる２ページ形オブジエクトのオブジェクトテーブルエ
ントリは、ページテプルに関するページテーブルエント
リのアレイであるページテーブルディレクトリの物理ア
ドレスを含む。

単純オブジェクトは単純オブジェクト記述子により規定
さえ且つ単一のブロックにより表示される。単純オブジ
ェクト記述子は物理ベースアドレスと、ブロック長さと
を含む。単純オブジェクトは４にバイトの物理アドレス
境界を越えて広がることができない。

単純オブジェクトオフセットは次のように区分されてい
る。

ディレクトリインデックスＤＩ（ビット２２から３１）
。このｌＯビットフィールドはＯでなければならない。

そうでない場合には、ＰＲＯＴＥＣＴＩＯＮ誤りが起こ
る。

ページインデックスＰＩ（ビット１２から２７）。

この１０ビツトフイールドは１０でなければならない。

そうでない場合には、ＰＲＯＴＥＣＴＩＯＮ　誤りが起
こる。

ブロックオフセットＳＯ（ビットＯから１１）。

この１２ビツトフイールドは、オペランドの第１のバイ
トの物理アドレスを形成するためにブロックのベースア
ドレスに加算されるバイト変位である。

ページ形オブジェクト ページ形オブジェクトは、ページ形オブジェクト記述子
と呼ばれるオブジェクトテーブルエントリにより表わさ
れる。ページ形オブジェクトＦｉルベルのページテーブ
ルによって実現される。各ページは個別的にスワップ及
び再配置が可能であるので、物理アドレススペースに同
時にページ形オブジェクトの全てのオブジェクトが現わ
れている必要はない。ページ形オブジェクトの１つの項
目ヲアクセスするには、ページテーブルと選択されたペ
ージを物理アドレススペース内に配置するだけで良い。

ページ形オブジェクト記述子はオブジェクト長さを含む
が、オブジェクトを表示しているページのベースアドレ
ス（４５）を含んでいない。ページ形オブジェクト記述
子のベースアドレスフィール）”（４５）Ｒページテー
ブルブロックのベースアドレスを含む。ページテーブル
ブロックの長さはオブジェクトのオブジェクト長さによ
って規定される。

ページ形オブジェクトオフセット（２２）　Ｈ次のよう
に区分されている。

ディレクトリインデックス、ｏｒ（ビット２２から３１
）。この１０ビツトフイールドは０で々ければならない
。そうで麿い場合には、ＰＲＯＴＥＣＴＩＯＮ誤りが起
こる。

ページインデックス、ｐｒ（ビット１２から２７）。

この１０ビツトフイールドは、ページテーブルエントリ
に関して選択されたページテーブル（４４）に索引付け
するために使用される。

ページオフセッと、ｐｏ（ビットＯから１１）。

この１２ビツトフイールドは、バイト変位であり、ペー
ジ形オブジェクト　（３８）におけるオペランドの第１
のバイトを形成するためにページのページテーブルエン
トリのベースアドレス（４５）Ｋ付加される。

２ページ形オブジエクト ２ページ形オブジエクトは、２ページ形オブジエクト記
述子と呼ばれるオブジェクトテーブルエントリにより表
わされる。２ページ形オブジエクトは２レベルのページ
テーブルによって実現される。各ページ又はページテー
ブルは個別的にスワップ及び再配置が可能であるので、
２ページ形オブジエクトの全てのページ又はページテー
ブルが同時に物理アドレススペースに現われている必要
はない。２ページ形オブジエクトの１つの項目をアクセ
スするには、ページテーブルと、選択されたページテー
ブルと、選択されたページとを物理アドレススペースに
配置するだけで良い。

２ページ形オブジエクト記述子はオブジェクト長さを含
むが、ページのベースアドレスと、オブジェクトを表示
するページテーブルを共に含んでいない。２ページ形オ
ブジエクト記述子のベーアアドレスフィールドは、ペー
ジテーブルデイレクトリブロックのベースアドレスを含
む。ページテーブルデイレクトリブロックの長さはオブ
ジェクトのオブジェクト長さによって規定される。

２ページ形オブジエクトオフセツトは次のように区分さ
れている。

ディレクトリインデックス０１　　（ビット２２から３
１）。ディレクトリインデックスは、２ページ形オブジ
エクト記述子により指定されるページテーブルディレク
トリにおいて１つのページテーブルエントリを選択する
。

ページインデックスＰＩ（ビット１２から２７）。

ページインデックスは、指定されたページテーブルにお
いて１つのページテーブルエントリを選択する。

ページオフセットＰＯ（ビット１１から０）。

ページオフセットはページへのオフセットとして使用さ
れる。ページオフセットは、オペランドの第１のバイト
に関する物理アドレスを形成するために、（ページテー
ブルエントリ内の）ベースアドレスに付加される。

マツピングテーブル オブジェクトテーブルオブジェクト　（４２）は仮想ア
ドレスマツピングの根として働く。オブジェクトテーブ
ルは１６バイトオブジエクトテーブルエントリのアレイ
である。アクセス記述子にあるオブジェクトインデック
スフィールド（３４）は、オブジェクトテーブル（ＯＴ
）の１つのオブジェクトテーブルエントリを選択する。

オブジェクトテーブルエントリについては以下に説明す
る。

オブジェクトテーブルはシステム規定システムタイプを
持たない。ＯＴＥ対するポインタであるＡＤは大域寿命
を有するが、オブジェクトテーブル（ＯＴ）のオブジェ
クトテーブルエントリ（ＯＴＥ　）又１−ｉページテー
ブルエントリは局所寿命を有していなければならなり０
これは、Ｏ’ｒＥのタイプ定義オブジェクト（ＴＤＯ）
ＡＤ及び組込み記憶子を支援するために必要である。

単一のシステム幅仮想アドレススペースを共用する全て
のプロセッサに対して１つのシステム幅オブジェクトテ
ーブル（ＯＴ）がある。

システム規定オブジェクトインデックスシステムは以下
に示すようなオブジェクトインデックスを規定するが、
これらのインデックスは他の目的に使用されてはならな
い。

オブジェクトインデックス　　　目的 ０　　　　　　　　　空ＡＤの九めに予約１〜７　　　
　　　保持 ８　　　　　　　　　　オブジェクトテーブル９〜１５
　　　　　　保持 １６〜３１　　　　　　　オブジェクトタイプＯ〜１５
のためのデイ フォルトＴＤＯＡＤ ページテーブル又はページテーブルディレクトリページ
テーブルは、ページ形オブジェクト及び２ページ形オブ
ジエクＨＣついてルベル又は２レベルのマツピングを実
行するために使用される。

ページテーブルディレクトリは２ページ形オブジエクト
について第１のレベルのマツピングを実行するために使
用される。ページテーブルディレクトリ＃′ｉ′特許出
願第　　　　　号（Ｄ−１２５９）Ｋさらに詳細に説明
されている。ページテーブル（又はページテーブルディ
レクトリ）は、ページのベースアドレスと、仮想メモリ
管理及びガーベージコレクションのための他の情報とを
規定するページテーブルエントリ（又はページテーブル
ディレクトリエントリ）を含む。

ページテーブルとページテーブルディレクトリはシステ
ム認識されるが、オブジェクトではなく、システムタイ
プを持たない。

ページテーブルは、それぞれが４バイトの長さであるペ
ージテーブルエントリのアレイである。

ページテーブルの各ページテーブルエントリはページ形
オブジェクト又Ｆ！２ページ形オブジェクトにおける１
つのページを記述する。ページテーブルディレクトリの
各ページテーブルエントリは２ページ形オブジエク）Ｋ
関するページテーブルを記述する。

ページ形オブジェクトのページテーブル又は２ページ形
オブジエクトのページテーブルディレクトリは、様々に
サイズを変化させることができると共に、どの６４バイ
ト境界にもアライメントできる。２ページ形オブジエク
トのページテーブルＦｉ４にバイトのサイズでなければ
ならず、また、４にバイト境界にアライメントされてい
なければならない。

ページテーブルとページテーブルディレクトリはオブジ
ェクトではないので、仮想アドレススペースで直接アク
セスできない。それらをアクセスする１つの方法は、物
理アドレスを使用するものである。別の方法によれば、
ページテーブルを、それらが規定しているオブジェクト
の一部にマツピングする。この第２の方法では、ページ
テーブルディレクトリ又はページテーブルの物理アドレ
スを複製しなければ）らない。ページスワツピング中に
物理アドレスの別名が更新されるように保証するのはソ
フトウェアである。

記述子のフォーマット データワード 第５図はデータワードの図である。データワードのフィ
ールドは次のように規定されている。

データ（ビットＯ〜３１）。このフィールドは何らかの
データ値を含む。

タグ（タグビット）。データ値の場合、このビットはＯ
である。

アクセス記述子 第６図はアクセス記述子の図である。アクセス記述子の
フィールドは次のように規定されている。

読取り権利（ビット０）。このビットは、このアクセス
記述子により参照されるオブジェクトの内容の読取シが
許可されることを指示する。

書込み権利（ビット１）。このビットは、このアクセス
記述子により参照されるオブジェクトの内容の書込みが
許可されることを指示する。

タイプ権利（ビット２〜４）。この３ビツトフイールド
をどう解釈するかは、参照されるオブジェクトのオブジ
ェクトタイプによって確定される。

局所（ビット５）。このビットはオブジェクトの寿命を
指示する。このビットは、大域オブジェクトの場合は０
であり、局所オブジェクトの場合には１である。オブジ
ェクトの寿命Ｆ！、特許出願第号（Ｄ−１２５９）にさ
らに詳細に詳記されている。

オブジェクトインデックス（ビット６〜３１）。

この２６ビツトフイールドは、オブジェクトテーブル０
１つのオブジェクトテーブルエントリを選択する。

タグ（タグビット）。有効アクセス記述子の場合、この
ビットは１でなければならない。

混合ワード 混合ワードはデータワードと、アクセス記述子とが合体
し九ものである。すなわち、コンチクストに応じて、混
合ワードをデータワード又はアクセス記述子のいずれか
としてみなすことができる。

混合ワードの値は次のようなりラスに分割される。

（１）有効アクセス記述子。有効アクセス記述子では、
タグビットが１にセットされている。対応するインデッ
クスに関するオブジェクトが規定されていれば、ここか
らオブジェクトを参照することができる（これを使用し
てオブジェクトの内容を参照することができる）。ＡＤ
が期待されるときにタグビットが０である場合には、Ｃ
０Ｎ５ＴＲＡＩＮｒ。

ＩＮＶＡＬＩＤ　　Ａ　ｏ　ｌａ　りが起こる。

■　データ。データワードのタグビットはＯにセットさ
れている。データ値が生成されると、タグビットは常に
ＯＫ上セツトれる。データ値が期待されるとき、タグビ
ットは無袂され、Ｏであると解釈される。データ値が期
待されるときにタグビットが１である場合には、誤プは
起こらない。

仮想アドレス 第７図は、仮想アドレスのフォーマットを示す図である
。仮想アドレスのフィールドは次のように規定されてい
る。

オブジェクトオフセット（バイトＯから３）。

この３２ビツトフイールドは、仮想アドレス中のアクセ
ス記述子により参照されるオブジェクトへの順序数オフ
セットを含む。

アクセス記述子（バイト４から１）。このＡＤけ、この
仮想アドレスにより参照されるオブジェクトを指定する
。ＡＤは、この仮想アドレスを使用する許容された動作
をさらに指定する。

オブジェクトテーブルエントリ オブジェクトテーブル（４２）は次に示すようなタイプ
のオブジェクトテーブルエントリを含むことができる。

オブジェクトテーブルエントリは全て１６バイトのサイ
ズである。特定のオブジェクトテーブルエントリは各オ
ブジェクトテーブルエントリのエントリタイプフィール
ド（ビット９６から９８）により次のようにして識別さ
れる。

００〇−無効オブジェクトテーブルエントリ００１−組
込み記述子 ０１〇−無効単純オブジェクト記述子 ０１１−単純オブジェクト記述子 １００−無効ページ形オブジェクト記述子１０１−ペー
ジ形オブジェクト記述子 １１〇−無効２ページ形オブジエクト記述子 １１１−２ページ形オブジエクト記述子終わりの６つの
記述子をまとめて記憶記述子という。有効な記憶記述子
は物理アドレスを含む。無効の記憶記述子−この場合、
ベースアドレスフィールドは有効であってはならない−
は、選択されたオブジェクトをアクセスできないことを
示すために使用される。

無効単純オブジェクト記述子又は無効ページ形オブジェ
クト記述子又は無効２ページ形オブジエクト記述子のフ
ィールドは次のように規定されている。

ＴＤＯＡＤ（ビット３２から６３）。このフィールドは
このオブジェクト記述子と関連するタイプ定義オブジェ
クトＡＤを含む。

予約（ビット６８から６９）。このフィールドはＯでな
ければならない。

ベースアドレス（ビット１Ｇから９５）。この２６ビツ
トフイールドはブロック、ページテーブル又はページテ
ーブルディレクトリの物理ベースアドレス（６４バイト
単位）を含む。これは２＊９３２バイトの物理アドレス
スペースを構成する。

このフィールドは無効記憶記述子では解釈されない。

エントリタイプ（ビット９６から９８）。この３ビツト
フイールドはオブジェクトテーブルエントリのタイプと
、記述子の残り部分の定義とを示す。

アクセス状１！（ビット９９から１０３）。この５ビツ
トフイールドについては次の項で説明する。

このフィールドは単純オブジェクト記述子でのみ規定さ
れる。このフィールドは他のエントリタイプのために保
持される。

オブジェクト長さ（ビット１１４から１１９）。このフ
ィールドは、ベースアドレスフィールドにより参照され
る記憶ブロックの６４バイト単位の（符号化）長さを含
む。

「符号化」という用語は、長さフィールドで、そのフィ
ールドが実際の長さではなく、実際の長さ−１を含むこ
とを示すために使用される。

単純オブジェクトでは、このフィールドはこの記述子に
より規定される６４バイト単位の（符号化）長さを含む
。

ページ形オブジェクト記述子では、このフィールドはこ
の記述子により規定される６４にバイト単位の（符号化
）長さ、すなわち、ページテーブル内のページテーブル
エントリの数（−１）／１６を含む。

２ページ形オブジエクト記述子では、このフィールドは
この記述子により規定される６４Ｍバイト単位の（符号
化）長さ、すなわち、ページテーブル登録簿内のページ
テーブルエン）　ＩＪＯ数（−１）／１６を含む。

戻し書込み（ビット１２２）。このビットは、セグメン
と、すなわちページがキャッシュ可能である場合に、オ
ブジェクトについて戻し書込みキャッシングをイネーブ
ルする。

オブジェクトタイプ（ビット１２４から１２７）。

この４ビツトフイールドはオブジェクトのオブジェクト
タイプを符号化する。

アクセス状態 アクセス状態は、ブロック及びページの管理のための情
報を含む。これは単純オブジェクト記述子と、有効ペー
ジテーブルエントリとで見られる。

このフィールドは無効オブジェクト記述子、ページ形／
２ページ形オブジェクト記述子、そしてページテーブル
ディレクトリエントリには現われない。

ページテーブルエントリ ページテーブル又はページテーブルディレクトリは同様
のフォーマットの４バイトページテーブルデイレクトリ
エントリのアレイを含む。ページテーブルディレクトリ
におけるページテーブルエントリはページテーブルを指
定し、ページテーブルにおけるページテーブルエントリ
はページを指定する。

有効ページテーブルエントリ又は有効ページテーブルデ
ィレクトリエントリのフィールドは次のように規定され
ている。

有効（ビット０）。このビットは、有効なページテーブ
ルエントリ又はページテーブルディレクトリエントリを
指示するために１である。

ページ権利（ビット１〜２）。この２ビツトフイールド
ハ、（ページテーブルエントリでは）このページの内容
について、又は（ページテーブルディレクトリでは）こ
のページテーブルによるページに対して、異なる複数の
実行モードの許容された動作（読取り又は書込み）を符
号化する。１つのページが２組以上のページ権利により
制御されることもありうるので、有効権利は最小限でも
全ページ権利である。

アクセス状態（ビット３から７）。この５ビツトフイー
ルドは記憶記述子におけるアクセス状態フィールドと同
様のものである。このフィールドはページテーブルエン
トリの場合に規定され、ページテーブルディレクトリエ
ントリの場合には保持される。

ベースアドレス（ビット１２から３１）。この２０ビツ
トフイールドはページの物理ベースアドレス（４０９６
バイトの単位ページ）を含む。

無効ページテーブルディレクトリエントリのフィールド
は次のように規定されている。

有効（ビット０）。このビットは、無効のページテーブ
ルディレクトリエントリを指示するために０である。

仮想アドレス変換 第２図を参照すると、メモリ要求に対し、命令（１４）
は、それが読堆りアクセスであれ、書込みアクセスであ
れ、アクセス記述子（２４）と、　アドレス（２２）内
のオブジェクトオフセット（２２）と、要求の長さとを
指定する〇 以下、ページ形オブジェクト　（３８）をアクセスする
ための仮想アドレス（２０）から物理アドレスへの変換
を説明する。

（１）要求の長さをオブジェクトオフセットに加算する
ことにより、メモリ要求の最終バイトを計算する。

（２）要求を２つの別個のメモリ要求として実行する。

（３）　　ｉ！求のタイプが必要とするｒｅｐ権利を確
定する。

（４）必要な権利がＡＤの読取り権利及び書込み権利（
３５）の中に提示されていなければ、ＰＲＯＴＥＣＴＩ
ＯＮ誤りを起こす。

（５）アクセス記述子のオブジェクトインデックス（３
４）により選択されたオブジェクトテーブルエントリ（
１５）を読取る。エントリタイプを有効ビットはオブジ
ェクトテーブルエントリの符号化フィールド（５０）に
ある。エントリタイプが適切でなければ、ＤＥＳＣＲＩ
ＰＴＯＲ誤りを起こす。オブジェクトテーブルエントリ
が有効記憶記述子でなければ、ＶＩＲＴＵＡＬ　ＭＥＭ
ＯＲＹ誤りｔ起？ニーｆ。

（６）オブジェクトテーブルエントリはページ形オブジ
ェクトのものであると仮定すると、メモリ要求のアドレ
スのオフセット部（２２）に見られるディレクトリイン
デックスとページインデックスがページテーブル（４４
）に見られるページ形オブジェクト記述子（１１）にお
けるオブジェクト長さより大きい場合には、ＰＲＯＴＥ
ＣＴＩＯＮ　ｌａシを起こす。

（７）　　ページインデックス（アドレス中のオフセッ
トのビット１２から２７にある）を４倍し、それをオブ
ジェクト記述子（オブジェクトテーブル−４２中の）の
ベースアドレスに加算して、ページテーブル（４４）中
の選択されたデータページテーブルエントリ（１７）の
物理アドレスを形成する。

（８）ページテーブルエントリ（１７）を読取り、ペー
ジテーブルエントリが無効であるとマークされＴｈれば
、ＶＩＲＴＵＡＬ　　ｕｇＭｏｎｙｗ４りを起こす。

（９）アクセス記述子権利（３５）がページ権利（４６
）を越える場合に＃ｉ、ＲＩＧＨＴＳ　ＰＲＯＴＥＣＴ
ＩＯＮ誤りを起こす。

α１　ページオフセット（アドレスオフセットフィール
ドのビットｏからＩＩＫある）をページテーブル（４４
）のページテーブルエントリにあるベースアドレス（４
５）と組合せて、メモリ要求により参照されたページ形
オブジェクト（３８）の物理アドレスを形成する。

オブジェクト参照試験 ＣＯＭＰＡＲＥ　　ＭＩＸＥＤ命令とＣＨＥＣＫ　　Ｔ
ＡＧ命令ＣＯＭＰＡＲＥ　　ＭＩＸＥＤ　命令は２つの
ＡＤ又はデータが互いに等しいか否かを比較する。２つ
のオペランドがＡＤである場合、命令はそれらが同一の
オブジェクトを参照するか否かを試験する。２つのオペ
ランドがデータである場合には、命令はデータ値が等し
いか否かを試験する。ＣＨＥＣＫ　ＴＡＧ命令はタグビ
ットを検査する。

スーパーバイザモードにあるタグなしシステムでは、タ
グビットはＣＯＭＰＡＲＥ　　ＭＩＸＥＤ　においてセ
ットされると仮定される。

ＡＤがアクセス変数を表わすために使用しているＡｄｓ
式「アクセス−タイプ−変数＝ヌル」では、オブジェク
トを参照するために依然として非ゼロデータ値を全く使
用できないので、ＣＯＭＰＡＲＫ　　ＭＩＸＥＤの代わ
シＫＯを伴なってＣＨＥＣＫ〜ＴＡＧを使用すべきであ
る。

アクセス記述子の生成 保護システムは、タグビットが任意に１にセットされな
いこと、寿命検査をバイパスしないこと及びミューデー
タ動作を無視しないことを要求するが、被制御状況の下
では、システムソフトウェアが既存のオブジェクトに対
してアクセス記述子（ＡＤ）を生成しなければならない
場合もある。これはＣＲＥＡＴＥ：　　ＡＣ（’ＥＳＳ
　　ＤＥＳＣＲＩＰＴＯＲ命令によって実行される。

ＣＲＥＡＴＥ　　ＡＣＣＥＳＳ　　ＤＥＳＣＲＩＰＴＯ
Ｒ命令はデータワードをＡＤに変換する。

オブジェクトアドレッシング命令 ＬＯＡＤ　　　ＰＨＹＳＩＣＡＬ　　　ＡＤＤＲＥＳＳ
ＬＯＡＤ　　ＰＨＹＳＩＣＡＬ　　ＡＤＤＲＥＳＳ　　
命令はオペランドの物理アドレスを戻す。

本発明をその好ましい実施例に関連して特定して図示し
且つ説明したが、本発明の範囲から逸脱せずに上記の形
態及び詳細部の変更並びに他の形態及び詳細部の変更を
実施しうろことは当業者には理解できるであろう。

【図面の簡単な説明】

第１図は、本発明が具現化されるマイクロプロセッサの
主な構成要素のそれぞれを示す機能ブロック線図、第２
図は、第１図の変換索引バッファ（ＴＬＢ）のプロセッ
サレジスタ部分と、第１図に示す主メモリにおいてオブ
ジェクトアドレッシング及び保護を支援するシステムオ
ブジェクトとを示すさらに詳細なブロック線図、第３図
は、第１図の保護論理のさらに詳細なブロック線図、第
４図１から第４図６は、本発明の様々な命令フォーマッ
トの図、第５図は、データワードの図、第６図は、アク
セス記述子の図、第７図は、仮想アドレスフォーマット
の図、第８図は、第２図のプロセッサ制御ブロックのプ
ロセッサ制御装置の図、第９図は、第２図のプロセス制
御ブロックのプロセス制御装置の図である。 １０−−・・主メモリスペース、１１・・・・レジスタ
スペース、１３・・會・保護論理、１４・・・・命令、
１５・・・・オブジェクト記述子、１６・・・・アドレ
ッシングメカニズム、１７・・・・ページテーブルエン
トリ、２０＠−―・仮想アドレス、２２・・・争オフセ
ッと、２４・・・・アクセス記述子、２８・・會・プロ
セッサ制御ブロック、３０・・−・アクセス記述子、３
４１１＠・−オブジェクトインデックス、３８・−Ｉ参
ページ形オブジェクと、４２・会會・オブジェクトテー
ブル、４４−−＠拳ページテーブル、５゜・・・・符号
化フィールド、５２拳・・・物理ベースアドレス、６４
・―・・プロセス制御ブロック、１０Ｑ−−−−インバ
ータ、１０２−＠、。 ＡＮＤ、１０４−−−−ＯＲ，１０Ｂ　　””権利検査
論理。 ＦＩＧ、１ ＦＩＧ、３ 杼、ソ ＦＩＧ、５ ＦＩＧ、７ アＯｔ？ン＋ｊ副分明 ＦＩＧ、８ フーロク久偽り全嘴ｎ ＦＩＧ、９ 手 続 補 正 書 （方式） ％式％ １、事件の表示 平成２年特許願第３３７００３号 ２、発明の名称 データ処理システム ３、補正をする者 事件との関係 特 許 出 願 人 名称（氏名） インテル・コーポレーション 以上

Claims (2)

【特許請求の範囲】
1. （１）メモリ（１０）と； 前記メモリ（１０）に接続し、命令（１４）で指定され
   る演算子によつて演算を実行することができる少なくと
   も１つのプロセッサ（１２）とを含み、前記プロセッサ
   は少なくとも２つの動作モードで動作することができ、
   前記動作モードの１つは、アプリケーションプログラム
   を呼出すためのユーザーモードであり、前記動作モード
   の別のものは、オペレーティングシステムを呼出すため
   のスーパーバイザモードであり、前記命令はいずれか一
   方のモードで実行可能であり、 ページ形オブジェクト（３８）を含む複数のアドレッシ
   ング可能オブジェクトは、前記メモリのアドレススペー
   スに記憶されており、 前記アドレススペースは前記１つのプロセッサと、他の
   いくつかのプロセッサにより共用され、 前記１つのプロセッサは、ベース情報と、長さ情報とを
   記憶して、前記アドレススペース内でオブジェクトを位
   置指定する際に使用するためのオブジェクト記述子を記
   憶するアドレッシングメカニズム（１６）を含み、 前記複数のアドレッシング可能オブジェクトは、演算を
   規定する前記命令（１４）を含む命令から構成される命
   令オブジェクトを含み、 前記命令で参照されるアドレス（２０）はオフセット（
   ２２）及びアクセス記述子（２４）として指定され、 前記複数のオブジェクトはプロセッサオブジェクト（２
   ８）と、オブジェクトテーブルオブジェクト（４２）と
   、ページテーブルオブジェクト（４４）と、プロセスオ
   ブジェクト（６４）とを含むようなデータ処理システム
   において、 前記プロセッサは、ワードと、前記メモリから読取られ
   る各ワードと関連するタグビット（４８）とを前記プロ
   セッサの内部に記憶するプロセッサレジスタを含み、 前記プロセッサレジスタ（１１）で、各ワードと関連す
   る前記タグビット（４８）は、第１の符号化を伴なうと
   きは前記ワードがデータワードであることを指示し、第
   ２の符号化を伴なうときは前記ワードが有効アクセス記
   述子であることを指示し、前記オブジェクトはそれぞれ
   複数のワードから構成されており、前記ワードはアクセ
   ス記述子（３０）か、データワード（３２）のいずれか
   であり、前記アクセス記述子（３０）は、 （イ）前記アドレススペースで１つのオブジェクトを選
   択するためのオブジェクトインデックス（３４）と、 （ロ）前記アクセス記述子により選択される前記ページ
   形オブジェクト（３８）について許容される動作を指定
   する権利フィールド（２７）とをそれぞれ含み、 前記プロセッサオブジェクト（２８）はプロセッサ制御
   ブロック（２９）を含み、 前記プロセッサ制御ブロック（２９）にあるアクセス記
   述子（３３）はタグイネーブルビット（４０）を含み、 前記オブジェクトテーブルオブジェクト（４２）は、プ
   ロセッサの初期設定時に前記プロセッサによりアクセス
   可能であるアドレスに記憶され、前記オブジェクトテー
   ブルは、前記アドレススペースを共用する前記１つのプ
   ロセッサ及び前記他のいくつかのプロセッサと関連し、 前記オブジェクトテーブルには、前記ページテーブルオ
   ブジェクトに対する物理アドレスを形成する際に前記ア
   ドレッシングメカニズム（１０）により使用するための
   オブジェクト記述子（１５）が記憶されており、 前記オブジェクト記述子（１５）は、それぞれ、前記ア
   クセス記述子により参照されるページテーブルオブジェ
   クトのベースアドレスと、サイズとを指定する第１の符
   号化フィールド（５０）と、第２の符号化フィールド（
   ５２）とを含み、 前記ページテーブル（４４）には、前記ページ形オブジ
   ェクト（３８）に対する物理アドレスを形成する際に前
   記アドレッシングメカニズム（１０）により使用するた
   めのページテーブルエントリ（１７）が記憶されており
   、 前記オフセット（２２）は、前記ページテーブルエント
   リを位置指定する目的で選択されたページテーブルに対
   して索引付けするために使用されるページインデックス
   と、前記ページ形オブジェクト（３８）の１つのデータ
   エントリを位置指定するために前記ページテーブルエン
   トリに記憶されたベースアドレスと組合せて使用される
   ページオフセットとを含み、 既知の仮想アドレスと、前記オブジェクトインデックス
   （３４）とを前記オブジェクトテーブル（４２）へのイ
   ンデックスとして利用することにより、前記オブジェク
   トテーブルで第１のオブジェクト記述子を位置指定する
   第１の手段（５４）が設けられ、 前記アドレッシングメカニズム（１６）は、オブジェク
   ト記述子（４４）のベースアドレスを前記ページオフセ
   ットと組合せて、前記ページ形オブジェクト（３８）を
   位置指定するためのアドレスを形成する手段を含み、 前記プロセスオブジェクト（６４）は前記プロセッサで
   現在実行中のプロセスを規定し、前記プロセスオブジエ
   クトは、実行環境を指定し、そのプログラムの実行状態
   を記録し且つ前記プロセスに割当てられているシステム
   資源に関する情報を維持するプロセス制御ブロックを含
   み、 前記プロセス制御ブロックにある前記アクセス記述子の
   １つ（６６）は、前記ユーザーモード又は前記スーパー
   バイザモードのいずれかを表わす値にセットすることが
   できる実行モード指示手段（６８）を含み、 前記タグイネーブルビット（４０）が前記ディスエーブ
   ル状態にあり且つ前記実行モード指示手段（６８）が前
   記スーパーバイザモードを表わす前記値にセットされて
   いる場合に、タグ信号（１１１）を印加する手段（１０
   ０、１０２、１０４）が設けられていることを特徴とす
   るデータ処理システム。
2. （２）メモリ（１０）と； 前記メモリ（１０）に接続し、命令（１４）で指定され
   る演算子によつて演算を実行することができる少なくと
   も１つのプロセッサ（１２）とを含み、前記プロセッサ
   は少なくとも２つの動作モードで動作することができ、
   前記動作モードの１つは、アプリケーションプログラム
   を呼出すためのユーザーモードであり、前記動作モード
   の別のものは、オペレーティングシステムを呼出すため
   のスーパーバイザモードであり、前記命令はいずれか一
   方のモードで実行可能であり、 ページ形オブジェクト（３８）を含む複数のアドレッシ
   ング可能オブジェクトは、前記メモリのアドレススペー
   スに記憶されており、 前記アドレススペースは前記１つのプロセッサと、他の
   いくつかのプロセッサとにより共用され、前記１つのプ
   ロセッサは、ベース情報と、長さ情報とを記憶して、前
   記アドレススペース内でオブジェクトを位置指定する際
   に使用するためのオブジェクト記述子を記憶するアドレ
   ッシングメカニズム（１６）を含み、 前記複数のアドレッシング可能オブジェクトは、演算を
   規定する前記命令（１４）を含む命令から構成される命
   令オブジェクトを含み、 前記命令で参照されるアドレス（２０）はオフセット（
   ２２）及びアクセス記述子（２４）として指定され、 前記複数のオブジェクトはプロセッサオブジェクト（２
   ８）と、オブジェクトテーブルオブジェクト（４２）と
   、ページテーブルオブジェクト（４４）と、プロセスオ
   ブジェクト（６４）とを含むようなデータ処理システム
   において、 Ａ、プロセッサレジスタ（１１）で、各ワードと関連す
   る前記タグビット（４８）は、第１の符号化を伴なうと
   きは前記ワードがデータワードであることを指示し、第
   ２の符号化を伴なうときには前記ワードが有効アクセス
   記述子であることを指示し、 前記オブジェクトはそれぞれ複数のワードから構成され
   ており、前記ワードはアクセス記述子（３０）か、デー
   タワード（３２）のいずれかであり、前記アクセス記述
   子（３０）は、 （ａ）、前記アドレススペースで１つのオブジェクトを
   選択するためのオブジェクトインデックス（３４）と、 （ｂ）、前記アクセス記述子により選択される前記ペー
   ジ形オブジェクト（３８）ついて許容される動作を指定
   する権利フィールド（２７）とをそれぞれ含み、前記プ
   ロセッサオブジェクト（２８）はプロセッサ制御ブロッ
   ク（２９）を含み、 前記プロセッサ制御ブロック（２９）にあるアクセス記
   述子（３３）はタグイネーブルビット（４０）を含むよ
   うに構成され、前記プロセッサ内の前記プロセッサレジ
   スタ（１１）の内部に前記ワードと、前記メモリから読
   取られる各ワードと関連するタグビット（４８）とを記
   憶する過程と； Ｂ、前記アドレススペースを共用する前記１つのプロセ
   ッサ及び前記他のいくつかのプロセッサと関連している
   前記オブジェクトテーブルオブジェクト（４２）を、プ
   ロセッサの初期設定時に前記プロセッサによりアクセス
   可能であるアドレスに記憶する過程と； Ｃ、前記オブジェクトテーブルに、前記ページテーブル
   オブジェクトに対する物理アドレスを形成する際に前記
   アドレッシングメカニズムに（１０）により使用するた
   め、前記アクセス記述子により参照されるページテーブ
   ルオブジェクトのベースアドレスと、サイズとを指定す
   る第１の符号化フィールド（５０）と、第２の符号化フ
   ィールド（５２）とを含むオブジェクト記述子（１５）
   を記憶する過程と； Ｄ、前記ページテーブル（４４）に、前記ページ形オブ
   ジェクト（３８）に対する物理アドレスを形成する際に
   前記アドレッシングメカニズム（１０）により使用する
   ためのページテーブルエントリ（１７）を記憶する過程
   と； Ｅ、前記ページテーブルエントリを位置指定する目的で
   選択されたページテーブルに対して索引付けするために
   前記オフセット（２２）中のページインデックスを利用
   すると共に、前記ページ形オブジェクト（３８）の１つ
   のデータエントリを位置指定するために前記ページテー
   ブルエントリに記憶されたベースアドレスと組合せて使
   用されるページオフセットを利用する過程と； Ｆ、既知の仮想アドレスと、前記オブジェクトインデッ
   クス（３４）とを前記オブジェクトテーブル（４２）へ
   のインデックスとして利用することにより、前記オブジ
   ェクトテーブルで第１のオブジェクト記述子を位置指定
   する過程と； Ｇ、前記プロセッサオブジェクト（６４）は前記プロセ
   ッサで現在実行中のプロセスを規定し、前記プロセスオ
   ブジェクトは、実行環境を指定し、そのプログラムの実
   行状態を記録し且つ前記プロセスに割当てられているシ
   ステム資源に関する情報を維持するプロセス制御ブロッ
   クを含み、オブジェクト記述子（４４）のベースアドレ
   スを前記ページオフセットと組合せて、前記ページ形オ
   ブジェクト（３８）を位置指定するためのアドレスを形
   成する過程と、 Ｈ、前記プロセス制御ブロック中の前記アクセス記述子
   の１つ（６６）にある実行モード指示手段（６８）を、
   前記ユーザーモード又は前記スーパーバイザモードのい
   ずれかを表わす値にセットする過程と； Ｉ、前記タグイネーブルビット（４０）が前記デイスエ
   ーブル状態にあり且つ前記実行モード指示手段（６８）
   が前記スーパーバイザモードを表わす前記値にセットさ
   れている場合に、タグ信号を印加する過程とから成る方
   法。