JPH0310324A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH0310324A
JPH0310324A JP14634989A JP14634989A JPH0310324A JP H0310324 A JPH0310324 A JP H0310324A JP 14634989 A JP14634989 A JP 14634989A JP 14634989 A JP14634989 A JP 14634989A JP H0310324 A JPH0310324 A JP H0310324A
Authority
JP
Japan
Prior art keywords
micro
microinstruction
instruction
address
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14634989A
Other languages
English (en)
Inventor
Hitoshi Izuno
泉野 人志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14634989A priority Critical patent/JPH0310324A/ja
Publication of JPH0310324A publication Critical patent/JPH0310324A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御方式のマイクロコンピ
ュータに関し、特に専用マイクロ命令によりユーザーが
特別なプログラムを作成することなしにデータの転送や
演算を行なう機能を有するマイクロコンピュータに関す
る。
〔従来の技術〕
従来、一般のマイクロプログラム制御方式のマイクロコ
ンピュータはプログラムメモリ上の命令を順次読み出し
、その命令に対応したマイクロプログラムフローに基づ
いて処理を行ない、演算やデータ処理を実行している。
例えば、シリアル入力データをメモリの所定アドレスに
転送したり、ある領域のメモリデータを他の領域のメモ
リに転送する等の処理を所定の1へリガ信号などにより
専用のマイクロ命令を使用して実行する特殊な機能を有
するマイクロコンピュータがある。かかる場合、ユーザ
ーは前記処理のブロクラムを作成する必要はなく、マイ
クロコンピュータがトリ力信号により自動的に処理を実
行することになる。
第2図はかかる従来の一例を示すマイクロコンピュータ
のブロック図である。
第2図に示すように、このマイクロコンピュータのマイ
クロプログラム制御部は、通常のマイクロ命令と専用の
マイクロ命令を連続した同一アドレス空間内に有するマ
イクロROM9と、このマイクロROM9から出力され
るマイクロ命令をラッチし且つ演算回路く図示省略)な
どに制御信号を出力するマイクロ命令ラッチ]0と、こ
のマイクロ命令ラッチ10からの出力の一部およびマイ
クロ命令のスタートアドレス信号12をマイクロ命令制
御部13からの制御信号によって選択し、マイクロ命令
のネクストアドレスを生成するアドレス生成部11とで
構成される。
第3図は第2図に示すマイクロコンピュータの通常マイ
クロプログラムによる処理フロー図である。
第3図に示すように、かかるフローは通常のマイクロプ
ログラムを用いて演算やデータの処理を行なわせる場合
の処理フローである。例として、データを外部から読み
込み演算を行なった後、外部にデータを出力させる命令
の場合、まず、5teplて演算やデータの処理を行な
うためのプログラムを格納しているROM9の内容を解
読し、5tep2で解読した内容を実行するマイクロプ
ログラムのスタートアドレスを選択し、5tep3で一
連のマイクロプログラム処理により、例えばROM9の
内容が外部データ入力命令の場合は外部データを読み込
む。次に、5tep4で次のアドレスのROM9の内容
を解読し、5tep5で前述と同様にマイクロプログラ
ムのスタートアドレスを選択し、3tep6で例えはR
OM9の内容が演算命令の場合は同様に一連のマイクロ
プロクラム処理により演算を行なう。更に、5tep7
てその次のアドレスのROM9の内容を解読し、5te
p8でマイクロプロクラムのスタートアドレスを選択し
、5tep9てROM9の内容が例えは外部へのデータ
出力の場合、同しく一連のマイクロプログラム処理によ
り演算データを外部に出力する。
このように、通常のマイクロプログラムされたROM9
の内容を順次解読しなければ、目的の処理を達成するこ
とかでき−ない。
これに対し、第4図は第2図に示すマイクロコンピュー
タの専用マイクロプロクラムによるデータ処理フロー図
である。
第4図に示すように、所定のトリ力信号などによりマイ
クロ命令制御部13を制御し、専用マイクロ命令のスタ
ー1へアドレスを設定する。これにより、5teplで
例えばデータを読み込み、5tep2で演算を行ない、
5tep3で演算データを外部に出力する手順がとられ
る。かかる三つのステップは全て専用マイクロ命令で連
続的に処理される。従って、上述した通常のプログラム
によるデータ処理と同様の演算やデータ処理をROM9
にプログラムを組み込むことなく、専用マイクロプログ
ラムのみで達成することがてきる。すなわち、専用マイ
クロプログラムはある所定の連続したデータ処理なとを
実行するマイクロプログラムとみなすことがてきる。
〔発明が解決しようとする課題〕
上述した従来のマイクロコンピュータのマイクロROM
には、通常のマイクロ命令と特定のデータ処理や演算を
マイクロプログラム上で実現するための専用マイクロ命
令が同一アドレス空間に構成されている。しかしながら
、トリ力信号による特殊データ処理の種類を増加して機
能アップするために、専用マイクロ命令を増加しようと
した場合、マイクロROM全体のアドレス空間を大きく
しなければならない。
しかるに、マイクロROM9のアドレスは、一般に第2
図に示すように、マイクロ命令ラッチ]0の内容の一部
をアドレス情報とする方式、いわゆるネクストアドレス
方式となっている。従って、マイクロROM 9のアド
レス空間を増加すると、アドレス情報を供給するマイク
ロ命令ラッチ10の数を増やす必要があり、またマイク
ロROM9全体に対してアドレス情報を格納する領域か
増加し、更にアドレス生成部]1のピット数も増加する
ためマイクロコンピュータを構成するトランジスタ素子
数か大幅に増加するという欠点かある。
本発明の目的は、かかる専用マイクロ命令の数を増加し
ても、マイクロ命令ラッチやトランジスタ素子数なとの
ハードウェアの増加を極力抑えることのてきるマイクロ
コンピュータを提供することにある。
〔課題を解決するための手段〕
本発明のマイクロコンピュータは、命令処理を実行する
ためのマイクロ命令を記憶する第一のメモリと、トリガ
信号に基づき所定処理を実行するためのマイクロ命令を
記憶する第二のメモリと、前記トリガ信号によりセット
され且つ前記所定処理の終了により′クリアされるマイ
クロ命令切り換えモードレジスタと、前記モードレジス
タの出力により前記第一又は第二のメモリのマイクロ命
令コードを選択する選択手段と、前記選択手段の出力を
ラッチするラッチ回路と、前記ラッチ回路の出力の一部
又はマイクロ命令のスタートアドレス信号を選択して前
記第一及び第二のメモリにアドレス情報を供給するアド
レス生成部とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例を示すマイクロコンピュータ
のブロック図である。
第1図に示すように、本実施例は通常の演算やデータ処
理を行うためのマイクロ命令(通常マイクロ命令)を格
納する第一のマイクロROMIと、トリガ信号により特
定なデータ処理や演算をマイクロプログラムだけで実現
するためのマイクロ命令(専用マイクロ命令)を格納す
る第二のマイクロROM2と、これら第一のマイクロR
OM1あるいは第二のマイクロROM2のと゛ちらかか
ら出力されるマイクロ命令をラッチし且つ演算回路(図
示省略)などに出力するマイクロ命令ラッチ3と、この
マイクロ命令ラッチ3からの出力の一部とマイクロ命令
のスタートアドレス信号4とをマイクロ命令制御部5の
制御信号によって選択しマイクロ命令のネクストアドレ
スを生成するアドレス生成部6と、第一及び第二のマイ
クロROM]、、2の出力のうちどちらの命令を先きの
マイクロ命令ラッチ3に出力するか決定するためのマイ
クロ命令切り換えモードレジスタ7と、このマイクロ命
令切り換えモードレジスタ7の値によって第一及び第二
のマイクロROM]、、2の出力のうちいずれか一方を
選択してマイクロ命令ラッチ3に出力するためのマイク
ロ命令選択用マルチプレクサ8とを有している。
次に、かかるマイクロコンピュータの動作について説明
する。尚、以下の動作において、マイクロ命令切り換え
モードレジスタフの値が0のときのマイクロ命令ラッチ
3には、通常のマイクロ命令が格納されているマイクロ
ROM1の内容がマイクロ命令選択用マルチプレクサ8
によって選択されて入力され、一方、マイクロ命令切り
換えモードレジスタフの値が1ときのマイクロ命令ラッ
チ3には、専用マイクロ命令が格納されているマイクロ
ROM2の内容がマイクロ命令選択用マルチプレクサ8
によって選択されて入力されるものとする。
まず、マイクロ命令切り換えモードレジスタ7の値はO
となっていると、通常のマイクロ命令を格納しているマ
イクロROMIから通常のマイクロ命令がマイクロ命令
ラッチ3に入力される。このマイクロ命令ラッチ3に入
力された通常のマイクロ命令は図示していない演算回路
などに出力される。また、マイクロ命令ラッチ3の出力
の一部は、次のマイクロ命令のアドレス信号としてアド
レス生成部6に入力される。一方、アドレス生成部6に
おいては、マイクロ命令制御部5の制御信号によりマイ
クロ命令ラッチ3の出力の一部である通常マイクロ命令
の次のアドレス信号および所定命令を実行するための最
初のマイクロ命令のスタートアドレス信号4のどちらか
を選択し、次のマイクロ命令のアドレスを生成する。こ
のアドレ0 ス生成部6て生成されたマイクロ命令のアドレスは、通
常マイクロ命令を格納するマイクロROM1と専用マイ
クロ命令を格納するマイクロROM2とに入力される。
しかるに、マイクロ命令切り換えレジスタ7の値は0で
あるので、マイクロ命令ラッチ3には通常マイクロ命令
を格納するマイクロROM1の出力、すなわち次の通常
マイクロ命令が入力される。このように、マイクロコン
ピュータは、マイクロ命令切り換えレジスタ7の値が0
のとき、通常マイクロ命令を格納するマイクロROM1
のマイクロ命令によって動作する。
次に、マイクロ命令切り換えレジスタ7の値が1になっ
た場合、この時のアドレス生成部6ては、マイクロ命令
制御部5の制御信号によりマイクロ命令スタートアドレ
ス信号4が選択され、専用マイクロ命令のスタートアド
レスが生成される。アドレス生成部6で生成されたマイ
クロ命令のスタートアドレスは前述と同様に二つのマイ
クロROM1および′2に入力される。このとき、マイ
クロ命令切り換えレジスタ7の値は1であるので、マイ
クロ命令ラッチ3には専用マイクロ命令を格納するマイ
クロROM2の出力、すなわち専用マイクロ命令か入力
される。マイクロ命令ラッチ3に入力された専用マイク
ロ命令は、前述した通常マイクロ命令と同様に、マイク
ロコンピュータ内部の演算回路などに出力されるととも
に、その一部は専用マイクロ命令のネクストアドレス信
号としてアドレス生成部6に入力される。また、アドレ
ス生成部6において、マイクロ命令制御部5の制御信号
により最初のマイクロ命令のスタートアドレスを生成す
るとき以外はマイクロ命令ラッチ3の出力の一部である
専用マイクロ命令のネクストアドレス信号を選択し、専
用マイクロ命令のネクストアドレスを生成する。従って
、このアドレス生成部6で生成された専用マイクロ命令
のスタートアドレスは、前述と同様に二つのマイクロR
OM1および2に入力される。このように、マイクロ命
令切り換えレジスタ7の値が1の場合、マイクロ命令ラ
ッチ3には専用マイクロ命令か入力されるのて、専用マ
イクロ命令を格納する第二のマイクロROM2のマイク
ロ命令によって動作する。
要するに、本実施例はマイクロ命令切り換えモードレジ
スタフの値によってマイクロ命令ラッチ3への入力が通
常マイクロ命令が、あるいは専用マイクロ命令かを切り
換えることができる。尚、マイクロ命令切り換えモード
レジスタ7の値は専用マイクロ命令を使用するためのト
リガ信号により1が設定され、処理が終了すればOにク
リアされる。
〔発明の効果〕
以上説明したように、本発明のマイクロコンピュータは
、命令処理用の通常のマイクロ命令と、あらかじめ設定
された特定のデータ処理や演算をマイクロプログラムだ
けで行なうための専用マイクロ命令とをそれぞれ独立し
たアドレス空間に記憶しているので、通常のマイクロ命
令の数と同数まての専用マイクロ命令の数を増加する場
合、マイクロ命令ラッチやトランジスタ素子数などのハ
ードウェアの増加を最小限に抑えることができるという
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すマイクロコンピュータ
のブロック図、第2図は従来の一例を示すマイクロコン
ピュータのブロック図、第3図は第2図に示すマイクロ
コンピュータの通常のマイクロプログラムによる処理フ
ロー図、第4図は第2図に示すマイクロコンピュータの
専用マイクロプログラムによる処理フロー図である。 1.2・・・マイクロROM、3・・・マイクロ命令ラ
ッチ、4・・・マイクロ命令スタートアドレス信号、5
・・・マイクロ命令制御部、6・・・アドレス生成部、
7・・・マイクロ命令切り換えモードレジスタ、8・マ
イクロ命令選択用マルチプレクサ。

Claims (1)

    【特許請求の範囲】
  1. 命令処理を実行するためのマイクロ命令を記憶する第一
    のメモリと、トリガ信号に基づき所定処理を実行するた
    めのマイクロ命令を記憶する第二のメモリと、前記トリ
    ガ信号によりセットされ且つ前記所定処理の終了により
    クリアされるマイクロ命令切り換えモードレジスタと、
    前記モードレジスタの出力により前記第一又は第二のメ
    モリのマイクロ命令コードを選択する選択手段と、前記
    選択手段の出力をラッチするラッチ回路と、前記ラッチ
    回路の出力の一部又はマイクロ命令のスタートアドレス
    信号を選択して前記第一及び第二のメモリにアドレス情
    報を供給するアドレス生成部とを含むことを特徴とする
    マイクロコンピュータ。
JP14634989A 1989-06-07 1989-06-07 マイクロコンピュータ Pending JPH0310324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14634989A JPH0310324A (ja) 1989-06-07 1989-06-07 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14634989A JPH0310324A (ja) 1989-06-07 1989-06-07 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH0310324A true JPH0310324A (ja) 1991-01-17

Family

ID=15405701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14634989A Pending JPH0310324A (ja) 1989-06-07 1989-06-07 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH0310324A (ja)

Similar Documents

Publication Publication Date Title
US4954943A (en) Data processing system
EP0286354A2 (en) A method and apparatus for modifying micro-instructions using a macro-instruction pipeline
US5046040A (en) Microprogram control apparatus using don't care bits as part of address bits for common instructions and generating variable control bits
EP0397414B1 (en) Control device having a function of modifying a microinstruction
JPH0310324A (ja) マイクロコンピュータ
JPH04359323A (ja) マイクロコンピュータ
JPH0218729B2 (ja)
JP2804266B2 (ja) 入口点マッピング及びスキッピング方法及び装置
JPH04369723A (ja) マイクロプログラム制御装置
JPH02199535A (ja) マイクロプログラム制御装置
JPS6065342A (ja) マイクロコンピユ−タ
JPS6049935B2 (ja) マイクロプログラム制御方式
JP3190945B2 (ja) マイクロプログラム制御回路
JPS6116334A (ja) デ−タ処理装置
JPH0778730B2 (ja) 情報処理装置
JPH04355832A (ja) マイクロプログラム制御装置
JP2743947B2 (ja) マイクロプログラム制御方式
JPH0916395A (ja) マイクロプログラム制御装置
JPH0557614B2 (ja)
JPH0277942A (ja) 記憶装置とマイクロプログラム制御装置
JPS6015969B2 (ja) マイクロ命令アドレス生成方式
JPH05181671A (ja) ソフトウェア命令のエミュレーション方式
JPS62259139A (ja) マイクロプログラム制御装置
JPS62175828A (ja) デ−タ処理装置
JPH03250337A (ja) エミュレータ