JP2832900B2

JP2832900B2 - データ処理装置およびデータ処理方法

Info

Publication number: JP2832900B2
Application number: JP5129529A
Authority: JP
Inventors: 祐史神山; 正人鈴木; 信哉宮地
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-05-31
Filing date: 1993-05-31
Publication date: 1998-12-09
Anticipated expiration: 2013-12-09
Also published as: JPH06337782A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラムの命令に従
って処理を実行するデータ処理装置及びデータ処理方法
に関し、特に、メモリにアクセスするためのアドレス空
間におけるアドレスを指定する即値データ（即値アドレ
ス）の指定処理あるいは演算処理の適正化が可能なデー
タ処理装置およびデータ処理方法に関するものである。

【０００２】

【従来の技術】一般的に、マイクロコンピュータ等のデ
ータ処理装置では、種々のデータ幅を有するデータの処
理が可能なように構成されている。例えば、プログラム
の命令によって直接的に数値を指定する即値データに対
しては、符号拡張処理によってデータ幅の調整がなされ
た後、所定の演算処理が行われるように構成されてい
る。

【０００３】以下、この即値データに対する符号拡張処
理を伴うデータ処理装置の構成及び動作について説明す
る。即値データの符号拡張機能を有する従来のデータ処
理装置の例が、”「マイクロコンピュータシリーズ１４
６８０００マイクロコンピュータ」喜田祐三他、丸善
１９８３年３月”に記載されている。図７は、この従来
のデータ処理装置の構成を示すブロック図である。図７
において、１１は主にデータを格納するＮ（整数）ビッ
ト幅のデータレジスタ群、１２は主にアドレスを格納す
るＮビット幅のアドレスレジスタ群、１３は１６ビット
データの最上位ビットを符号拡張して３２ビットデータ
として出力する符号拡張器、１４は命令を解読する命令
解読部、１５は命令解読部１４での解読結果に基づいて
演算を実行する演算器である。

【０００４】この従来のデータ処理装置の一般的な動作
を以下に説明する。まず命令解読部１４は、外部から与
えられた命令を解読する。そして、命令の内容によって
次のような動作を行う。（１）命令が「データレジスタ１１またはアドレスレジ
スタ１２間でデータを格納し、あるいは演算する」場
合。

【０００５】演算器１５に２つのＮビット幅のデータが
入力され、所定の演算がなされた後、指定されたレジス
タにデータが格納される。（２）命令が「Ｍビットの即値データをデータレジスタ
１１またはアドレスレジスタ１２に格納し、あるいは演
算する」場合。Ｍビットの即値データが符号拡張器１３
でＮビットに拡張されて演算器１５の一方の入力とな
り、所定の演算が行われた後、指定されたレジスタへ出
力される。

【０００６】ここで、符号拡張器１３の動作を図５を用
いて説明する。まず、図５（ａ）において、Ｍビットで
表現される数値の最上位ビットが０の場合には、上位側
へＮビットまで０を複写してデータ幅を拡張する。ま
た、図５（ｂ）において、Ｍビットで表現される数値の
最上位ビットが１の場合には、上位側へＮビットまで１
を複写してデータ幅を拡張する。

【０００７】さらに、この従来のデータ処理装置におい
て、特に、即値データのビット幅が格納または演算する
対象となるレジスタのビット幅よりも短い場合の即値デ
ータの処理動作について具体的に説明する。一例とし
て、図８に示すプログラムの実行動作について説明す
る。図８に示すプログラムは、３２ビットでアドレス指
定される全空間の中でＨ’８０００（Ｈ’は１６進数表
記を示す）番地からＨ’８１００番地までＨ’１０番地
刻みに格納されているメモリ上の１６個のデータを順次
加算し、その和をＨ’１０００００００番地へ書き出す
処理を示している。図９は、図８においてニモニック表
記されたプログラムの処理フローを示している。さら
に、図１０は、メモリのアドレス空間を模式的に示して
いる。以下、図７〜図１０を参照して説明する。なお、
以下の説明では、即値データの符号拡張処理は、正規の
拡張処理が行われる場合を示しており、実際の符号拡張
処理における問題点については、後述される。命令（１）：データレジスタＤ０をクリアする。命令（２）：アドレスレジスタＡ０に３２ビットの即値
データＨ’８０００を設定する。

【０００８】この命令の表記は１６ビットの即値データ
Ｈ’８０００を使用している。したがって、この即値デ
ータＨ’８０００は、符号拡張器１３によって３２ビッ
トデータに符号拡張された後、アドレスレジスタＡ０に
格納される。命令（３）：アドレスレジスタＡ０で指定される番地の
内容をメモリから読み出してデータレジスタＤ１に格納
する。命令（４）：データレジスタＤ１の内容をデータレジス
タＤ０の内容に加算し、その結果をデータレジスタＤ０
に格納する。命令（５）：アドレスレジスタＡ０に即値Ｈ’００１０
を加算し、アドレスレジスタＡ０に格納する。

【０００９】１６ビット即値データＨ’００１０は、符
号拡張器１３によって３２ビットデータＨ’０００００
０１０に拡張される。その後、演算器１５においてアド
レスレジスタＡ０に格納されているアドレスデータＨ’
００００８０００と拡張されたデータＨ’００００００
１０とが加算され、Ｈ’００００８０１０が算出され
る。この算出データはアドレスレジスタＡ０に格納され
る。命令（６）：上記の算出データと即値データＨ’８１０
０とを比較する。

【００１０】即値データＨ’８１００は符号拡張器１３
によって３２ビットデータに符号拡張された後、演算器
１５に出力される。そして、演算器１５において、アド
レスレジスタＡ０から読み出されたアドレスデータＨ’
００００８０１０と比較される。命令（７）：比較結果に基づいて、小さければラベルＡ
で示す命令（３）へ戻り、等しいかまたは大きければ命
令（８）へ進むように判断する。

【００１１】命令（３）から命令（７）で記述されるル
ープ処理は、アドレスレジスタＡ０の値がＨ’００００
８０００から始めてＨ’００００００１０ずつ更新され
Ｈ’００００８１００になるまで繰返されるために、１
６回の加算結果がデータレジスタＤ０に格納された後、
命令（８）へ進む。命令（８）：データレジスタＤ０の内容をメモリのＨ’
１０００００００番地へ格納する。

【００１２】

【発明が解決しようとする課題】しかしながら、上記の
従来のデータ処理装置においては、アドレスレジスタ１
２に対してアクセスされる即値データについて行われた
符号拡張によって、指定した即値データの内容と異なる
データとなる場合が生じる。このような状態を図８に示
す例で説明すると、符号拡張される即値データは、命令
（２）におけるＨ’８０００と、命令（５）における
Ｈ’００１０と、命令（６）におけるＨ’８１００であ
る。

【００１３】まず、命令（２）における即値データＨ’
８０００は、符号拡張されると、最上位ビット”１”が
上位側に複写されるため、Ｈ’００００８０００ではな
く、Ｈ’ＦＦＦＦ８０００に拡張される。したがって、
上記の命令（２）においてアドレスレジスタＡ０に格納
されたデータは、Ｈ’００００８０００ではなく、Ｈ’
ＦＦＦＦ８０００となる。このため、図１０に示すよう
に、次の命令（３）においては、メモリから読み出され
るデータは、Ｈ’０００８０００番地のデータではな
く、Ｈ’ＦＦＦＦ８０００番地のデータが読み出され
る。このために、誤ったデータが読み出される。

【００１４】また、命令（６）においても、即値データ
Ｈ’８１００が符号拡張されると、Ｈ’００００８１０
０ではなく、Ｈ’ＦＦＦＦ８１００に拡張される。従っ
て、誤った演算が行われる。このような即値データの誤
拡張は、図１０に示すように、即値データがメモリの全
アドレス空間の内、ＭＳＢ（最上位ビット）の値が”
１”のアドレスを指定する場合に発生する。

【００１５】このような状態を解消するためには、即値
データの指定を３２ビット表記することが考えられる。
例えば、命令（２）においては、即値データをＨ’００
００８０００と指定すればよい。しかしながら、このよ
うな指定方法は、１６ビットデータを指定する場合でも
３２ビット表記する必要が生じるため、命令の表記およ
びオブジェクトコードが長くなり好ましくない。

【００１６】このような問題点を解消するために、１６
ビット即値データを使用して図８に示すプログラムを書
き直す方法が図１１に示されている。図１１において、
図８に示す命令（２）に該当する命令は、命令（２ー
１）、（２ー２）の２ステップで行われる。まず、命令
（２ー１）で与えられた即値データＨ’８０００は、符
号拡張されてＨ’ＦＦＦＦ８０００となる。そして、命
令（２ー２）では、拡張データの上位１６ビット分を０
にクリアするために、拡張データＨ’００００ＦＦＦＦ
とＨ’００００ＦＦＦＦとの論理積を取り、３２ビット
データＨ’００００８０００に変換している。

【００１７】また、図８の命令（６）に該当する命令
は、図１１において命令（６ー１）、（６ー２）、（６
ー３）の３ステップで行われる。命令（６ー１）で与え
られた即値データＨ’８１００は、符号拡張されてＨ’
ＦＦＦＦ８１００となり、アドレスレジスタＡ１に格納
される。次に命令（６ー２）では、拡張データの上位１
６ビット分を０にクリアするために、拡張データＨ’Ｆ
ＦＦＦ８１００とＨ’００００ＦＦＦＦとの論理積を取
り３２ビットデータＨ’００００８１００に変換する。
その後、命令（６ー３）において、アドレスレジスタＡ
０とＡ１とを比較している。

【００１８】しかしながら、この方法では、１６ビット
即値データの使用が可能なものの、図８に示す方法に比
べてプログラムのステップ数が増加してしまうという新
たな問題がある。このように、従来の２つの例は、いず
れもアドレスレジスタのデータ幅よりも短い即値データ
を使用してメモリのアドレス空間にあるデータに対して
正確にアクセスするようなプログラム命令を効率良く実
行することができないという問題点を有していた。

【００１９】したがって、本発明は上記のような問題点
を解消するためになされたもので、全アドレス空間の先
頭から２のＭ乗の範囲内のアドレス空間にあるデータを
アクセスする場合に、アドレスレジスタのデータ幅より
も短いデータを即値データとして与えることが可能なデ
ータ処理装置およびデータ処理方法を提供することを目
的とする。

【００２０】

【課題を解決するための手段】請求項１の発明に係るデ
ータ処理装置は、整数Ｎビット幅を有する第１レジスタ
と、Ｎビット幅を有する第２レジスタと、Ｎより小さい
Ｍ（整数）ビットデータの最上位ビットを上位側へ複写
することによって前記Ｍビットデータのデータ幅をＮビ
ットに拡張する符号拡張器と、Ｍビットデータの上位側
にゼロ値を発生させることによって前記Ｍビットデータ
のデータ幅をＮビットに拡張するゼロ拡張器と、与えら
れた命令に従って演算処理を行う演算器と、前記命令に
含まれるディスティネーションレジスタの種別を判別す
る判別手段と、前記命令がＭビットの即値データを含む
場合、前記判別手段において、前記第１レジスタと判別
されたときには、前記即値データを前記ゼロ拡張器に出
力し、前記第２レジスタと判別されたときには、前記即
値データを前記符号拡張器に出力するように前記第１レ
ジスタ、前記第２レジスタ及び前記演算器を制御する命
令制御手段とを備える。

【００２１】請求項２の発明に係るデータ処理装置は、
請求項１の発明に対し、第１レジスタが、メモリのアド
レスデータを格納するアドレスレジスタであり、第２レ
ジスタが、命令のデータオペランドを格納するデータレ
ジスタである。請求項３の発明に係るデータ処理装置
は、請求項１又は２の発明に対し、即値データのビット
幅Ｍが、２のベキ乗である。

【００２２】請求項４の発明に係るデータ処理方法は、
整数Ｎビット幅の第１及び第２レジスタに対してアクセ
スするＮより小さい整数Ｍビット幅の即値データを指定
した命令に従って所定の演算を行うデータ処理方法であ
って、前記命令に含まれるディスティネーションレジス
タの種別を判別する判別ステップと、前記判別ステップ
において、前記第１レジスタと判別されたときには、前
記即値データをＭビットデータの上位側にゼロ値を発生
させることによって前記Ｍビットデータのデータ幅をＮ
ビットに拡張し、前記第２レジスタと判別されたときに
は、前記即値データをＭビットデータの最上位ビットを
上位側へ複写することによって前記Ｍビットデータのデ
ータ幅をＮビットに拡張するデータ拡張ステップと、前
記データ拡張ステップでＮビット幅に拡張された即値デ
ータを用い、前記命令に従って所定の演算処理を行う演
算ステップとを備える。

【００２３】請求項５の発明に係るデータ処理方法は、
請求項４の発明に対し、前記第１レジスタは、メモリの
アドレスデータを格納するアドレスレジスタであり、前
記第２レジスタは、前記命令のデータオペランドを格納
するデータレジスタである。請求項６の発明に係るデー
タ処理方法は、請求項４又は５の発明に対し、前記即値
データのビット幅Ｍは、２のベキ乗である。

【００２４】

【作用】請求項１乃至請求項３の発明において、判別手
段はディスティネーションレジスタの種別を判別する。
命令制御手段は、前記命令がＭビットの即値データを含
む場合に、前記判別手段において、種別が第１レジスタ
と判別されたとき、即値データをゼロ拡張器に出力す
る。また、同様に第２レジスタと判別されたとき、即値
データを符号拡張器に出力する。ゼロ拡張器及び符号拡
張器は、与えられた即値データに対して、各々ゼロ拡張
及び符号拡張処理を行い、Ｍビット幅の即値データをＮ
ビット幅のデータに拡張する。その後、演算器は、拡張
された即値データを使用し、所定の演算処理を行う。

【００２５】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は、本発明の実施例によるデー
タ処理装置の全体構成を示すブロック図であり、図２は
その詳細ブロック図である。図１及び図２において、デ
ータ処理装置は、外部との命令及びデータ転送を制御す
るバス転送制御部１０１と、命令読み出し動作を制御す
る命令フェッチ部１０２と、命令を解読する命令解読部
１０３と、３２ビット幅のデータ演算を行う演算器１０
４と、演算器１０４が使用するデータを格納するレジス
タ１０５と、演算器１０４での演算結果に基づいて設定
されるフラグ群を格納するプログラム状態語１０６と、
分岐命令の場合に条件成立か不成立かを判断する分岐判
断部１０７と、実行中の命令アドレスを格納するプログ
ラムカウンタ１０８と、１６ビット入力データの最上位
ビットを符号拡張して３２ビットデータとして出力する
符号拡張器１０９と、１６ビット入力データの上位側１
６ビット分に値ゼロを発生させて３２ビットに拡張する
ゼロ拡張器１１０とを備えている。

【００２６】レジスタ１０５は、主としてデータを格納
する３２ビット幅の８個のレジスタＤ０〜Ｄ７からなる
データレジスタ群１０５ａと、主としてアドレスデータ
を格納する３２ビット幅の７個のレジスタＡ０〜Ａ６か
らなるアドレスレジスタ群１０５ｂとを備えている。以
上のように構成されたデータ処理装置について、その動
作を説明する。なお、図３は、主に命令解読部１０３の
処理フローを示している。

【００２７】まず、命令フェッチ部１０２は、バス転送
制御部１０１を起動し、外部のＲＯＭ等に格納されたプ
ログラムの命令を逐次読み出す。読み出されたプログラ
ムの命令は、命令フェッチ部１０２を介して命令解読部
１０３に出力される。図３を参照して、命令解読部１０
３は、読み出された命令を解読する（ステップＳ１
０）。命令の解読動作において、算術演算、論理演算、
レジスタ間転送、メモリ、分岐等の命令の種類を示すオ
ペレーションコード及びデータ、即値データ、レジスタ
番号、メモリアドレス等の演算数（オペランド）が解読
される。この解読結果に従って、この命令が３２ビット
より短いビット幅の即値データを指定しているか否かを
判断する（ステップＳ２０）。短いビット幅の即値デー
タを指定していれば、次のステップＳ３０に進み、指定
していなければステップＳ４０に進む。

【００２８】短いデータ幅の即値データが検出される
と、この命令が指定するアクセス先レジスタ（ディステ
ィネーションレジスタ）がデータレジスタ群１０５ａに
あるかアドレスレジスタ群１０５ｂにあるかを判別する
（ステップＳ３０）。さらに、制御信号発生部１０３ａ
は、解読された命令の内容及びアクセス先のレジスタの
種別に応じて演算器１０４、符号拡張器１０９、ゼロ拡
張器１１０に制御信号を出力する（ステップＳ４０）。

【００２９】ここで、命令の内容毎にデータ処理装置の
処理動作を説明する。（１）「データレジスタ群１０５ａまたはアドレスレジ
スタ群１０５ｂに属するレジスタ間のデータ転送、ある
いはこれらのレジスタに格納されたデータの演算」命令
の場合。（例えば、”ＭＯＶＥＤ０,Ｄ１”や”ＡＤ
ＤＡ０，Ａ１”等）前者では、ソースレジスタから読み出されたＮビット幅
のデータが指定されたレジスタ（ディスティネーション
レジスタ）に格納される。

【００３０】後者では、所定のレジスタから読み出され
た２つのＮビット幅のデータが演算器１０４に入力さ
れ、所定の演算がなされた後、指定されたレジスタに格
納される。（２）「Ｍビットの即値データをデータレジスタ群１０
５ａに格納し、あるいは演算する」命令の場合。（例え
ば、”ＭＯＶＩ＃Ｈ’００１０，Ｄ０”や”ＡＤＤＩ
＃Ｈ’００１０，Ｄ０”等）前者では、命令解読部１０３において、命令がＭビット
幅の即値データを指定し、かつディスティネーションレ
ジスタがデータレジスタ群１０５ａであることが解読さ
れる。この結果、Ｍビット幅の即値データは、符号拡張
器１０９でＮビット幅に拡張されて指定されたデータレ
ジスタへ格納される。

【００３１】後者では、上記と同様に、Ｍビット幅の即
値データは、符号拡張器１０９でＮビット幅に拡張され
て演算器１０４の一方に入力される。そして、所定の演
算が行われた後、指定されたデータレジスタへ出力され
る。（３）「Ｍビットの即値データをアドレスレジスタ群１
０５ｂに格納し、あるいは演算する」命令の場合。（例
えば、”ＭＯＶＩ＃Ｈ’００１０，Ａ０”や”ＡＤＤ
Ｉ＃Ｈ’００１０，Ａ０”等）前者では、命令解読部１０３において、命令がＭビット
の即値データを指定し、かつディスティネーションレジ
スタがアドレスレジスタ群１０５ｂであることが解読さ
れる。この結果、Ｍビット幅の即値データは、ゼロ拡張
器１１０でＮビット幅に拡張されて指定されたアドレス
レジスタへ出力される。

【００３２】後者では、同様にＭビット幅の即値データ
がゼロ拡張器１１０でＮビット幅にゼロ拡張されて演算
器１０４の一方に入力される。そして、所定の演算が行
われた後、指定されたアドレスレジスタ群１０５ｂへ出
力される。ここで、ゼロ拡張器１１０の動作について図
４を用いて説明する。ゼロ拡張器１１０は、Ｍビットで
表現される数値の最上位ビットが０、１のいずれであっ
ても、上位側へＮビットまで０を発生させて拡張する。

【００３３】さらに、この実施例によるデータ処理装置
について、特に、Ｍビット幅の即値データの処理動作を
具体例を用いて説明する。一例として、従来の装置の説
明に使用したものと同じ内容のプログラムの実行動作に
ついて説明する。図６は、従来の例を示す図８及び図１
１に対応するプログラムを示している。このプログラム
の内容を再記すると、図１０に示すように、３２ビット
でアドレス指定されるメモリの全アドレス空間の中で
Ｈ’８０００（Ｈ’は１６進数表記を示す）番地から
Ｈ’８１００番地までＨ’１０番地刻みに格納されてい
るメモリ上の１６個のデータを順次加算し、その和を
Ｈ’１０００００００番地へ書き出す処理を示してい
る。以下、図６に従って図１〜図５を参照して説明す
る。命令（１）：データレジスタＤ０をクリアする。命令（２）：アドレスレジスタＡ０に３２ビットの即値
データＨ’００００８０００を設定する。

【００３４】図３を参照して、命令解読部１０３は、こ
の命令を解読する（ステップＳ１０）。そして、１６ビ
ット表記の即値データＨ’８０００を使用していること
を判別する（ステップＳ２０）。さらに、アドレスレジ
スタ群１０５ｂへのデータ格納命令であることを判別す
る（ステップＳ３０）。したがって、命令解読部１０３
は、制御信号発生部１０３ａによって、ゼロ拡張器１１
０に制御信号を発する（ステップＳ４０）。ゼロ拡張器
１１０は、制御信号に従って１６ビットの即値データ
Ｈ’８０００を３２ビットデータＨ’００００８０００
にゼロ拡張し、アドレスレジスタＡ０にロードする。命令（３）：アドレスレジスタＡ０で指定されるメモリ
の内容をデータレジスタＤ１に格納する。命令（４）：データレジスタＤ１に格納されたデータを
データレジスタＤ０に格納されたデータに加算し、デー
タレジスタＤ０に格納する。命令（５）：アドレスレジスタＡ０に格納されたデータ
に即値データＨ’００１０を加算し、アドレスレジスタ
Ａ０に格納する。

【００３５】この命令は１６ビットの即値データＨ’０
０１０を使用している。そして、アドレスレジスタＡ０
へのデータ格納を指示している。したがって、命令解読
部１０３は、制御信号発生部１０３ａによって、先ずゼ
ロ拡張器１１０に制御信号を発する。ゼロ拡張器１１０
は、制御信号に従って１６ビットの即値データＨ’００
１０を３２ビットデータＨ’００００００１０にゼロ拡
張し、演算器１０４の一方に出力する。

【００３６】また、制御信号発生部１０３ａからの制御
信号を受けて、アドレスレジスタＡ０は、格納されたデ
ータＨ’００００８０００を読み出し、演算器１０４の
他方に出力する。さらに、演算器１０４は、入力された
２つの３２ビットデータ（Ｈ’００００８０００、Ｈ’
００００００１０）を加算し、加算結果をアドレスレジ
スタＡ０に格納する。命令（６）：上記の算出データと即値データＨ’８１０
０とを比較する。

【００３７】この命令は、１６ビットの即値データＨ’
８１００を使用している。そして、アドレスレジスタＡ
０のデータとの比較を指示している。したがって、制御
信号発生部１０３ａは、先ずゼロ拡張器１１０に制御信
号を発する。ゼロ拡張器１１０は、制御信号に従って１
６ビットの即値データＨ’８１００を３２ビットデータ
Ｈ’００００８１００にゼロ拡張し、演算器１０４の一
方に出力する。

【００３８】また、アドレスレジスタ１０５ｂは、制御
信号発生部１０３ａからの制御信号を受けて、アドレス
レジスタＡ０から格納データ（Ｈ’００００８０１０）
を読み出し、演算器１０４の他方側に出力する。演算器
１０４は、入力された２つの３２ビットデータを比較す
る。命令（７）：比較結果に基づいて、小さければラベルＡ
で示す命令（３）へ戻り、等しいかまたは大きければ命
令（８）へ進むように判断する。

【００３９】命令（３）から命令（７）で記述されるル
ープ処理は、アドレスレジスタＡ０の値がＨ’００００
８０００から始めてＨ’００００００１０ずつ更新さ
れ、Ｈ’００００８１００になるまで繰返される。この
ために、１６回の加算結果がデータレジスタＤ０に格納
された後、命令（８）へ進む。命令（８）：データレジスタＤ０の内容をメモリのＨ’
１０００００００番地へ格納する。

【００４０】このように、命令（２）及び命令（６）に
おいて使用した即値データは、図１０に示すメモリの先
頭から２の１６乗のアドレス空間のアドレスデータを１
６ビット表記で指定することができる。このために、３
２ビット表記する必要のある従来例に比べて、命令
（２）、（６）の２ステップにおいて即値データの記述
がそれぞれ２バイト（１６ビット）分短くなる。その結
果、上記例のプログラムの場合には、従来例に比較して
プログラムサイズを４バイト小さくすることができる。

【００４１】さらに、同一バスで命令とデータがアクセ
スされる構成のデータ処理装置においては、プログラム
サイズの削減は、命令獲得のためのバスアクセスと命令
実行に伴うデータアクセスのためのバスアクセスとの競
合を減少させることになり、実行速度の向上に寄与する
ことができる。なお、上記実施例においては、３２ビッ
トのアドレスレジスタを有するデータ処理装置に対し
て、１６ビットの即値データの処理について説明した
が、この例に限定されるものではなく、１６、３２等Ｎ
ビットデータの格納が可能なアドレスレジスタに対し
て、４、８、１６等Ｍ（Ｍ＜Ｎ）ビットの即値データの
処理に適用することができる。

【００４２】

【発明の効果】このように、本発明は、即値データを含
む命令が与えられた場合に、即値データがアクセス対象
とするレジスタの種別に応じて、ゼロ拡張及び符号拡張
のいずれかを判別してデータ拡張した後、所定の演算処
理を行うように構成されているので、Ｎビットで表現さ
れる全アドレス空間のＭＳＢが”１”のアドレス空間に
あるデータをアクセスするための即値データとして、Ｎ
より小さいＭビットの即値データを指定することができ
る。これにより、即値データの表記が簡略化され、プロ
グラムサイズを小さくすることができる。

【図面の簡単な説明】

【図１】本発明の実施例によるデータ処理装置の全体構
成を示すブロック図である。

【図２】図１に示すデータ処理装置の主要部の構成を示
すブロック図である。

【図３】本実施例のデータ処理装置の命令解読部１０３
の処理を示す処理フロー図である。

【図４】ゼロ拡張器の動作を概念的に示す説明図であ
る。

【図５】符号拡張器の動作を概念的に示す説明図であ
る。

【図６】本実施例のデータ処理装置に使用されるプログ
ラム例を示す説明図である。

【図７】従来の第１例におけるデータ処理装置の構成を
示すブロック図である。

【図８】図７に示す従来のデータ処理装置に使用される
プログラム例を示す説明図である。

【図９】図８に示すプログラムの動作を説明するフロー
チャートである。

【図１０】データ処理装置が使用するメモリ空間を模式
的に示す説明図である。

【図１１】従来の第２例によるプログラム例を示す説明
図である。

【符号の説明】

１０３命令解読部１０３ａ制御信号発生部１０４演算部１０５レジスタ１０５ａデータレジスタ群１０５ｂアドレスレジスタ群１０９符号拡張器１１０ゼロ拡張器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平４−172533（ＪＰ，Ａ) 特開昭62−259140（ＪＰ，Ａ) 特開昭55−72255（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 9/30 G06F 7/00 G06F 9/34

Claims

(57)【特許請求の範囲】

【請求項１】即値データを指定した命令に従って所定
のデータ演算を行うデータ処理装置であって、整数Ｎビット幅を有する第１レジスタと、Ｎビット幅を有する第２レジスタと、Ｎより小さいＭ（整数）ビットデータの最上位ビットを
上位側へ複写することによって前記Ｍビットデータのデ
ータ幅をＮビットに拡張する符号拡張器と、Ｍビットデータの上位側にゼロ値を発生させることによ
って前記Ｍビットデータのデータ幅をＮビットに拡張す
るゼロ拡張器と、与えられた命令に従って演算処理を行う演算器と、前記命令に含まれるディスティネーションレジスタの種
別を判別する判別手段と、前記命令がＭビットの即値データを含む場合、前記判別
手段において、前記第１レジスタと判別されたときに
は、前記即値データを前記ゼロ拡張器に出力し、前記第
２レジスタと判別されたときには、前記即値データを前
記符号拡張器に出力するように前記第１レジスタ、前記
第２レジスタ及び前記演算器を制御する命令制御手段と
を備えた、データ処理装置。
【請求項２】前記第１レジスタは、メモリのアドレス
データを格納するアドレスレジスタであり、前記第２レジスタは、前記命令のデータオペランドを格
納するデータレジスタである、請求項１記載のデータ処
理装置。
【請求項３】前記即値データのビット幅Ｍは、２のベ
キ乗である請求項１または２記載のデータ処理装置。
【請求項４】整数Ｎビット幅の第１及び第２レジスタ
に対してアクセスするＮより小さい整数Ｍビット幅の即
値データを指定した命令に従って所定の演算を行うデー
タ処理方法であって、前記命令に含まれるディスティネーションレジスタの種
別を判別する判別ステップと、前記判別ステップにおいて、前記第１レジスタと判別さ
れたときには、前記即値データをＭビットデータの上位
側にゼロ値を発生させることによって前記Ｍビットデー
タのデータ幅をＮビットに拡張し、前記第２レジスタと
判別されたときには、前記即値データをＭビットデータ
の最上位ビットを上位側へ複写することによって前記Ｍ
ビットデータのデータ幅をＮビットに拡張するデータ拡
張ステップと、前記データ拡張ステップでＮビット幅に拡張された即値
データを用い、前記命令に従って所定の演算処理を行う
演算ステップとを備えた、データ処理方法。
【請求項５】前記第１レジスタは、メモリのアドレス
データを格納するアドレスレジスタであり、前記第２レジスタは、前記命令のデータオペランドを格
納するデータレジスタである、請求項４記載のデータ処
理装置。
【請求項６】前記即値データのビット幅Ｍは、２のベ
キ乗である請求項４または５記載のデータ処理方法。