JPH0348333A - プロセッサおよび描画プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、プロセッサに関し、特に，自プロセッサの命
令セット以外の命令の実行に関するものである． ３． ［従来の技術］ 従来の装置は、特開昭６１−９７７４８号公報に記載さ
れているように，プロセッサは，命令された計算結果を
得るための演算処理等を行なうマイクロマシーン（以下
、演算回路と呼ぶ．）と，演算回路を制御するマイクロ
ルーチンを有し、命令（以下、オペコードという）に対
応した所望のマイクロルーチンを実行するために，所定
のマイクロルーチンの開始アドレスを、命令の各々に対
応づけている。

当然に，オペコードや，オペコードおよびオペランドデ
ータのフォーマットは，あらかじめプロセッサに定義さ
れている．この定義されたオペコードのセットを命令セ
ットと呼ぶ． プログラムを実行する場合、オペコードは、各々該プロ
セッサに定義されたフォーマットおよびコードでプロセ
ッサに与えられ，オペコードは，マッピング回路にて、
オペコードに対応したマイクロルーチンの開始マイクロ
アドレスにマッピングされる。そして、マッピングされ
たマイクロル一チンの処理を実行し，演算回路にて所望
の演算処理が為される． ［発明が解決しようとする課！］ 前記、従来例は，入力されるオペコードが，プロセッサ
に定義されているオペコードと同一機能であるが、異な
ったコードまたはフォーマットで作成されたオペコード
が，該プロセッサに入力された場合について考慮されて
いなかった．したがって、１のプロセッサ用に作成され
たプログラムの１部を，変更することなしに他のプロセ
ッサ用に作戊するプログラムに流用したい場合等におい
ても、実行を制御する演算回路に供給するマイクロルー
チンの開始アドレスを指定するオペコードのコードが固
定されているため、入力されるオペコードが、プロセッ
サに定義されているオペコードの機能と同一機能であっ
ても、オペコードのコードが異なる場合，対応する機能
のマイクロルーチンを呼びだすことが出来ないという問
題点があった． また、もし，オペコードのコードが同一でも、フォーマ
ットが異なるため，オペコードの機能と対応する機能を
実行するマイクロルーチンを呼びだすことが出来ないと
いう問題点があった．本発明は、所望の処理を行うべく
プロセッサに入力されたプログラムのオベコードが，プ
ロセッサに定義されているオペコードと異なったコード
またはフォーマットで作威されたものであっても、機能
が同一である場合には，支障なく実行できるプロセッサ
を提供することにある． ［課題を解決するための手段］ 前記目的を達或するために、本発明は，演算処理等を行
う演算手段と、演算手段を制御する複数のマイクロルー
チンを記憶した制御メモリと、入力された命令を、対応
するマイクロルーチンの開始アドレスに変換するマッピ
ング手段と，前記開始アドレスよりマイクロルーチンを
実行する手段とを有し、 入力された命令が，プロセッサ自身の命令セット内の命
令の有する機能と同一の機能を，異なるコードで示した
ものであるか否か判定する判定手段と、異なるコードで
示したものであると判定された場合に，入力された命令
のコードを同一の機能を有するプロセッサ自身の命令セ
ット内の命令のコードに変換する命令変換手段と，を備
えたプロセッサを提供する． また，前記プロセッサに，入力された命令が，プロセッ
サ自身の命令セット内の命令のフォーマットと、異なる
フォーマットのものであるか否かを判定するフォーマッ
ト判定手段と、異なるフォーマットのものである場合に
，入力された命令のフォーマットをプロセッサ自身の命
令セット内の命令のフォーマットに変換する命令フォー
マット変換手段を備えたものを提償する。

さらに，本発明は，前記口的達成のために、前記プロセ
ッサに．変換する命令のオペランドデータのフォーマッ
トをプロセッサ自身のオペランドデータのフォーマット
に変換するデータ変換手段を備えたものである。

また，あわせて、本発明は、描画処理等を行う描画演算
手段と，描画演算手段を制御する複数のマイクロルーチ
ンを記憶した制御メモリと，入方された命令を、対応す
るマイクロルーチンの開始アドレスに変換するマッピン
グ手段と，前記開始アドレスよりマイクロルーチンを実
行する手段とを有し， 人力された命令が、描画プロセッサ自身の命令セット内
の命令の有する機能と等価の機能を，異なるコードで示
したものであるか否か判定する判定手段と、異なるコー
ドで示したものであると判定された場合に、入力された
命令のコードを等価の機能を有する描画プロセッサ自身
の命令セッ１・内の命令のコードに変換する命令変換手
段と、を備えた描画プロセッサを提供する． また，前記描画プロセッサに，入方された命令が，描画
プロセッサ自身の命令セット内の命令のフォーマットと
，異なるフォーマットのものであるか否かを判定するフ
ォーマット判定手段と，異なるフォーマットのものであ
る場合に、入力された命令のフォーマットを描画プロセ
ッサ自身の命令セット内の命令のフォーマットに変換す
る命令フォーマット変換手段を備えた描画プロセッサを
も提供する。

また，さらに、前記描画プロセッサに、変換する命令の
オペランドデータのフォーマットを描画プロセッサ自身
のオペランドデータのフォーマットに変換するデータ変
換手段を備えたものをも提供する． なお、前記の命令変換手段は、入力された命令とプロセ
ッサ白身の命令セット内の命令とのコードの変換テーブ
ルを記録したメモリを備えることが望ましく、前記命令
フォーマット変換手段は、入力された命令とプロセッサ
自身の命令セット内の命令とのフォーマットの変換テー
ブルを記録したメモリを備えることが望ましく．前記の
データ変換手段は、変換する命令のオペランドデータと
プロセッサ自身のオペランドデータとのフォーマットの
変換テーブルを記録したメモリを備えることが，望まし
い． また、この場合、前記のプロセッサおよび描画プロセッ
サは，書替可能な前記メモリと，メモリを書き換える手
段とを具備することが望ましい。

［作　用］ 入力される命令が，プロセッサの命令七ッ１・のオペコ
ードと，コードおよびフォーマットが異なる場合が有り
、また、そのオペランドデータのフォーマットが、プロ
セッサの命令セットのオペコードに対応するフォーマッ
トと異なる場合が有るプロセッサへ，本発明を適用した
例を，本発明の１態様として説明する． まず、プロセッサの有する命令セットと、実行しようと
するプログラムがターゲッ］・とする自プロ゛セッサ以
外のプロセッサの命令セッ１−のコードおよびフォーマ
ットとを、機能により対応づけメモリに変換テーブルと
して記録する。なお、この変換テーブルは、必要に応じ
て書き換える，プロセッサの命令セットのオペコードと
，コードまたはフォーマットが異なるオベコードを有す
るプログラムが実行されると、判定手段，および、フォ
ーマット判定手段は，その旨、各々のオペコードについ
て判定する．命令変換手段、および、命令フォーマット
変換手段は．判定手段またはフォーマット判定手段にて
，プロセッサの命令セットのオペコードと，コードまた
はフォーマットが異なると判定された各々のオペコード
を，メモリに記録されている，オペコードと同一機能の
該プロセッサの命令セットのオペコードとの一覧である
変換テーブルにより，該プロセッサの命令セットのオペ
コードの、コードおよびフォーマットに変換する。

さらに，データ変換手段は．変換されるオペコードのオ
ペランドデータを、自プロセッサの命令セットのオペコ
ードに対応するフォーマットに変換する． 演算回路を制御する前記マッピング手段は、オペコード
の機能を実行するマイクロルーチンの開始アドレスを、
変換されたオペコードよりマッピングする。

以上のように，入力されたオベコード，および，そのオ
ペランドデータは，マッピング手段、マイクロルーチン
，および、演算回路が処理できるコ一ドおよびフォーマ
ットに変換されるため，該プロセッサの命令セットのオ
ペコードと、コートまたはフォーマットが異なるオペコ
ードを有するプログラムが実行されたときでも、従来の
プロセッサと同様に処理が行える． また、描画プロセッサ等においては、オペコードの示す
機能が、描線等の定性的なマクロ機能であることがあり
，その場合は，厳密に同一機能でなくとも，等価機能で
代替できる。

そこで，描画プロセッサにおいては，その機能が描画プ
ロセッサに命令セットの機能中に存７Ｅシない場合には
，入力されたオペコードを、描画プロセッサの命令セッ
ト中、入力されたオペコードの機能と代替可能な等価機
能を有するオペコードに変換する． また、さらに，入力された命令のオペランドデータの形
式の不足やデータ系列を．補いまたは変換して，演算処
理可能のデータとすることにより、プロセッサの有する
命令セットのオペコードの機能の代替可能範囲を拡張し
、オペランドの変換機能を拡張する． さらに、メモリに記憶される変換テーブルのデータを必
要に応じてプログラマブルに更新することにより，前記
のターゲットとするプロセッサをプログラマブルに変更
できる。

［実施例］ 以下，本発明の一実施例を，第１図から第４図を参照し
て説明する． 第１図は、本発明に係る描画プロセッサの描画処理部の
構成を示すブロック図である．図中，ｉｏｏは，演算の
種類を指定するオペコード１０１と、演算が施されるオ
ペランドデータ１０２を含む入力プログラムを示す． １０３は、命令を一時記憶する命令レジスタ、１０４は
、変換テーブルであり、入力されたオペコード１０１を
、描画処理部特有のオペコード１０７に変換し、オペコ
ード１０７用のデータフォーマットにデータ１０２を変
換するための制御信号を生成する．さらに、命令１００
が、自描画プロセッサ用の命令か否かをオペレーション
コード１０１より判定する． ｌ０５は，セレクタであり、入力されたプログラムｌＯ
Ｏが自描画プロセッサ用の命令であるときには、オペコ
ード１０１を有効とし、オペコード１１０として出力し
，自描画プロセッサ自身以外の、他の描画プロセッサ用
の命令であるときには，オペコード１０７を有効として
オペコード１１０として出力する． １０６は，データバス回路であり，入力されたプログラ
ム１００のオペランドデータ１０２を，自描画プロセッ
サ用のオペランドのデータフォーマットに変換する回路
である． １１１は，マッピング回路でありオペコード１１０を入
力して、対応するマイクロルーチンの開始アドレスをマ
ッピングする． １１２は、マイクロルーチン内の一命令を読みだすマイ
クロアドレスを一時記憶するマイクロアドレスレジスタ
であり、一命令が読みだされる度に，更新される． １１４は，制御メモリであり所望の命令を実行するため
の、マイクロプログラムデータより成る複数のマイクロ
ルーチンを記憶している．１１５は，マイクロプログラ
ムを順次読み出す、インクリメント回路である。

１１６は、マイクロルーチン内の読みだされたマイクロ
プログラムデータを一時記憶し、命令１１８を実行する
ための制御信号を生戒するマイクロ命令レジスタである
． １１７は、演算回路でありマイクロルーチンのマイクロ
プログラムの命令に従い演算を実際に行う制御回路であ
る。

１２１は，演算結果を一時記憶する出力データレジスタ
であり，描画データ１２２を出力する．第２図に、第１
図で示した変換テーブル１０４の構威の一例を示す． 図中，２００は、入カパッファであり、オペコードを解
釈するデコーダ２０１と，オペコードが自描画プロセッ
サ用のオペコードか否かを判定した結果を記憶するフラ
グ２０２とから構成される．２０５Ａ，２０５Ｂ、２０
５Ｃ、〜２　０　５　ｎは，命令記憶回路であり，描画
処理部の有するオペコード２０３Ａ．２０３Ｂ．２０３
Ｃ．　〜２０３ｎと，データフォーマットコード２０４
Ａ．２０４Ｂ、２０４Ｃ、〜２　０　４　ｎが記憶され
ている． ２０６は、セレクタであり命令記憶回路２０５Ａ、２０
５Ｂ．２０５Ｃ、〜２０５ｎの出カデータを選択し、オ
ペコード１０７，データフォーマットコード１０８とし
て出力する．第３図に，前記第１図で示したデータバス
回路１０６の構或の一例を示す． 図中３００は，データフォーマット変換回路であり、入
力データ１０２のビットの並びを、所望の並びに変換し
出力する回路である． ３０３は，ＡＬＵであり演算回路１１７で演算が施され
るためのデータ要素の前処理を行う。

第４図は，前記第３図で示したデータフォーマット変換
回路３００の一例を示したものである．第４図ａは，４
ビットデータの変換回路である。

図中、４００Ａ，４００Ｂ、４００Ｃ、４００Ｄはセレ
クタである． ４０１は、データフォーマットコード１０８を解釈する
デコーダであり，選択信号４０２Ａ，４０２Ｂ．４０２
Ｃを生成する． 第４図ｂ，　ｃ，　ｄは，各選択信号４０２Ａ，４０２
Ｂ．４０２Ｃが有効とむったときのデータの各ビットの
変換状態を示したものである。

以下、本実施例の動作を説明する。

第１図において、命令１００は、命令レジスタ１０２で
一時記憶された後、オペコード１０１と、オペランドデ
ータ１０２に分割される，オペコード１０１は，変換テ
ーブル１０４、および，セレクタ１０５に，またオペラ
ンドデータ１０２は、データバス回路１０６にそれぞれ
入力される．変換テーブル１０４では，第２図に示すよ
うにオペコード１０１を入カバツファ２００で受付後、
デコーダ２０１でオペコード１０１を解釈する．つまり
，入力されたオペコード１０１が，自描画プロセッサ用
のオペコードが否かを判断し，その結果を，フラグ２０
２にセットする．さらに入力されたオペコード１０１が
，自描画プロセッサ用のオペコードでない場合には、セ
レクタ２０６の選択信号２０７を生成して、入力された
オペコード１０１の，等価機能を有する自描画プロセッ
サ用のオペコード２０３Ａ、２０３Ｂ．２０３Ｃ〜２０
３ｎと，その自描画プロセッサ用のデータフォーマット
への変換を指示するフオーマッ１・コード２０４Ａ、２
０４Ｂ、２　０　４　Ｃ　〜２　０　４　ｎが記憶され
ている命令記憶回路２０５Ａ、２０５Ｂ、２０５Ｃ〜２
０５ｎの記憶データを選択する．これにより、描画プロ
セッサに入力されたオペコード１０１の所望する演算が
可能となるようにする。

なお，この自描画プロセッサ用のオペコードと，フォー
マットコードは，分離して記憶しておき、デコーダ２０
１がオベコード１０１の解釈にしたがい、別々に指定し
てもよい。

なお，前記フラグ２０２の出力データは、第１図セレク
タ１０５とデータパス回路１０６の選択信号１０９とな
るので，自描画プロセッサ特有の命令だけが入力される
場合、または、自描画プロセッサ特有の命令以外の命令
だけが入力される場合は、フラグは、固定しておいても
良い．第１図のセレクタ１０５は，選択信号１０９によ
り，命令１００が含んでいたオペコード１０１と変換テ
ーブル１０４で変換されたオペコード１０７の選択を行
なう．すなわち、選択信号１０９により自描画プロセッ
サ用の命令の時は，オペコード１０１を有効とし、自描
画プロセッサ以外の，他の描画プロセッサ用の命令の時
は，オペコード１０７を有効としてオペコード１１０と
して選択する。

オペコード１１０は，マッピング回路１１１で制御メモ
リ１１４の有するマイクロルーチンの開始アドレスにマ
ッピングされる．この開始アドレスの値はマイクロアド
レスレジスタ】１２に一時記憶され，その値よりマイク
ロルーチン内の一命令は順次読み出される． 次に、前記データバス回路１０６について説明する． データパス回路は、たとえば，自描画プロセツサの直線
描画の命令が，データに始点と終点を備えてあるもので
ある場合に，終点だけ備え，始点は描画プロセッサ内に
設定してあるデータを使用する命令が入力されたときに
、不足分のデータを描画プロセッサ内部よりロードし、
補うといった機能を有する． この機能により，自描画プロセッサの直線描画の命令で
，入力された直線描画の異なる命令を実行可能とする． データバス回路１０６の動作を第３図より説明する． 一例として、描画プロセッサの直線描画の命令の処理ア
ルゴリズムが，始点と終点を含み、かつ、各点は絶対座
標で指定されるオペランドデータを必要とするときに、
実行されたプログラムが，自描画プロセッサ以外の他の
描画プロセッサ用に作成されたプログラムであり、かつ
プログラムに含まれている直線を描画する命令のオペラ
ンドデータが、始点を描画プロセッサ内の状態データと
する終点データだけを含み、また，その終点が始点に対
する相対座標で指定されている場合について、詳細に説
明する。

データパス回路１０６には、データ１０２とデータ１１
９が入力される．データ１１９は，描画プロセッサの状
態を示すデータであり、この例では，始点を示す位置デ
ータである。

データ１０２は，データフォーマット変換回路３００に
入力され変換される。

この場合、まず、セレクタ３０５は，＃記始点を示す位
置データ１１９を有効とし， ＡＬＵ３０３に送る。ＡＬｔＪ３０３は、このデータを
、そのまま始点データ３０４として第１図の入力レジス
タ１２０に出力する． 次に、前記始点データ３０４をセレクタ３０５で，デー
タフォーマット変換回路３００で変換された終点の相対
位置を示すデータ３０１をセレクタ３０２で選択し、Ａ
ＬＵ３０３に送る．ＡＬＵ３０３は，この２のデータよ
り絶対座標系の終点データ３０４を演算し，終点データ
３０４として、第１図の入力レジスタ１２０に出力する
．また、入力データレジスタ１２０に一時記憶されたデ
ータは，演算回路１１７において、随時必要なときに演
算を施すために読み出される．以上のように，データバ
ス回路１０６により、オペランドデータの形式の不足の
補完や，データの座標系列を変換を行うことにより，プ
ロセッサの有する命令セットのオペコードの機能の代替
可能範囲を拡張し、オペランドの変換機能を拡張する． なお，データ１１９と，セレクタ３０２，３０５を適宜
、制御することにより，オペランドデータの特殊ビット
の補充や、キャラクタコード系列の変換等を、必要に応
じて行っても良い。

次に、データバス回路中のデータフォーマット変換回路
３００の動作を，第４図を用いて説明する． 第４図ａは、４ビットデータの変換回路であり，デコー
ダ４０１は、データフォーマットコード１０８を解釈し
、選択信号４０２Ａ．４０２Ｂ、４０２Ｃを生威し，セ
レクタ４００Ａ、４００Ｂ、４００Ｇ．４００Ｄを制御
し，入力データ１０２の各ビットを選択し、データ３０
１に出力する．第４図ｂ．ｃ．　ｄに各選択信号４０２
Ａ．４０２Ｂ，４０２Ｃが有効となったときのデータの
各ビットの変換状態を示す． 第４図ｂは．選択信号４０２Ａが有効となったとき、つ
まり，無変換状態である．第４図Ｃは、選択信号４０２
Ｂが有効となったとき，つまり、隣接ビットの変換状態
である．第４図ｄは，選択信号４０２Ｃが有効となった
とき、つまり、上位ビッ１・と下位ビットの総入れ替え
状態を示したものである． 第４図では，４ビット構成のデータについて説明したが
，４ビット以外の複数のビット構成のデータでも同様に
実現できる． また、このデータフオマット変換回路は，披変換データ
と前記データフォーマットコードを、そのアドレスに、
変換データをその記録データとするメモリによって実現
しても良い。この場合、後術する変換テーブル１０１の
構成と同様に構威することかが望ましい． 以上，説明したように，これらの処理により、自描画プ
ロセッサ以外の，他の描画プロセッサ用に作成されたプ
ログラムを変更することなく描画プロセッサでの実行を
可能となる． 第５図に、第１図で示した変換テーブル１０１を，ＤＲ
ＡＭ　（Ｄｙｎａｍｉｃ　Ｒａｎｄｏａ＋　Ａｃｃｅｓ
ｓ　Ｍｅｍｏｒｙ）で構成した場合の例を示す． ５００は、アドレスバスであり，５０１は、データパス
であり、図示していない描画プロセッサ全体の制御部と
のバスであるシステムバスとのインタフェースをとる。

５０２は，選択信号であり、５０３のセレクタに入力さ
れる。５０４はＤＲＡＭであり、第２図で示したオペコ
ード２０３Ａ．２０３Ｂ、２　０　３　Ｃ　〜２　０　
３　ｎと，データフォーマットコード２０４Ａ、２０４
Ｂ．２０４Ｃ〜２０４ｎと等価なデータを記憶する。

５０６は　ＤＲＡＭＩＪ御信号であり ＤＲＡＭ５０４に記憶されるデータの書き込み読みだし
制御を行なう．５０７は、出力データバスである． 次に第Ｓ図の動作の説明をする．ユーザは，該自描画プ
ロセッサ用のオペコードおよびデータフォーマットコー
ドの一覧と、自描画プロセッサ以外の他の描画プロセッ
サ用のオペコードの一覧の対応を参照する変換テーブル
の内容を変更するため，アドレスパス５００とデータバ
ス５０１を介してＤＲＡＭ５０４にアクセスする。

この時，セレクタ５０３は、選択信号５０２によりアド
レスバス５００を有効として ＤＲＡＭ５０４のアドレス５０８に出力する゜。

さらにユーザは、アドレスバス５００に、実行するプロ
グラムで用いられるオペコードとデータフォーマットコ
ードを入力し、データパス５０１には、自描画プロセッ
サ内に定義されているオペコードとデータフォーマット
コードを入力して、ＤＲＡＭ５０４に記憶させる． また、プログラムが実行されて命令が描画プロセッサに
入力されたときは、セレクタ５０３は、選択信号５０２
により、オペコード１０１を有効として、ＤＲＡＭ５０
４のアドレス５０８に出力する． この時、ＤＲＡＭ５０４に記憶されたデータが出力デー
タバス５０７に出力される。この出力データ５０７は、
第１図に示したオペコード１０７，データフォーマット
コード１０８、選択信号１０９を含んでいる． 以上の動作により，実行されたプログラムの命令が自動
的にエミュレートされる． なお、さらに前記のＤＲＡＭをＳ　ＲＡＭ（Ｓｔａｔｉ
ｃ　Ｒａｎｄｏｓ＋　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）に
置き換えた６場合でも同様の回路構戒である。

また、ＲＯＭ　（Ｒｅａｄ　　Ｏｎｌｙ　　Ｍｅｎ＋ｏ
ｒｙ）Ｅ　Ｐ　Ｒ　Ｏ　Ｍ　　（ＩＥｒａｓａｂｌｅ　
　ａｎｄ　　Ｐｒｏｇｒａｎｖａｂｌｅ　　ＲＣａｄＯ
ｎｌｙ　Ｍｅｎ＋ｏｒｙ）にも置き換え可能であるが、
この場合は，ユーザは、メモリの内容を任意に書き替え
ることはできず，適宜、自描画プロセッサ以外のターゲ
ットとする他の描画プロセッサの命令セット用のデータ
が記憶されたＲＯＭ．ＥＰＲＯＭに書き換えることにな
るが，回路の構成としては、ＤＲＡＭで構成した場合と
同様の回ｉ＆構成で実現できる． 以上説明してきたように、本実施例によれば、等価機能
を有する他の描画プロセッサ用に作成されたプログラｌ
１は、内容を変更することなく、本発明の描画プロセッ
サでの実行時に自動的に描画プロセッサ用の命令への変
換を行なわれるので、等価機能を有する描画プロセッサ
における異機種間の互換性をとることが容易にできる．
また、前記変換テーブル１０４や，データフォーマット
変換回路３００を書替可能なメモリで構或することによ
り、ユーザが、随時、任意にプログラムすることができ
、さらに、自描画プロセッサ以外の他の描画プロセッサ
用の命令セットを常に記憶しておく必要がなくなる． また，このメモリをＥＰＲＯＭで構成することにより、
処理速度が高速化し、かつ，ユーザが任意に変換内容を
決定できるようになる．また、この書替可能なメモリを
ＳＲＡＭで構成することで、処理速度の高速化が図れる
．なお．本実施例では，描画プロセッサを例に説明した
が、描画プロセッサ以外のプロセッサにおいても同様に
実現できる． ［発明の効果］ 以上のように本発明によれば、所望の処理を行うべくプ
ロセッサに入力されたプログラムのオペコードの機能が
，プロセッサに定義されているオペコードの機能と同一
である場合には、異なったフォーマットまたはコードで
作成されたものであっても、支障なく実行できるプロセ
ッサを提０（することができる． また、あわせて、プロセッサに入力されたプログラムの
オペコードの機能が，プロセッサに定義されているオペ
コードの機能と等価である場合には、異なったフォーマ
ットまたはコードで作威されたものであっても，支障な
く実行できる描画プロセッサを提供することができる。

【図面の簡単な説明】

第１図は，本発明の一実施例の描画プロセッサの描画処
理部の構或を示すブロック図，第２図は、変換テーブル
の構成の一例を示すブロック図、第３図は、データパス
回路の構威の一例を示すブロック図，第４図は、データ
フォーマット変換回路の構或の一例を示すブロック図，
第５図は、変換テーブルの構成の一例を示すブロック図
である．０３・・・命令レジスタ，１０４・・・変換テ
ーブル、０５・・・セレクタ，１０６・・・データパス
回路、ｌ１・・・マッピング回路， １２・・・マイクロアドレスレジスタ、１４・・・制御
メモリ， １６・・・マイクロ命令レジスタ， １７・・・演算回路、１２０・・・入力データレジスタ
，２２・・・出力データレジスタ．

Claims (1)

1. 【特許請求の範囲】 １、演算処理等を行う演算手段と、演算手段を制御する
   複数のマイクロルーチンを記憶した制御メモリと、入力
   された命令を、対応するマイクロルーチンの開始アドレ
   スに変換するマッピング手段と、前記開始アドレスより
   マイクロルーチンを実行する手段とを有するプロセッサ
   であって、 入力された命令が、プロセッサ自身の命令セット内の命
   令の有する機能と同一の機能を、異なるコードで示した
   ものであるか否か判定する判定手段と、異なるコードで
   示したものであると判定された場合に、入力された命令
   のコードを同一の機能を有するプロセッサ自身の命令セ
   ット内の命令のコードに変換する命令変換手段と、を有
   することを特徴とするプロセッサ。 ２、演算処理等を行う演算手段と、演算手段を制御する
   複数のマイクロルーチンを記憶した制御メモリと、入力
   された命令を、対応するマイクロルーチンの開始アドレ
   スに変換するマッピング手段と、前記開始アドレスより
   マイクロルーチンを実行する手段とを有するプロセッサ
   であって、 入力された命令が、プロセッサ自身の命令セット内の命
   令のフォーマットと、異なるフォーマットのものである
   か否かを判定するフォーマット判定手段と、異なるフォ
   ーマットのものである場合に、入力された命令のフォー
   マットをプロセッサ自身の命令セット内の命令のフォー
   マットに変換する命令フォーマット変換手段を有するこ
   とを特徴とするプロセッサ。 ３、請求項１または２記載のプロセッサであって、変換
   する命令のオペランドデータのフォーマットをプロセッ
   サ自身のオペランドデータのフォーマットに変換するデ
   ータ変換手段を有することを特徴とするプロセッサ。 ４、描画処理等を行う描画演算手段と、描画演算手段を
   制御する複数のマイクロルーチンを記憶した制御メモリ
   と、入力された命令を、対応するマイクロルーチンの開
   始アドレスに変換するマッピング手段と、前記開始アド
   レスよりマイクロルーチンを実行する手段とを有する描
   画プロセッサであって、 入力された命令が、描画プロセッサ自身の命令セット内
   の命令の有する機能と等価の機能を、異なるコードで示
   したものであるか否か判定する判定手段と、異なるコー
   ドで示したものであると判定された場合に、入力された
   命令のコードを等価の機能を有する描画プロセッサ自身
   の命令セット内の命令のコードに変換する命令変換手段
   と、を有することを特徴とする描画プロセッサ。 ５、描画処理等を行う描画演算手段と、描画演算手段を
   制御する複数のマイクロルーチンを記憶した制御メモリ
   と、入力された命令を、対応するマイクロルーチンの開
   始アドレスに変換するマッピング手段と、前記開始アド
   レスよりマイクロルーチンを実行する手段とを有する描
   画プロセッサであって、 入力された命令が、プロセッサ自身の命令セット内の命
   令のフォーマットと、異なるフォーマットのものである
   か否かを判定するフォーマット判定手段と、異なるフォ
   ーマットのものである場合に、入力された命令のフォー
   マットをプロセッサ自身の命令セット内の命令のフォー
   マットに変換する命令フォーマット変換手段を有するこ
   とを特徴とする描画プロセッサ。 ６、請求項４または５記載の描画プロセッサであつて、 変換する命令のオペランドデータのフォーマットをプロ
   セッサ自身のオペランドデータのフォーマットに変換す
   るデータ変換手段とを有することを特徴とする描画プロ
   セッサ。 ７、入力された命令とプロセッサ自身の命令セット内の
   命令とのコードの変換テーブルを記録したメモリを含む
   前記命令変換手段を有することを特徴とする請求項１、
   ３記載のプロセッサ、および、請求項４、６記載の描画
   プロセッサ。 ８、入力された命令とプロセッサ自身の命令セット内の
   命令とのフォーマットの変換テーブルを記録したメモリ
   を含む前記命令フォーマット変換手段を有することを特
   徴とする請求項２、３記載のプロセッサ、および、請求
   項５、６記載の描画プロセッサ。 ９、前記メモリは書替可能なメモリであり、かつ、該書
   替可能なメモリを書き換える手段を有することを特徴と
   する請求項７または８記載のプロセッサ。 １０、前記メモリは書替可能なメモリであり、かつ、該
   書替可能なメモリを書き換える手段を有することを特徴
   とする請求項７または８記載の描画プロセッサ。