JPS62271021A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS62271021A JPS62271021A JP11369186A JP11369186A JPS62271021A JP S62271021 A JPS62271021 A JP S62271021A JP 11369186 A JP11369186 A JP 11369186A JP 11369186 A JP11369186 A JP 11369186A JP S62271021 A JPS62271021 A JP S62271021A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- register
- memory
- address
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 27
- 230000004044 response Effects 0.000 claims 1
- 230000009466 transformation Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳７［１１な説明
〔産業上の利用分野〕
この発明は、情報処理に用いられるマイクロプロセッサ
のマイクロプログラム制御方式に関するものである。
のマイクロプログラム制御方式に関するものである。
従失、との釉のマイクロプログラム制御方式はプロセッ
サの動作モードに関わらず、全マイクロプログラムを単
一のメモリ空間に配列していた。
サの動作モードに関わらず、全マイクロプログラムを単
一のメモリ空間に配列していた。
〔発明が解決しようとする問題点〕゛
上述た従来のマイクロプログラム制御方式は、種々の動
作モードに対応したマイクロプログラムが単一のメモリ
空間内の別々のアドレスに割当てられていたため、動作
モードを多く持つプロセッサではマイクロプログラムを
アクセスするメモリ空間もよシ大きくしなければならな
いという問題点があった。
作モードに対応したマイクロプログラムが単一のメモリ
空間内の別々のアドレスに割当てられていたため、動作
モードを多く持つプロセッサではマイクロプログラムを
アクセスするメモリ空間もよシ大きくしなければならな
いという問題点があった。
この発明のマイクロプログラム制御方式は、版数の動作
モードを制（財）するマイクロプログラムを同一アドレ
スのマイクロプログラムメモリに格納し、また命令によ
りプロセッサの動作モード表示を変更可能にし、表示さ
れた動作モードに対応するマイクロプログラムメモリの
出力データのみを選択して取シ出し実行するようにした
ものである。
モードを制（財）するマイクロプログラムを同一アドレ
スのマイクロプログラムメモリに格納し、また命令によ
りプロセッサの動作モード表示を変更可能にし、表示さ
れた動作モードに対応するマイクロプログラムメモリの
出力データのみを選択して取シ出し実行するようにした
ものである。
この発明はマイクロプログラムメモリアドレスの信号線
数を少なくすることができ、ＬＳＩ化が容易になるうえ
、少ない命令数でよシ多様な処理が容易に可能になる。
数を少なくすることができ、ＬＳＩ化が容易になるうえ
、少ない命令数でよシ多様な処理が容易に可能になる。
図はこの発明に係るマイクロプログラム制御方式の一実
施例を示すブロック図である。同図において、１はプロ
セッサの動作モードを表示するものであシ、命令により
書換えられるレジスタ、２はこのレジスタ１により表示
された動作モードに対応した出力信号線３息〜３ｎを１
１′にするデコーダ、４はマイクロプロセッサメそりア
ドレスが送られるアドレス信号線、５＆〜５ｎは前記レ
ジスタ１に表示された動作上−ドに対応して設けられ、
前記アドレス信号線４を通して入力するマイクロプログ
ラムメモリアドレスによりアドレスされてマイクロプロ
グラムを出力するマイクロプログラムメモリ、６はアン
ド回路７１〜７ｎおよびオア回路８から構成され、前記
レジスタ１に表示された動作モードに対応するマイクロ
プログラムメモリ５ａ〜５ｎの出力データを選択して出
力信号＠９にマイクロプログラムメモリデータとして出
力するセレクタである。
施例を示すブロック図である。同図において、１はプロ
セッサの動作モードを表示するものであシ、命令により
書換えられるレジスタ、２はこのレジスタ１により表示
された動作モードに対応した出力信号線３息〜３ｎを１
１′にするデコーダ、４はマイクロプロセッサメそりア
ドレスが送られるアドレス信号線、５＆〜５ｎは前記レ
ジスタ１に表示された動作上−ドに対応して設けられ、
前記アドレス信号線４を通して入力するマイクロプログ
ラムメモリアドレスによりアドレスされてマイクロプロ
グラムを出力するマイクロプログラムメモリ、６はアン
ド回路７１〜７ｎおよびオア回路８から構成され、前記
レジスタ１に表示された動作モードに対応するマイクロ
プログラムメモリ５ａ〜５ｎの出力データを選択して出
力信号＠９にマイクロプログラムメモリデータとして出
力するセレクタである。
次に上記構成によるマイクロプログラム制御方式の動作
について説明する。まず、アドレス信号線４を通して種
々の動作モードを制御するマイクフ゛ロ ロブログラムを同じアドレスのマイクンフラムメモリ５
凰〜５ｎに格納する。そして、マイクロプロセッサの動
作モードを表示するレジスタ１が動作し、その出力信号
はデコーダ２によりブコードされる。したがって、この
デコーダ２はこのレジスタ１により表示された動作モー
ドに対応する出力信号線例えば出力信号線３鳳を１１′
にし、セレクタ６に出力する。したがって、このセレク
タ６のアンド回路７ムはゲートが開き、マイクロプログ
ラムメモリ ５１の出力データがこの開放されたアンド
回路７ａおよびオア回路８を通して出力信号線９にマイ
クロプログラムメモリデータとして出力することができ
る。このようにレジスタ１の内容を命令により書換える
ことにより、所望のマイクロプログラムメモリの出力デ
ータのみをセレクタ６により選択し、出力信号線９に出
力することができる。
について説明する。まず、アドレス信号線４を通して種
々の動作モードを制御するマイクフ゛ロ ロブログラムを同じアドレスのマイクンフラムメモリ５
凰〜５ｎに格納する。そして、マイクロプロセッサの動
作モードを表示するレジスタ１が動作し、その出力信号
はデコーダ２によりブコードされる。したがって、この
デコーダ２はこのレジスタ１により表示された動作モー
ドに対応する出力信号線例えば出力信号線３鳳を１１′
にし、セレクタ６に出力する。したがって、このセレク
タ６のアンド回路７ムはゲートが開き、マイクロプログ
ラムメモリ ５１の出力データがこの開放されたアンド
回路７ａおよびオア回路８を通して出力信号線９にマイ
クロプログラムメモリデータとして出力することができ
る。このようにレジスタ１の内容を命令により書換える
ことにより、所望のマイクロプログラムメモリの出力デ
ータのみをセレクタ６により選択し、出力信号線９に出
力することができる。
以上詳細に説明したように、この発明に係るマイクロプ
ログラム制御方式によれば、種々の動作モードを制御す
るマイクロプログラムを同じアドレスのマイクロプログ
ラムメモリに格納し、表示された動作モードに対応する
マイクロプログラムのみを選択して取出し実行すること
により、マイクロプログラムメモリアドレスの信号線数
を少なくすることができるので、 ＬＳＩ化の場合に、
端子数が少なく、小形化することができる。しかも、動
作モードを命令により変更できるので、少ない命令数で
より多様な処理が容易に可能となシ応用範囲が広く、か
つ量産効果が期待でき、経済的なプロセッサを実現する
ことができるなでの効果がある。
ログラム制御方式によれば、種々の動作モードを制御す
るマイクロプログラムを同じアドレスのマイクロプログ
ラムメモリに格納し、表示された動作モードに対応する
マイクロプログラムのみを選択して取出し実行すること
により、マイクロプログラムメモリアドレスの信号線数
を少なくすることができるので、 ＬＳＩ化の場合に、
端子数が少なく、小形化することができる。しかも、動
作モードを命令により変更できるので、少ない命令数で
より多様な処理が容易に可能となシ応用範囲が広く、か
つ量産効果が期待でき、経済的なプロセッサを実現する
ことができるなでの効果がある。
図はこの発明に係るマイクロプログラム？Ｊｌｌ Ｈ方
式の一実施例を示すブロック図である。 １１１−・・レジスタ、２１１・・・デコーダ、′ ３
＆〜３ｎΦ１１ｅ・出力信号線、４・・ｅ・アドレス信
号線、５＆へ５ｎ・・・・マイクロプログラムメモリ、
６・・φ・セレクタ、７轟〜７ｎ・・・・アンド回路、
８・・・・オア回路、９・Φ・・出力信号線。
式の一実施例を示すブロック図である。 １１１−・・レジスタ、２１１・・・デコーダ、′ ３
＆〜３ｎΦ１１ｅ・出力信号線、４・・ｅ・アドレス信
号線、５＆へ５ｎ・・・・マイクロプログラムメモリ、
６・・φ・セレクタ、７轟〜７ｎ・・・・アンド回路、
８・・・・オア回路、９・Φ・・出力信号線。
Claims (1)
- プロセッサのマイクロプログラム制御方式において、プ
ロセッサの動作モードを表示する手段と、複数の動作モ
ードを制御するマイクロプログラムを同一アドレスのマ
イクロプログラムメモリに格納する手段と、表示された
動作モードに対応するマイクロプログラムメモリの出力
データのみを選択して取出し実行する手段と、命令によ
りプロセッサの動作モード表示を変更する手段とを備え
たことを特徴とするマイクロプログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11369186A JPS62271021A (ja) | 1986-05-20 | 1986-05-20 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11369186A JPS62271021A (ja) | 1986-05-20 | 1986-05-20 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62271021A true JPS62271021A (ja) | 1987-11-25 |
Family
ID=14618741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11369186A Pending JPS62271021A (ja) | 1986-05-20 | 1986-05-20 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62271021A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366975B1 (en) | 1998-02-27 | 2002-04-02 | Nec Corporation | Large-scale integrated circuit (LSI) circuit for controlling electronic device including LSI, and method of controlling the circuit |
-
1986
- 1986-05-20 JP JP11369186A patent/JPS62271021A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366975B1 (en) | 1998-02-27 | 2002-04-02 | Nec Corporation | Large-scale integrated circuit (LSI) circuit for controlling electronic device including LSI, and method of controlling the circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62197830A (ja) | デ−タ処理システム | |
| JPS62271021A (ja) | マイクロプログラム制御方式 | |
| JPH08505244A (ja) | ウィンドウ動作用に設計されたフレーム・バッファ・システムにおいてスクロール・レートを増大させる方法及び装置 | |
| JP3355280B2 (ja) | 表示制御システム | |
| JPH0348333A (ja) | プロセッサおよび描画プロセッサ | |
| JP2862369B2 (ja) | 画像表示制御装置 | |
| JPS59168509A (ja) | シ−ケンス制御プログラム実行方式 | |
| JPS6165334A (ja) | スタ−トアドレスの指定方式 | |
| JP2000214921A (ja) | 表示装置 | |
| JPS6067986A (ja) | 表示装置への表示デ−タ書き込み方法 | |
| JPS60225253A (ja) | 情報処理装置 | |
| JPH0318930A (ja) | マイクロプログラム制御方式 | |
| JPS6158042A (ja) | マイクロプログラム制御方式 | |
| JPH0219927A (ja) | データ処理装置 | |
| JPS62257562A (ja) | デ−タの入出力動作制御方式 | |
| JPH0319570B2 (ja) | ||
| JPH02194427A (ja) | グラフィック画面表示制御方式 | |
| JPH0199128A (ja) | 情報処理操作卓 | |
| JPH03296844A (ja) | 動作別バッファリング方法 | |
| JPS58175057A (ja) | 動作モ−ド制御方式 | |
| JPS62205391A (ja) | 表示装置 | |
| JP2004151763A (ja) | プログラマブルコントローラ及び制御支援システム並びにプログラム | |
| JPS63276637A (ja) | デバッグプログラム内メモリ内容演算処理方式 | |
| JPS63172340A (ja) | デ−タ処理装置 | |
| JPH01123285A (ja) | 画面表示装置 |