JPH05150943A - コンピユータ装置 - Google Patents

Abstract

(57)【要約】 【目的】汎用性を損なうことなく、各アプリケーション
毎により適するシステムでアプリケーションプログラム
を実行できるようにする。 【構成】ＣＰＵ１０のバスラインにＦＰＧＡボード（プ
ログラマブル論理回路）１６を設け、フロッピィディス
ク装置５などの外部記憶装置からアプリケーションプロ
グラムとともにＦＰＧＡボードに書き込むべき回路デー
タをロードし、ＦＰＧＡボード１６に回路データを書き
込むことによって、ＦＰＧＡボード１６をそのアプリケ
ーションにおける専用の論理回路として用いる。 【効果】アプリケーションプログラム毎に、特有の論理
回路を付加することができ、これにより処理速度などの
性能が大幅に向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、外部記憶装置からア
プリケーションプログラムをロードして所定の処理を実
行するパーソナルコンピュータやワークステーションな
どのコンピュータ装置に関する。

【０００２】

【従来の技術】従来のパーソナルコンピュータやワーク
ステーションなどのコンピュータ装置は、同一のハード
ウエアを用いて、フロッピィディスク装置などの外部記
憶装置からアプリケーションプログラムをロードして、
所定の処理を実行できるように構成されている。従って
アプリケーションプログラムの開発によってさまざまな
応用が可能であり、これまでに実に多種多様のプログラ
ムが開発され、あらゆる分野のユーザにそれぞれの目的
に応じたアプリケーションプログラムが提供されてい
る。このようなコンピュータ装置の利用の拡大はアプリ
ケーションプログラムのソフトウエアの発達に負うとこ
ろが多い。

【０００３】しかし、一般にコンピュータ装置の能力は
ハードウエアの能力とソフトウエアの能力により決定さ
れ、如何に優れたプログラムであっても、そのプログラ
ムを実行する上でハードウエアの性能が満足すべきもの
でなければトータルとしての性能評価は低くなる。

【０００４】コンピュータ装置におけるハードウエアの
能力は、同一ビット数のプロセッサであれば、ＣＰＵの
クロック周波数と内部メモリ容量および外部メモリ容量
によって殆ど全てが決定する。そこで従来、コンピュー
タ装置の能力を高めるために、メモリを増設することに
よって大容量のデータ処理能力を高めること、コプロセ
ッサを付加して浮動少数点演算などの演算処理速度を高
めること、或いは通信用のインタフェースボードを接続
し、コンピュータネットワークを構築してトータルとし
ての処理能力を高めることなどの方策が採られていた。

【０００５】

【発明が解決しようとする課題】ところが、メモリを増
設して記憶容量を拡大しても、アプリケーションプログ
ラムの実行時に必要な容量以上の記憶容量は不要であ
り、基本的な演算処理速度が向上する訳ではなく、特殊
な処理能力が付加される訳でもない。またコプロセッサ
を増設すれば、浮動少数点演算の実行速度が大幅に向上
するが、このような数値演算を行わないアプリケーショ
ンプログラムでは、処理速度の向上効果はない。また、
スタンドアローンシステムとしてコンピュータ装置を用
いるアプリケーションプログラムでは、通信用インタフ
ェースボードは当然使用されない。

【０００６】このように、従来のコンピュータ装置で
は、種々雑多のアプリケーションプログラムを実行する
に要する公約数的なハードウエアを備えているだけであ
るため、特別な処理能力（例えば特殊且つ高速演算処
理）の要求される場合には、その処理内容に応じて専用
の論理回路をコンピュータ装置の拡張ボード上に構成し
なければならない。

【０００７】しかし、アプリケーションが異なる毎にこ
のような特殊なハードウエアを設けることはコスト面お
よびシステム面で不可能である。

【０００８】この発明の目的は、アプリケーションプロ
グラムで用いる特殊な処理を施す論理回路をアプリケー
ションプログラムの実行時に内部に自動的に構成できる
ようにして、前述の問題を解消したコンピュータ装置を
提供することにある。

【０００９】

【課題を解決するための手段】この発明のコンピュータ
装置は、ＣＰＵ、メモリ、プログラマブル論理回路およ
び外部記憶装置からなり、外部記憶装置は、プログラマ
ブル論理回路の回路データとアプリケーションプログラ
ムを記憶し、メモリは、前記外部記憶装置からプログラ
ムをロードするイニシャルローディングプログラムを記
憶し、ＣＰＵは、前記イニシャルローディングプログラ
ムおよび前記外部記憶装置からロードしたアプリケーシ
ョンプログラムを実行して、プログラマブル論理回路に
回路データを書き込み、プログラマブル論理回路は、Ｃ
ＰＵのバスラインに接続され、バスライン上の信号を入
力し、論理処理を施してバスライン上へ信号を出力する
ことを特徴とする。

【００１０】

【作用】この発明のコンピュータ装置では、全体として
ＣＰＵ、メモリ、プログラマブル論理回路および外部記
憶装置から構成される。そして、外部記憶装置は、プロ
グラマブル論理回路の回路データとアプリケーションプ
ログラムを記憶する。メモリは、外部記憶装置からプロ
グラムをロードするイニシャルローディングプログラム
を予め記憶している。ＣＰＵは、イニシャルローディン
グプログラムおよび外部記憶装置からロードしたアプリ
ケーションプログラムを実行して、プログラマブル論理
回路に回路データを書き込む。さらにプログラマブル論
理回路はＣＰＵのバスラインに接続されるが、回路デー
タが書き込まれた後は、バスライン上の信号を入力し
て、その回路により定まる論理処理を施してバスライン
上へ信号を出力する。

【００１１】このように、外部記憶装置からアプリケー
ションプログラムとともにプログラマブル論理回路に書
き込むべき回路データを読み取らせることによって、そ
の回路データがプログラマブル論理回路に書き込まれ、
プログラマブル論理回路は専用の論理処理を施す専用論
理回路となる。そしてアプリケーションプログラムの実
行の際、プログラマブル論理回路を使用する命令の実行
時に、プログラマブル論理回路が動作して特殊な処理が
高速で実行されることになる。例えば従来の暗号チップ
の回路を書き込むことによって、データの暗号化および
復号化などの複雑な処理を極めて高速に処理することが
可能となり、また必要に応じて従来の浮動少数点演算を
行うコプロセッサと同等の機能を付与することができ
る。なお、前記回路データは、アプリケーションに応じ
てそのプログラムで用いる最適な論理回路が構成される
ように予め開発しておけばよい。

【００１２】

【実施例】この発明の実施例であるパーソナルコンピュ
ータの構成をブロック図として図１に示す。図１におい
て１はパーソナルコンピュータ本体であり、この本体１
にキーボード２、表示装置３、ハードディスク装置４お
よびフロッピィディスク装置５を接続している。パーソ
ナルコンピュータ本体１内においてＣＰＵ１０はＲＯＭ
１１内のプログラムおよびＲＡＭ１２にロードしたプロ
グラムを実行する。

【００１３】ＲＯＭ１１はイニシャルプログラムローダ
やその他の常時必要とするプログラムをファームウエア
として予め書き込んでいる。ＲＡＭ１２は、ハードディ
スク装置４またはフロッピィディスク装置５からロード
したプログラムやデータを記憶する領域またはアプリケ
ーションプログラム実行時に各種ワーキングエリアとし
て用いる領域を備えている。表示制御部１３は表示用メ
モリと、その表示用メモリの内容を表示装置３に適する
タイミングで順次読み出して表示信号を作成する回路な
どから構成している。インタフェース１４はＣＰＵバス
（内部バス）とハードディスク装置４やフロッピィディ
スク装置５の接続される外部バス間のインタフェース回
路である。キーボードインタフェース１５はキーボード
２の操作内容を検出する。ＣＰＵ１０はこのキーボード
インタフェース１５を介してキー操作内容を読み取る。
ＦＰＧＡボード１６はＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇ
ｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）素子を実装
したボードであり、パーソナルコンピュータ本体１のス
ロットに装着している。このＦＰＧＡ素子は通常、ユー
ザ側においてプログラムできる論理ゲート素子であり、
電気的書き込み消去可能なＥＥＰＲＯＭと同様に、アド
レス、データおよび書き込み信号を与えることによって
回路データを書き込むことができ、回路データを書き込
むことによって論理回路が構成される。

【００１４】次に、図１に示したハードディスク装置４
またはフロッピィディスク装置５にセーブし、ロードす
べきプログラムおよびデータの例を図２に示す。図２に
おいて『回路データ』は図１に示したＦＰＧＡボード１
６に書き込むべきデータである。これはＦＰＧＡボード
１６のアドレスとそのアドレスに書き込むべきデータの
集合である。『アプリケーションプログラム』は図１に
示したＣＰＵ１０の直接実行可能なプログラムである。
このプログラム中にはＦＰＧＡボード１６を用いる命令
を含んでいる。『回路データ書き込みプログラム』は一
旦ＲＡＭにロードした回路データをＦＰＧＡボード１６
に書き込むためのプログラムである。同図において『Ａ
ＢＣ．ＣＩＲ』は回路データのファイルの名前、『ＡＢ
Ｃ．ＰＲＯ』はとアプリケーションプログラムのファイ
ルの名前、『ＸＹＺ．ＰＲＯ』は回路データ書き込みプ
ログラムのファイルの名前である。回路データとアプリ
ケーションプログラムのファイル名『ＡＢＣ』は共通で
ある。ファイル型『ＣＩＲ』は回路データであること、
またファイル型『ＰＲＯ』はＣＰＵの直接実行可能なプ
ログラムであることを表す。

【００１５】次に、図１に示したパーソナルコンピュー
タの処理手順をフローチャートとして図３に示す。先
ず、実行すべきデータおよびプログラムのファイルを指
定するが、そのファイル名で指定されるファイルとして
回路データが含まれるか否かを判定する（ｎ１→ｎ
２）。例えば図２に示した例では、ファイル名として
『ＡＢＣ』を指定した場合、回路データファイル『ＡＢ
Ｃ．ＣＩＲ』が存在するため、先ず回路データ書き込み
プログラム『ＸＹＺ．ＰＲＯ』をロードする（ｎ３）。

【００１６】続いて、回路データのファイル『ＡＢＣ．
ＣＩＲ』をロードし、ロードした回路データ書き込みプ
ログラムを実行することによって、回路データをＦＰＧ
Ａボードへ書き込む（ｎ４→ｎ５）。これによりＦＰＧ
Ａボードはこのアプリケーションで用いる専用の論理回
路として機能する。その後、アプリケーションプログラ
ム『ＡＢＣ．ＰＲＯ』をロードし、これを実行する（ｎ
６→ｎ７）。このアプリケーションプログラムの実行中
に、ＦＰＧＡボードの機能を用いる命令の実行時にＦＰ
ＧＡボードが動作して所定の論理処理を行う。

【００１７】図４はＣＰＵとＦＰＧＡボードによる命令
の分担実行の様子を示す概略図である。図４のように命
令系列は１系列で書き表わすことができ、ここではＣＰ
ＵとＦＰＧＡボードが交互に実行する例を示す。ＣＰＵ
の実行すべき命令は原則としてＣＰＵが実行し、その間
はＦＰＧＡボードが休止する。ＦＰＧＡボードの実行す
べき命令はＦＰＧＡボードが実行し、その間はＣＰＵが
休止する。例えば、バス上にＦＰＧＡボードを用いる命
令が現れると、ＦＰＧＡボードはその命令を読み込み、
命令解析を行い、実行する。ＦＰＧＡボードにデータが
必要であれば、ＣＰＵはメモリアクセスを行い、バス上
にデータを送り出し、その後ＣＰＵは後続の命令を実行
する。ＦＰＧＡボードはバス上のデータを取り込み、所
定の論理処理を施し、結果として出力すべき信号があれ
ば、その信号をバス上に送りだす。また、その他の構成
としては、命令やデータは全てＣＰＵが常に取り込み、
ＣＰＵがＦＰＧＡボード内に構成したコマンドレジスタ
などを直接アクセスするように構成してもよい。

【００１８】次に、ＦＰＧＡボードに書き込むべき回路
データの開発およびアプリケーションプログラムを開発
する開発装置の構成をブロック図として図５に示す。図
５において６は開発装置本体であり、キーボード７と表
示装置８を接続している。本体６内において、ＣＰＵ２
０はＲＯＭ２１に予め書き込まれているプログラムおよ
びフロッピィディスクから読み取ったプログラムを実行
する。ＲＯＭ２１にはイニシャルプログラムローダなど
を予め書き込んでいる。ＲＡＭ２２はプログラム実行時
の各種ワーキングエリアとして用いられる。表示制御部
２３は表示用メモリと表示装置８に適するタイミングで
表示用メモリの内容を読みだし表示信号を作成する回路
などから構成している。キーボードインタフェース２４
はキーボード７の状態を読み取る。フロッピィディスク
ドライブ装置２６はＦＰＧＡボードに書き込むべき回路
データを開発するための開発用プログラムまたはアプリ
ケーションプログラムを開発するための開発用プログラ
ムを読み取るために用いる。フロッピィディスクコント
ローラ２５はフロッピィディスクドライブ装置２６の制
御を行う。

【００１９】次に、図５に示した開発装置を用いた開発
手順をフローチャートとして図６および図７に示す。図
６はＦＰＧＡボードに書き込むべき回路データの開発手
順である。先ずＦＰＧＡボードに構成すべき論理回路を
設計する（ｎ１０）。そして、表示装置の表示画面を確
認しつつキーボードから論理回路図の形式で入力する
（ｎ１１）。その後、その論理回路の入力データをコン
パイルして論理回路として実行可能なデータを作成する
（ｎ１２）。続いてそのシミュレーションを行い。必要
に応じてデバッグおよび修正を行う（ｎ１３→ｎ１
２）。デバッグおよび修正が終了すれば、作成された回
路データをフロッピィディスクにセーブする（ｎ１
４）。

【００２０】図７はアプリケーションプログラムの開発
手順である。先ずアプリケーションプログラムの設計を
行い、その内容を所定のコンパイラ言語で入力する（ｎ
２１）。その後、入力したプログラムをコンパイルする
（ｎ２２）。続いて必要に応じてデバッグおよび修正を
行う（ｎ２３→ｎ２２）。このデバッグの際、ＦＰＧＡ
ボードで処理すべき内容はこの開発装置のＣＰＵの処理
でエミュレートさせる。実際のＦＰＧＡボードを用いて
デバッグを行う場合には、予め回路データを書き込んだ
ＦＰＧＡボードを開発装置に接続するか、開発装置にＦ
ＰＧＡボードに対する回路データの書き込み機能を設け
ておき、ＦＰＧＡボードを装着してから、必要な回路デ
ータを書き込んでもよい。その後、ステップｎ２４でオ
ブジェクトプログラムをフロッピィディスクにセーブす
る。このようにして開発したＦＰＧＡボードの回路デー
タおよびアプリケーションプログラムのセーブされたフ
ロッピィディスクを図１に示したフロッピィディスク装
置５に装着すれば、極めて高い処理能力でそのアプリケ
ーションプログラムを実行させることができる。例えば
従来の浮動少数点演算を行うコプロセッサと同等の機能
を付与することができ、また従来の暗号チップの回路を
書き込むことによって、データの暗号化および復号化な
どの複雑な処理を極めて高速に処理することが可能とな
る。

【００２１】なお、実施例ではプログラマブル論理回路
としてＦＰＧＡ素子を用いたが、その他に例えば論理積
アレイと論理和アレイを構成した書き換え可能なＦＰＬ
Ａ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉ
ｃ Ａｒｒａｙ）など、一般にはＦＰＬＤ（Ｆｉｅｌｄ
Ｐｒｏｇｒａｍｍａｂｌｅ ＬｏｇｉｃＤｅｖｉｃ
ｅ）と称されるプログラマブル論理回路を用いることが
できる。

【００２２】

【発明の効果】この発明によれば、アプリケーションプ
ログラムで用いる特殊な論理処理を実行する論理回路を
アプリケーションプログラムのロードと同様に外部記憶
装置から回路データとしてロードし、そのデータに基づ
いて論理回路を構成するようにしたため、アプリケーシ
ョン毎に特殊なハードウエアを設ける必要がなく、アプ
リケーションプログラムで必要な特殊な論理回路をその
都度必要に応じて構成して、例えば特殊な論理処理を高
速に実行することが可能となり、各アプリケーションに
応じた高性能なコンピュータ装置が得られる。

【図面の簡単な説明】

【図１】この発明の実施例に係るパーソナルコンピュー
タの構成を示すブロック図である。

【図２】外部記憶装置に書き込まれるファイルの例を示
す図である。

【図３】図１に示すパーソナルコンピュータの処理手順
を示すフローチャートである。

【図４】ＣＰＵとＦＰＧＡボードの実行の様子を示す概
念図である。

【図５】この発明の実施例に係る開発装置の構成を示す
ブロック図である。

【図６】図５に示す開発装置の処理手順を示すフローチ
ャートである。

【図７】図５に示す開発装置の処理手順を示すフローチ
ャートである。

【符号の説明】 １−パーソナルコンピュータ本体 ６−開発装置本体

Claims (1)

【特許請求の範囲】
1. 【請求項１】ＣＰＵ、メモリ、プログラマブル論理回路
   および外部記憶装置からなり、 外部記憶装置は、プログラマブル論理回路の回路データ
   とアプリケーションプログラムを記憶し、 メモリは、前記外部記憶装置からプログラムをロードす
   るイニシャルローディングプログラムを記憶し、 ＣＰＵは、前記イニシャルローディングプログラムおよ
   び前記外部記憶装置からロードしたアプリケーションプ
   ログラムを実行して、プログラマブル論理回路に回路デ
   ータを書き込み、 プログラマブル論理回路は、ＣＰＵのバスラインに接続
   され、バスライン上の信号を入力し、論理処理を施して
   バスライン上へ信号を出力することを特徴とするコンピ
   ュータ装置。