JP5193314B2 - 計算ユニットのプログラムメモリを検査するための装置 - Google Patents
計算ユニットのプログラムメモリを検査するための装置 Download PDFInfo
- Publication number
- JP5193314B2 JP5193314B2 JP2010547064A JP2010547064A JP5193314B2 JP 5193314 B2 JP5193314 B2 JP 5193314B2 JP 2010547064 A JP2010547064 A JP 2010547064A JP 2010547064 A JP2010547064 A JP 2010547064A JP 5193314 B2 JP5193314 B2 JP 5193314B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- register
- program
- command
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 claims description 28
- 238000012360 testing method Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 11
- 230000002708 enhancing effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
まずは、プログラムメモリのメモリアドレスの検査を開始させるためのコマンドが、復号化される。このコマンドは、通常のプログラムコードのソフトウェア内に含まれており、これによって、計算ユニットの通常動作時に読み出される。
Claims (5)
- 検査モジュールにより、計算ユニットのプログラムメモリを検査するための方法であって、
前記計算ユニットの通常動作中に動作しているプログラムに含まれている、前記プログラムメモリの検査を開始するコマンドを、前記通常動作中に読み出して、前記計算ユニットのコマンドデコーダによって復号化するステップと、
前記検査を開始するコマンドを復号化した後、前記計算ユニットの前記通常動作を停止するステップと、
レジスタの内容のうち前記動作しているプログラムのメモリアドレスを含む内容を緩衝メモリへロードし、該緩衝メモリの内容のうち前記プログラムメモリの検査すべきメモリアドレスに対応する内容を前記レジスタへロードするステップと、
前記検査すべきメモリアドレスを前記レジスタから前記検査モジュールへ伝送するステップと、
前記検査すべきメモリアドレスに対応する検査すべきコマンドを前記プログラムメモリから前記検査モジュールへ供給するステップと、
前記検査すべきコマンドもしくは前記プログラムメモリのメモリコマンドもしくは前記プログラムメモリ全体を、前記検査モジュールによって検査するステップと、
前記レジスタの内容を設定された値だけ加算器によって高めて前記緩衝メモリへ格納し、該緩衝メモリの内容を前記レジスタへロードするステップと、
前記計算ユニットの前記通常動作を再び続行するステップと
を含む
ことを特徴とする計算ユニットのプログラムメモリを検査するための方法。 - 前記プログラムメモリの検査の開始および終了を、前記検査モジュールによって検出する、請求項1記載の計算ユニットのプログラムメモリを検査するための方法。
- 計算ユニットのプログラムメモリを検査するための回路装置であって、
少なくとも1つのレジスタと少なくとも1つの緩衝メモリとを備え、
さらに、
前記計算ユニットの通常動作中に動作しているプログラムに含まれている、前記プログラムメモリの検査を開始するコマンドを、前記通常動作中に読み出して、復号化のために前記計算ユニットのコマンドデコーダへ送信し、
前記検査を開始するコマンドを復号化した後、前記計算ユニットの前記通常動作を停止し、
レジスタの内容のうち前記動作しているプログラムのメモリアドレスを含む内容を前記緩衝メモリへロードし、前記緩衝メモリの内容のうち前記プログラムメモリの検査すべきメモリアドレスに対応する内容を前記レジスタへロードし、
前記検査すべきメモリアドレスを前記レジスタから前記検査モジュールへ伝送し、
前記検査すべきメモリアドレスに対応する検査すべきコマンドを前記プログラムメモリから前記検査モジュールへ供給し、
前記検査すべきコマンドもしくは前記プログラムメモリのメモリコマンドもしくは前記プログラムメモリ全体を、前記検査モジュールによって検査し、
前記レジスタの内容を設定された値だけ加算器によって高めて前記緩衝メモリへ格納し、該緩衝メモリの内容を前記レジスタへロードし、
前記計算ユニットの前記通常動作を再び続行する
手段を備えている
ことを特徴とする計算ユニットのプログラムメモリを検査するための回路装置。 - 前記レジスタの内容のうち前記動作しているプログラムのメモリアドレスを含む内容を前記緩衝メモリへロードするための第1のマルチプレクサと、前記緩衝メモリの内容のうち前記プログラムメモリの前記検査すべきメモリアドレスに対応する内容を前記レジスタへロードするための第2のマルチプレクサとが設けられている、請求項3記載の回路装置。
- 前記加算器によって高められた前記レジスタの内容を前記緩衝メモリへ格納するための第1のマルチプレクサと、前記緩衝メモリの内容を前記レジスタへロードするための第2のマルチプレクサとが設けられている、請求項3記載の回路装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008010233A DE102008010233A1 (de) | 2008-02-21 | 2008-02-21 | Anordnung zur Überprüfung eines Programmspeichers einer Recheneinheit |
DE102008010233.4 | 2008-02-21 | ||
PCT/EP2008/066325 WO2009103372A1 (de) | 2008-02-21 | 2008-11-27 | Anordnung zur überprüfung eines programmspeichers einer recheneinheit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011512603A JP2011512603A (ja) | 2011-04-21 |
JP5193314B2 true JP5193314B2 (ja) | 2013-05-08 |
Family
ID=40505689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010547064A Active JP5193314B2 (ja) | 2008-02-21 | 2008-11-27 | 計算ユニットのプログラムメモリを検査するための装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8464100B2 (ja) |
EP (1) | EP2248021B1 (ja) |
JP (1) | JP5193314B2 (ja) |
KR (1) | KR101570031B1 (ja) |
AT (1) | ATE519157T1 (ja) |
DE (1) | DE102008010233A1 (ja) |
WO (1) | WO2009103372A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018213616A1 (de) * | 2018-06-20 | 2019-12-24 | Robert Bosch Gmbh | Kryptografiemodul und Betriebsverfahren hierfür |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2906117A1 (de) | 1979-02-17 | 1980-09-04 | Licentia Gmbh | Schaltungsanordnung zum pruefen des programmablaufs in einem mikroprozessorsteuerwerk |
JPS6010340B2 (ja) * | 1980-07-09 | 1985-03-16 | 富士通株式会社 | メモリ診断制御方式 |
JPS62107354A (ja) * | 1985-11-05 | 1987-05-18 | Nec Corp | マイクロプログラム制御装置 |
JP3176093B2 (ja) * | 1991-09-05 | 2001-06-11 | 日本電気株式会社 | マイクロプロセッサの割込み制御装置 |
DE19647159A1 (de) | 1996-11-14 | 1998-06-04 | Siemens Ag | Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen |
JPH1115741A (ja) * | 1997-06-26 | 1999-01-22 | Denso Corp | 電子制御装置 |
US5894549A (en) * | 1997-12-12 | 1999-04-13 | Scenix Semiconductor, Inc. | System and method for fault detection in microcontroller program memory |
DE10037992A1 (de) | 2000-08-03 | 2002-02-21 | Siemens Ag | Verfahren zum Betreiben eines Logik- und Speicherelemente aufweisenden Bausteins |
JP2002163155A (ja) * | 2000-11-29 | 2002-06-07 | Rb Controls Co | ガス器具のマイコン制御装置 |
ES2298404T3 (es) | 2001-11-12 | 2008-05-16 | Siemens Aktiengesellschaft | Test de memoria. |
JP2007026084A (ja) * | 2005-07-15 | 2007-02-01 | Renesas Technology Corp | マイクロプロセッサ |
US7770071B2 (en) * | 2005-10-06 | 2010-08-03 | The Invention Science Fund I, Inc | Mote servicing |
JP4893427B2 (ja) * | 2006-06-30 | 2012-03-07 | 株式会社デンソー | マイクロコンピュータシステム |
-
2008
- 2008-02-21 DE DE102008010233A patent/DE102008010233A1/de not_active Withdrawn
- 2008-11-27 US US12/735,530 patent/US8464100B2/en active Active
- 2008-11-27 AT AT08872594T patent/ATE519157T1/de active
- 2008-11-27 KR KR1020107018574A patent/KR101570031B1/ko active IP Right Grant
- 2008-11-27 EP EP08872594A patent/EP2248021B1/de active Active
- 2008-11-27 JP JP2010547064A patent/JP5193314B2/ja active Active
- 2008-11-27 WO PCT/EP2008/066325 patent/WO2009103372A1/de active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR20100123837A (ko) | 2010-11-25 |
US8464100B2 (en) | 2013-06-11 |
EP2248021B1 (de) | 2011-08-03 |
JP2011512603A (ja) | 2011-04-21 |
KR101570031B1 (ko) | 2015-11-18 |
WO2009103372A1 (de) | 2009-08-27 |
DE102008010233A1 (de) | 2009-08-27 |
US20110264963A1 (en) | 2011-10-27 |
EP2248021A1 (de) | 2010-11-10 |
ATE519157T1 (de) | 2011-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4046759B2 (ja) | 電子制御装置の検査方法 | |
US10281525B2 (en) | Semiconductor device and diagnostic test method for both single-point and latent faults using first and second scan tests | |
US9275757B2 (en) | Apparatus and method for non-intrusive random memory failure emulation within an integrated circuit | |
US20110179255A1 (en) | Data processing reset operations | |
JP2011232031A (ja) | 自己診断システム及び検査回路判定方法 | |
US8148996B2 (en) | Circuit testing apparatus | |
JP5193314B2 (ja) | 計算ユニットのプログラムメモリを検査するための装置 | |
JP2581018B2 (ja) | データ処理装置 | |
US10970191B2 (en) | Semiconductor device and debug method | |
US6640198B2 (en) | Semiconductor device having self test function | |
JP5082407B2 (ja) | アクセス競合試験におけるアクセス競合発生システム | |
US10754743B2 (en) | Apparatus and method using debug status storage element | |
US8448019B2 (en) | Processor, information processing apparatus, and method of controlling processor | |
JP2008262557A (ja) | 制御装置のタスク管理装置、及び、制御装置のタスク管理方法 | |
JPH08171504A (ja) | エミュレ−ション装置 | |
JP2004021833A (ja) | 自己テスト機能内蔵半導体集積回路およびそれを備えたシステム | |
US20180349253A1 (en) | Error handling for device programmers and processors | |
JP2508305B2 (ja) | 初期値決定装置 | |
KR100318315B1 (ko) | 원칩마이크로컴퓨터 | |
KR19990047011A (ko) | 마이크로컴퓨터의 테스트장치 | |
JPH038028A (ja) | Rasチェック機能検査方式 | |
US20150082083A1 (en) | Information processing system and information processing method | |
JP2001034500A (ja) | マイクロコンピュータ故障診断装置およびマイクロコンピュータ故障診断方法 | |
JP2010073285A (ja) | 情報処理装置 | |
JP2007213415A (ja) | メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120530 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120827 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5193314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |