JP5082407B2 - アクセス競合試験におけるアクセス競合発生システム - Google Patents
アクセス競合試験におけるアクセス競合発生システム Download PDFInfo
- Publication number
- JP5082407B2 JP5082407B2 JP2006320263A JP2006320263A JP5082407B2 JP 5082407 B2 JP5082407 B2 JP 5082407B2 JP 2006320263 A JP2006320263 A JP 2006320263A JP 2006320263 A JP2006320263 A JP 2006320263A JP 5082407 B2 JP5082407 B2 JP 5082407B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- pseudo
- contention
- access signal
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
Description
従って、本発明の課題は、アクセス競合試験において、アクセス信号の確実な競合が速やかに実現し得るように構成されたアクセス競合発生システムを提供することである。
図12に示す従来のプロセッサモジュール1の場合と同様に、プロセッサモジュール2には、汎用プロセッサ21、バスコントローラ22、外部メモリ23、汎用メモリ24、PCIブリッジ25、デバッグインターフェース26、PCIデバイス27及び28等が搭載される。なお、デバッグインターフェース26はプロセッサモジュール2の実際の動作時には周辺デバイス等に接続されるが、アクセス競合試験時には試験用端末P2に接続され、この試験用端末P2によりアービトレーション部22Aでアクセス競合時に適正な処理が行われたか否かが従来のアクセス競合試験の場合と同様に確認され得る。
更に、アクセス競合発生システムは、アービトレーション部22Aに設けられた競合監視部6を具備し、この競合監視部6はローカルバスB2を介して競合制御部3に接続される。
第1の動作モードでは、競合制御部3で作成される擬似アクセス信号だけを用いてアクセス競合が発生させられ、これによりアクセス競合試験が行われる。即ち、プロセッサモジュール2の実際の動作時に得られるアクセス信号は全く使用されない。
競合制御部3には、内部メモリ31、命令生成部32、ID判定/アクセス調整部33及び競合情報処理部34が設けられる。
アクセス競合発生システムの第1の動作モードの選択時、アクセス試験用プログラムには互いにアクセス競合されるべき一組の擬似アクセス信号が順次配列されている。
領域H4には、当該擬似アクセス信号のアドレスが書き込まれる。
なお、擬似アクセス信号Snのその他の領域H3、H4及びDに書き込まれる内容については、図3に示す場合と同様である。
ID判定/アクセス調整部33には、送出先ブッロク判定回路33A、セレクタ33B及び送出タイミング調整回路33Cが設けられる。
アクセス競合発生システムの第1及び第2の動作モードのいずれにおいても、メモリ34Aには、アービトレーション部22Aの競合監視部6からローカルバスB2を介して送出される競合状態情報が順次格納されて蓄積され、これら競合状態情報は試験用端末P3により確認することができる。
競合監視部6には、5つのアクセス受信部61B、61C、61D、61E及び61Fと、これらアクセス受信部61Bないし61Fに接続された基準カウンタ62と、アクセス受信部61Bないし61Fに接続されたアクセス監視部63と、このアクセス監視部63に接続された競合情報通知部64とが設けられる。
以上の説明は、アクセス競合発生システムの動作初期時に擬似アクセス信号Snが実アクセス信号と確率的にアクセス競合され得ないという前提に基づいており、擬似アクセス信号Snで得られた時間差データΔTで次のアクセス信号S(n+1)のタイミング時間Tを適宜調整することにより、実アクセス信号と擬似アクセス信号S(n+1)とのアクセス競合が得られることになる。即ち、擬似アクセス信号S(n+1)の送出タイミング時間Tに時間差データΔTを加算して実アクセス信号の一定出力間隔TCに一致させることにより、擬似アクセス信号S(n+1)と実アクセス信号とのアクセス競合が保証され得ることとなる。
アクセス監視部63では、時間差データΔTに基づいて、アービトレーション部22Aでアクセス競合が起きたか否かが判定され、これにより競合状態情報が作成される。即ち、ΔT=0であれば、アクセス競合が起きたと判定され、Δt≠0のとき、アクセス競合が起きていないと判定され、この判定情報が競合状態情報とされる。なお、競合状態情報には、判定情報(ΔT)の他に実アクセス信号及び擬似アクセス信号Snの命令コード等も含まれる。
試験用端末P3からアクセス競合試験開始命令が競合制御部3に出力されると、アクセス競合発生システムは自律的に動作を開始する。
試験用端末P3からアクセス競合試験開始命令が競合制御部3に出力されると、アクセス競合発生システムは自律的に動作を開始する。
その後、擬似アクセス信号S(n+1)は擬似アクセス信号Snと同様に処理され(ステップ<4>及び<5>)、競合監視部6からは競合状態情報(ΔT)が競合制御部3の競合判定部34に送出され(ステップ<6>)、この競合状態情報は擬似アクセス信号Snから得られた競合状態情報を同様な態様で処理される(ステップ<7>)。なお、第2の動作モードでは、競合制御部3の内部メモリ31からの競合試験用プログラムの読出しは少なくとも2回以上繰り返され、これによりプロセッサインターフェース22Bからの実アクセス信号に対して全ての擬似アクセス信号Snをアクセス競合させ得ることになる。
前記実施形態に関し次の付記を記す。
(付記1)アービトレーション部(22A)並びに第1及び第2のインターフェース(22B、22C、22D、22E、22F)を持つデバイス(22)に組み込まれるアクセス競合発生システムであって、前記第1及び第2のインターフェースのそれぞれから出力されるべき実アクセス信号と同様な第1及び第2の擬似アクセス信号(Sm、S(m+1))を格納する格納手段(31)と、
前記第1及び第2のインターフェースのそれぞれに設けられた第1及び第2のローカルバス制御手段(5B、5C、5D、5E、5F)と、前記第1及び第2の擬似アクセス信号を前記第1及び第2のローカルバス制御手段のそれぞれに順次送出するための擬似アクセス信号送出手段(32、33、B1)と、前記アービトレーション部に設けられたアクセス監視手段(63)とを具備し、前記第1及び第2の擬似アクセス信号のそれぞれには、前記第1及び第2のローカルバス制御手段から前記アクセス監視手段に送出されるべき送出タイミング時間として同じ時間(t)が含まれ、更に、前記第1及び第2の擬似アクセス信号のそれぞれを前記送出タイミング時間に基づいて前記アクセス監視手段に送出させるべく前記第1及び第2のローカルバス制御手段のそれぞれに設けられた擬似アクセス生成手段(55)を具備して成るアクセス競合発生システム。
21:汎用プロセッサ
22:バスコントローラ
22A:アービトレーション部
22B:プロセッサインターフェース
22C:メモリインターフェース
22D:汎用メモリインターフェース
22E:バスインターフェース
22F:系間バスインターフェース
23:外部メモリ
24:汎用メモリ
26:PCIブリッジ
27・28:PCIデバイス
3:競合制御部
4:ソフトインターフェース
5B〜5F:ローカルバス制御部
6:競合監視部
B1・B2:ローカルバス
SB:系間バス
Claims (5)
- アービトレーション部並びに第1及び第2のインターフェースを持つデバイスに組み込まれるアクセス競合発生システムであって、
前記第1及び第2のインターフェースのそれぞれから出力されるべき実アクセス信号と同様な第1及び第2の擬似アクセス信号を格納する格納手段と、
前記第1及び第2のインターフェースのそれぞれに設けられた第1及び第2のローカルバス制御手段と、
前記第1及び第2の擬似アクセス信号を前記第1及び第2のローカルバス制御手段のそれぞれに順次送出するための擬似アクセス信号送出手段と、
前記アービトレーション部に設けられたアクセス監視手段とを具備し、
前記第1及び第2の擬似アクセス信号のそれぞれには、前記第1及び第2のローカルバス制御手段から前記アクセス監視手段に送出されるべき送出タイミング時間として同じ時間が含まれ、
更に、前記第1及び第2の擬似アクセス信号のそれぞれを前記送出タイミング時間に基づいて前記アクセス監視手段に送出させるべく前記第1及び第2のローカルバス制御手段のそれぞれに設けられた擬似アクセス生成手段を具備し、
前記送出タイミング時間として、前記第1のインターフェースで実アクセス信号が処理される処理時間と前記第2のインターフェースで実アクセス信号が処理される処理時間とを比べた際にその長い方の処理時間が設定されるアクセス競合発生システム。 - 請求項1に記載のアクセス競合システムにおいて、前記擬似アクセス信号送出手段が前記格納手段から前記第1及び第2の擬似アクセス信号の読出し命令を生成する命令生成手段と、前記第1及び第2の擬似アクセス信号の送出先を判定するための送出先判定手段とから成ることを特徴とするアクセス競合発生システム。
- アービトレーション部並びに第1及び第2のインターフェースを持つデバイスに組み込まれるアクセス競合発生システムであって、
前記第1のインターフェースから出力されるべき実アクセス信号と同様な少なくとも2つの擬似アクセス信号を格納する格納手段と、
前記第1のインターフェースに設けられた第1のローカルバス制御手段と、
前記擬似アクセス信号を前記第1のローカルバス制御手段に順次送出するための擬似アクセス信号送出手段と、
前記アービトレーション部に設けられたアクセス監視手段とを具備し、前記擬似アクセス信号には、前記第1のローカルバス制御手段から前記アクセス監視手段に送出されるべき送出タイミング時間が含まれ、
更に、前記第2のインターフェースに設けられた第2のローカルバス制御手段とを具備し、前記第2のインターフェースからは実アクセス信号が一定の出力間隔で前記第2のローカルバス制御手段に出力されており、
更に、前記擬似アクセス信号が前記送出タイミング時間に基づいて前記第1のローカルバス制御手段から前記アクセス監視手段に送出された際に前記実アクセス信号の一定の出力間隔と前記送出タイミング時間との時間差データを作成するための時間差データ作成手段と、
前記擬似アクセス信号送出手段により前記格納手段から次の擬似アクセス信号が前記第1のローカルバス制御手段に送出させられる際に前記次の擬似アクセス信号の送出タイミング時間を前記時間差データで調整して該次の擬似アクセス信号と実アクセス信号とをアクセス競合させるための送出タイミング時間調整手段とを具備して成るアクセス競合発生システム。 - 請求項3に記載のアクセス競合発生システムにおいて、前記送出タイミング時間として、前記一定の出力間隔よりも短い時間が設定されることを特徴とするアクセス競合発生システム。
- 請求項3又は4に記載のアクセス競合発生システムにおいて、前記時間差データを蓄積するための時間差データ蓄積手段が設けられることを特徴とするアクセス競合発生システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320263A JP5082407B2 (ja) | 2006-11-28 | 2006-11-28 | アクセス競合試験におけるアクセス競合発生システム |
US11/998,068 US20080126644A1 (en) | 2006-11-28 | 2007-11-28 | System for generating access conflict in access conflict test |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320263A JP5082407B2 (ja) | 2006-11-28 | 2006-11-28 | アクセス競合試験におけるアクセス競合発生システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008134807A JP2008134807A (ja) | 2008-06-12 |
JP5082407B2 true JP5082407B2 (ja) | 2012-11-28 |
Family
ID=39465115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006320263A Expired - Fee Related JP5082407B2 (ja) | 2006-11-28 | 2006-11-28 | アクセス競合試験におけるアクセス競合発生システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080126644A1 (ja) |
JP (1) | JP5082407B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5505192B2 (ja) | 2010-08-17 | 2014-05-28 | 富士通株式会社 | 競合試験装置 |
JP5713107B2 (ja) * | 2011-07-27 | 2015-05-07 | 富士通株式会社 | 検証プログラム、情報処理装置および検証方法 |
JP6205978B2 (ja) * | 2013-08-22 | 2017-10-04 | 富士通株式会社 | 情報処理装置及び情報処理装置の試験方法 |
JP2018136866A (ja) * | 2017-02-23 | 2018-08-30 | 富士ゼロックス株式会社 | 情報処理装置及び情報処理プログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5396602A (en) * | 1993-05-28 | 1995-03-07 | International Business Machines Corp. | Arbitration logic for multiple bus computer system |
JPH10340250A (ja) * | 1997-06-05 | 1998-12-22 | Nec Corp | バス競合動作評価方法及びバス競合評価用負荷装置 |
JPH11328147A (ja) * | 1998-05-14 | 1999-11-30 | Mitsubishi Electric Corp | Lsi装置 |
US20040093388A1 (en) * | 2002-11-13 | 2004-05-13 | Chandler James E. | Test validation of an integrated device |
JP2004287526A (ja) * | 2003-03-19 | 2004-10-14 | Denso Corp | 調停回路のテスト装置及び調停回路のテスト方法 |
JP2004334774A (ja) * | 2003-05-12 | 2004-11-25 | Ricoh Co Ltd | コントローラ装置、画像形成装置、コンピュータプログラム及び記録媒体 |
US7127584B1 (en) * | 2003-11-14 | 2006-10-24 | Intel Corporation | System and method for dynamic rank specific timing adjustments for double data rate (DDR) components |
US7269756B2 (en) * | 2004-03-24 | 2007-09-11 | Intel Corporation | Customizable event creation logic for hardware monitoring |
US7228515B2 (en) * | 2004-05-13 | 2007-06-05 | Intel Corporation | Methods and apparatuses for validating AC I/O loopback tests using delay modeling in RTL simulation |
US20050289287A1 (en) * | 2004-06-11 | 2005-12-29 | Seung-Man Shin | Method and apparatus for interfacing between test system and embedded memory on test mode setting operation |
-
2006
- 2006-11-28 JP JP2006320263A patent/JP5082407B2/ja not_active Expired - Fee Related
-
2007
- 2007-11-28 US US11/998,068 patent/US20080126644A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2008134807A (ja) | 2008-06-12 |
US20080126644A1 (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8296602B2 (en) | Processor and method of controlling execution of processes | |
JPH052654A (ja) | マイクロコンピユータの故障検知方法および回路 | |
JP5608409B2 (ja) | 自己診断システム及び検査回路判定方法 | |
JP5082407B2 (ja) | アクセス競合試験におけるアクセス競合発生システム | |
US5325365A (en) | In a memory emulation test apparatus, a method of and system for fast functional testing of memories in microprocessor-based units | |
CN111078492A (zh) | 一种SoC内部总线的状态监控系统及方法 | |
US20090177890A1 (en) | Method and Device for Forming a Signature | |
US7231568B2 (en) | System debugging device and system debugging method | |
JP2006251895A (ja) | バスインタフェース回路 | |
US5761482A (en) | Emulation apparatus | |
JP2007058450A (ja) | 半導体集積回路 | |
JP3109573B2 (ja) | 障害lsi検出方式 | |
JP2605781B2 (ja) | パリティ回路の自動診断装置 | |
JPH0324657A (ja) | バス診断方式 | |
JPH09282166A (ja) | パイプライン演算装置 | |
US8488606B2 (en) | System controller, semiconductor device, and method of testing interface | |
JP3630350B2 (ja) | メモリデータ比較方式 | |
CN116888914A (zh) | 用于通用异步接收器发射器的自测的奇偶错误的引入和检测 | |
JPH1021157A (ja) | バスブリッジモデル検証装置及び方法 | |
JPH04109340A (ja) | 擬似障害発生回路 | |
JP2004342001A (ja) | 半導体集積回路装置 | |
JP2001034500A (ja) | マイクロコンピュータ故障診断装置およびマイクロコンピュータ故障診断方法 | |
JP2000010817A (ja) | プログラム開発支援システム、プログラム式演算処理装置およびプログラム開発支援装置 | |
JPH1040135A (ja) | 模擬応答信号出力回路 | |
JPH0736735A (ja) | デバッグ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |