JPH0378847A - 故障検出システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は故障検出システムに関し、特に情報処理装置に
おけるＲＡＭの機能の故障を検出するシステムに関する
。

従来技術 従来、ＲＡＭの機能の正常性のチエツクは、アドレス及
びライトデータとリードデータとのパリティチエツクを
実施することで実現していた。これにより、ＲＡＭ内の
データ自体のエラーの検出が可能であった。

しかし、上述した従来のＲＡＭの機能の正常性のチエツ
クは、パリティチエツクによって実現されているため、
ＲＡＭのリード及びライトの制御（アドレス、ライトイ
ネーブル、ライトパルス、クロック）を行うＲＡＭ内の
制御回路が故障した場合、そのＲＡ　Ｎ１の特定が困難
であるという欠点があった。

発明の目的 本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的はＲＡＭ内の制御回路が故障した
場合においてもそのＲＡＭを特定することができる故障
検出システムを提供することである。

発明の構成 本発明による故障検出システムは、同一の構成からなる
複数のメモリの故障を検出する故障検出システムであっ
て、前記複数のメモリの同一アドレスに対して同時にデ
ータを書込む書込み手段と、前記書込み手段が前記デー
タを書込む際に各メモリの同一アドレスに対応するエン
トリには同一のチェックビットをデータに付加するチエ
ツクピッ）（−１加手段と、前記複数のメモリから同一
アドレスのチェックビットを含むデータを同時に読出す
読出し手段と、前記読出し手段がデータを読出したとき
に各チェックビットを相互に比較する比較手段とを有し
、前記比較手段の比較結果に応じて故障しているメモリ
を検出するようにしたことを特徴とする。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明による故障検出システムの一実施例の構
成を示すブロック図であり、４個のＲＡＭ回路の故障を
検出する場合の構成例が示されている。

図において、本発明の一実施例による故障検出システム
は、ライトアドレス１００からチェックビットを作成す
るチェックビット作成回路１０と、チェックビット作成
回路１０の出力＋１０とライトデータ２１０〜２１３を
保持するライトデータ保持回路２０〜２３と、ライトア
ドレス又はリードアドレス１００を保持するアドレス保
持回路６０と、チェックビット１２０〜１２３を含むラ
イトデータ２２０〜２２３がライトアドレス１０１に基
づいて書込まれるＲＡＭ回路３０〜３３と、リードアド
レス１０１に基づいてＲＡＭ回路３０〜３３から読出さ
れたチェックビット１３０〜１３３を含むリードデータ
２３０〜２３３を保持するリードデータ保持回路４０〜
４３と、ＲＡＭ回路３０〜３３から読出したチェックビ
ット１４０〜１４３を比較するチェックビット比較回路
５０〜５３とを含んで構成されている。

なお、２４０〜２４３はリードデータである。

チェックビット作成回路１０はライトアドレスであるア
ドレス１００をもとに１ビツトのチェックビットを作成
するものである。例えば、ライトアドレス全ビットの排
他的論理和を取って１ビツトの偶数パリティビットを作
成し、これをチェックビットとする方法がある。

また、チェックビットを複数ビットとしても良い。この
場合の例には、ライトアドレスの一定バイトｉｐ位に偶
数パリティを作成し、その作成後のバイト単位のパリテ
ィ全てをチェックビットとする方法がある。パリティを
設けず、各アドレスの最下位ビットをチェックビットと
しても良い。要するに、各メモリのアドレス毎に同一、
かつ少なくとも隣接するアドレスとは異なる値であれば
良いのである。

さらにまた、チェックビット作成回路１０の出力１１０
、すなわち作成されたチェックビットは各ライトデータ
保持回路２０〜２３のチェックビット１２０〜１２３と
なる。よって、各ＲＡＭ回路３０〜３３にチェックビッ
ト１３０〜１３３として書込まれ、その後各リードデー
タ保持回路４０〜４３のチェックビット１４０〜１４３
となる。

比較回路５０〜５３は各リードデータ保持回路４０〜４
３のチェックビット１４０〜＋４３を相互に比較するた
めに設けられており、比較結果が一致を示せば出力が“
１′、不一致であれば出力が“０′となるものである。

よって、これら比較回路５０〜５３における各比較結果
である出力２５０〜２５３の論理値をもとに判定すれば
、後述のように故障したＲＡＭ回路を特定することがで
きるのである。

かかる構成において、ライト時にはライトアドレス１０
０に基づいてチェックビットがチェックビット作成回路
１０において作成される。そして、ライトアドレス１０
０がアドレス保持回路６０に人力されるタイミングと同
一のタイミングで、チェックビット作成回路１０の出力
１１０とライトデータ２１０〜２１３とがライトデータ
保持回路２０〜２３へ人力される。

各ＲＡＭ回路３０〜３１へのチェックビット１２０−１
２３を含む各ライトデータ２２０〜２２３の書込みはア
ドレス保持回路６０の出力であるアドレスｉｏ＋によっ
て行われる。

一方、リード時にはアドレス１００がアドレス保持回路
６０に保持され、その出力であるアドレス１０１に基づ
いてＲＡＭ３０〜３３からチェックビット１３０〜１３
３を含むリードデータ２３０〜２３３が読出され、リー
ドデータ保持回路４０〜４３に人力される。そして、リ
ードデータ保持回路４０〜４３に入力された各リードデ
ータ２３０〜２３３のチエツクピッｌ−１４０〜１４３
がチェックビット比較回路５０〜５３において比較され
る。よって、その比較結果である出力２５０〜２５３を
判定すれば制御回路が故障したＲＡＭ回路を特定するこ
とができるのである。

つまり、各チェックビット比較回路５０〜５３における
比較結果が一致を示せば、出力２５０〜２５３は全て“
１”であり、各ＲＡ　Ｍ回路が正常であることになる。

これに対し、チェックビット１４０〜１４３のうちの１
つが何らかの原因により他と異なる値である場合には、
チェックビット比較回路５０〜５３の出力２５０〜２５
３のうちの２つが“０゛となり、不一致であることを示
す。よって、その“０”となった２つの出力に基づいて
、原因となったチェックビットが特定でき、故障したＲ
ＡＭ回路が特定できるのである。

例えば、出力２５０〜２５３が“Ｏ”、出力２５１及び
２５２が“１″であれば、チェックビット１４０が原因
となり、ＲＡＭ回路３０に（ｊＩＴらかの故障が発生し
たと判定できるのである。なお、各出力の論理値に基づ
いて故障したＲＡＭ回路を特定する方法としては、周知
のソフトウェア解１斤による方法や、出力状態と判定結
果とのテーブルを予め設けておき、これを用いる方法等
がある。

つまり、本実施例では各ＲＡ　Ｍ回路の同一アドレスに
対して同一のチェックビットを書込み、これを読出して
相互に比較しているため、書込み動作及び読出し動作に
伴うライトイネーブル、ライトパルス、クロックパルス
等がすべて正しいタイミングで入力されたときにのみ比
較結果が一致を示すはずであり、それ以外のときには故
障が発生した旨を検出できることとなるのである。

例えば、各ＲＡＭ回路のライトイネーブル状態となるタ
イミングがずれた場合にはチェックビットは不一致とな
り、これがチェックビット比較回路の比較結果によって
検出されるのである。

さらに、不一致を示した比較結果の組合せに基づいて、
制御回路が故障したＲＡＭ回路を特定できるのである。

なお、本実施例においてはＲＡＭ回路が４個の場合につ
いて説明したが、３個、５個の場合でも同等の効果があ
り、その個数に限定されない。その場合にはＲＡ　Ｍ回
路の個数に応じてチェックビット比較回路を追加すれば
良い。ただし、ＲＡＭ回路が２個の場合にはチェックビ
ット比較回路が１個となり、故障時において比較結果が
不一致を示しても故障した方を特定することは不可能で
ある。しかし、故障の検出のみは可能である。

発明の詳細 な説明したように本発明は、アドレスをもとに作成した
チェックビットを同一構成の複数個のＲＡＭに書込み、
その後それを読出して相互に比較することにより、特に
ＲＡＭ内のリード制御及びライト制御を行う制御回路内
に社いて発生した故障が検出可能となり、そのＲＡＭの
特定が容易になるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例による故障検出システムの構成
を示すブロック図である。 主要部分の符号の説明 １０・・・・・・チェックビット作成回路３０〜３３・
・・・・・ＲＡＭ回路

Claims (1)

【特許請求の範囲】
1. （１）同一の構成からなる複数のメモリの故障を検出す
   る故障検出システムであって、前記複数のメモリの同一
   アドレスに対して同時にデータを書込む書込み手段と、
   前記書込み手段が前記データを書込む際に各メモリの同
   一アドレスに対応するエントリには同一のチェックビッ
   トをデータに付加するチェックビット付加手段と、前記
   複数のメモリから同一アドレスのチェックビットを含む
   データを同時に読出す読出し手段と、前記読出し手段が
   データを読出したときに各チェックビットを相互に比較
   する比較手段とを有し、前記比較手段の比較結果に応じ
   て故障しているメモリを検出するようにしたことを特徴
   とする故障検出システム。