SU1661839A2 - Запоминающее устройство с коррекцией ошибок - Google Patents
Запоминающее устройство с коррекцией ошибок Download PDFInfo
- Publication number
- SU1661839A2 SU1661839A2 SU884448908A SU4448908A SU1661839A2 SU 1661839 A2 SU1661839 A2 SU 1661839A2 SU 884448908 A SU884448908 A SU 884448908A SU 4448908 A SU4448908 A SU 4448908A SU 1661839 A2 SU1661839 A2 SU 1661839A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- blocks
- syndromes
- memory
- block
- outputs
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении высоконадежных запоминающих устройств, сохран ющих работоспособность в случае неисправности одного из блоков пам ти. Цель изобретени - расширение области применени устройства за счет выдачи дополнительной информации о наличии неисправности и ее характере. Устройство содержит регистр 1 адреса, рабочие блоки 2, 3 пам ти, резервные блоки 4, 5 пам ти, блоки 6 - 9 вычислени синдромов, блоки 10 - 13 коррекции, блоки 14 - 17 преобразовани синдромов, блок 18 диагностики. Устройство позвол ет при считывании информации с помощью блоков преобразовани синдромов и блока диагностики вы вл ть неисправности блоков пам ти и выдавать информацию об этих неисправност х. 3 табл., 3 ил.
Description
Изобретение относитс к области вычислительной техники, может быть использовано при построении высоконадежных запоминающих устройств, сохран ющих работоспособность в случае неисправности одного из блоков пам ти и вл етс усовершенствованием технического решени по авт. св. № 1564696.
Цель изобретени - расширение области применени устройства за счет выдачи дополнительной информации о наличии неисправности и ее характере.
На фиг. 1 изображена функциональна схема устройства дл 16-разр дного формата данных, в котором применены БИС ЗУ с байтовой организацией; на фиг. 2 - функциональна схема одного из четырех однотипных блоков преобразовани синдромов; на фиг. 3 - функциональна схема блока диагностики .
На фиг. 1-3 инверси данных обозначена кружочком.
Устройство содержит регистр 1 адреса, рабочие блоки 2 и 3 пам ти, резервные блоки 4 и 5 пам ти, блоки 6-9 вычислени синдромов, блоки 10-13 коррекции,, блоки 14-17 преобразовани синдромов, блок 18 диагностики, контрольные выходы 19 устройства , элементы 5ИЛИ 20 - 32, элементы ЮИЗЗ-36. элементы 4ИЛИ 37-45, элемент 5И 46, элемент 2И 47.
Разр дность каждого блока пам ти и число входов каждого блока вычислени синдрома равно восьми. Число выходов каждого блока вычислени синдрома равно числу входов каждого блока преобразовани синдрома и равно п ти, а число выходов каждого блока преобразовани синдрома и число выходов каждого блока коррекции равно четырем. Число входов блока диагностики равно шестнадцати, а число его выходов - шести. Число входов каждого блока коррекции равно дев ти.
Устройство работает следующим образом .
При неисправности одного из блоков пам ти или при их правильной работе на выходе каждого блока 6-9 .вычислени синдромов формируетс один из тринадцати синдромов S1-S5. Обознача информационные разр ды, поступающие на каждый
блок вычислени синдрома, как F1-F4, а контрольные разр ды - R1-R4, можно каждому из этих тринадцати синдромов сопоставить ошибочные разр ды. Разр ды F1 и
F2 соответствуют первому рабочему блоку 2 пам ти, разр ды F3 и F4 - второму рабочему блоку 3 пам ти, разр ды R1 и R2 - первому резервному блоку 4 пам ти, а разр ды R3 и R4 - второму резервному блоку 5 пам ти.
Соответствие между значени ми синдромов, ошибочными разр дами и номером неисправного блока пам ти приведено в табл. 1. Дл каждого синдрома в соответствующем ему блоке 14 преобразовани синдрома вырабатываетс 4-разр дное слово ai, bi, ci, di, в блоке 15 преобразовани синдрома - 32, 02, С2. d2, в блоке 16 преобразовани синдрома - аз. оз, сз, ds, в блоке 17 преобразовани синдрома - 34, Ьм, С4, d4.
Так как структура всех блоков 14-17 преобразовани синдромов одинакова, то дальнейшее изложение будет вестись на примере формировани слова а, Ь, с, d, в блоке 14 преобразовани синдрома.
Значени битов а, Ь, с. d определ ютс следующим образом:
S1 S2 S3 S4 S5 синдром S1-S5 не совпадает ни с одним из синдромов, приведенных в табл. bi
ci di 1;
синдром S1-S5 совпадает с одним из ненулевых синдромов, содержащихс в табл. 1. Один из разр дов ai, bt, ci, di равен 1, а три остальных равны б, причем комбинации означают следующе:
aibicidi
1000 Неисправен первый рабочий
блок 2 пам ти; 0 1 О О Неисправен второй рабочий
блок 3 пам ти; 0010 Неисправен первый резервный
блок 4 пам ти; 0001 Неисправен второй резервный
блок 5 пам ти.
Исход из сказанного, можно записать
услови , при которых каждый из разр дов ai, bi, ci, di равен О. Эти услови приведены в табл. 2,
i 0 при одном из следромов:
S5
0
1
0
0
0
1
1
1
0
0
следующих значений
следующих значений
следующих значений
разр дов ai, bi, ci, услови м табл. 2, притой схеме каждый из соответствует одному омов, приведенных в совпадает с одним из чений, то выход соотта 5ИЛИ принимает
0 значение О, а выходы всех остальных элементов - 1. Если синдром не совпадает ни с одним из синдромов из табл. 1, то выходы всех элементов 5ИЛИ 20-32 принимают значение 1. Выходы элементов 5ИЛИ 20-
5 32 соединены с соответствующими входами элементов 10И 33-36, на выходах которых вырабатываютс значени битов ач, bi, ci, d i соответственно. Прослежива логику работы этих элементов 10И 33-36, можно пол0 учить зависимость между значени ми синдрома и значени ми битов ai, bi, ci, di (табл. 3).
Аналогично получаютс значени 32. Ь2, С2, da в блоке 15 преобразовани синдрома,
5 аз, Ьз. сз, ds в блоке 16 преобразовани синдрома, 34, 04, С4, d4 в блоке 17 преобразовани синдрома.
Сигналы а 1-34, , , di-d4поступают на элементы 4ИЛИ 37-40 блока 18
0 диагностики. На входы элемента 4 ИЛИ 37 поступают сигналы ai, 32, аз, а, на входы элемента 4 ИЛИ 38- сигналы bi, b2, Ьз, b4. на входы элемента 4 ИЛИ 39 - ci, 02, сз. С4 и на входы элемента 4 ИЛИ 40 - di, d2, ds, d4
5 Элементы 37-40 выполн ют логическую функцию ИЛИ, и на их выходах получаютс логические сигналы а, Ь, с, d соответственно , которые поступают на входы элементов 4ИЛИ 41-45. Значени сигналов а, Ь, с, d
0 св заны уже с обработкой всех четырех синдромов , образующихс в блоках 6-9 вычислени синдромов. При правильной работе всех блоков пам ти и при неисправности только одного из них может получитьс одно
5 из следующих п ти значений слова а, Ь, с, d, отражающего соответствующую ситуацию: abed
0000 Нет неисправности, 1000 Неисправен блок 2,
0 0 1 О О Неисправен блок 3; 0010 Неисправен блок 4; 0001- Неисправен блок 5
Если значени сигналов а, Ь, с, d не совпадают с этими значени ми, то на выхо5 де элемента 5 И 46 вырабатываетс высокий потенциал, который свидетельствует о том, что неисправны два или более блоков пам ти . Этот высокий потенциал вл етс сигналом Неисправна ошибка и его выработка обеспечиваетс логикой работы элементов 4ИЛИ 41-45 и элемента 5И 46
Если сигнал Неисправна ошибка не возникает и хот бы один из синдромов отличен от нулевого, то на выходе элемента 2И 47 вырабатываетс высокий потенциал, который свидетельствует о корректируемой ошибке и указывает на неисправность в одном из блоков пам ти, вл сь сигналом Исправна ошибка Логика выработки этого сигнала обеспечиваетс работой элементов 4ИЛИ 45, 5И 46 и 2И 47.
Если все блоки пам ти исправны, то все четыре синдрома нулевые, значени сигналов а, Ь, с, d также равны нулю, и выходы элементов 5И 46 и 2И 47 имеют низкий потенциал , т.е. сигналы Неисправна ошибка и Исправна ошибка не выдаютс .
Таким образом, данное изобретение по сравнению с известным позвол ет в высоконадежном резервированном запоминающем устройстве расширить функциональные возможности за счет выдачи дополнительной информации о наличии неисправности и ее характере.
5
Claims (1)
- Формула изобретени Запоминающее устройство с коррекцией ошибок по авт. ев № 1564696, отличающеес тем, что, с целью расширени области применени устройства за счет выдачи информации о наличии неисправности и ее характере, в устройство введены блоки преобразовани синдромов и блок диагностики , входы каждого блока преобразовани синдромов соединены с выходами соответствующего блока вычислени синдромов, выходы каждого блока преобразовани синдромов соединены с соответствующими входами блока диагностики, выходы которого вл ютс контрольными выходами устройства.Таблица1Таблица2ТаблицчЗПродолжение таблицы 3S1-55У18135C136dlФиг. 2ФигЗНа регистр состо ни
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884448908A SU1661839A2 (ru) | 1988-06-27 | 1988-06-27 | Запоминающее устройство с коррекцией ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884448908A SU1661839A2 (ru) | 1988-06-27 | 1988-06-27 | Запоминающее устройство с коррекцией ошибок |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1564696 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1661839A2 true SU1661839A2 (ru) | 1991-07-07 |
Family
ID=21384866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884448908A SU1661839A2 (ru) | 1988-06-27 | 1988-06-27 | Запоминающее устройство с коррекцией ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1661839A2 (ru) |
-
1988
- 1988-06-27 SU SU884448908A patent/SU1661839A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1564696, кл. G 11 С 29/00, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6018817A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
EP0440312B1 (en) | Fault tolerant data processing system | |
US4541094A (en) | Self-checking computer circuitry | |
US5909541A (en) | Error detection and correction for data stored across multiple byte-wide memory devices | |
US5619642A (en) | Fault tolerant memory system which utilizes data from a shadow memory device upon the detection of erroneous data in a main memory device | |
JPH0223889B2 (ru) | ||
US4873685A (en) | Self-checking voting logic for fault tolerant computing applications | |
JPS6273500A (ja) | 半導体記憶装置 | |
US5966389A (en) | Flexible ECC/parity bit architecture | |
JPS63115239A (ja) | エラ−検査訂正回路 | |
US5784383A (en) | Apparatus for identifying SMP bus transfer errors | |
US4251863A (en) | Apparatus for correction of memory errors | |
US3898443A (en) | Memory fault correction system | |
US4805095A (en) | Circuit and a method for the selection of original data from a register log containing original and modified data | |
JPS62117200A (ja) | 自己テスト機能付き半導体メモリおよび自己テスト方法 | |
EP0383899B1 (en) | Failure detection for partial write operations for memories | |
JPS63503100A (ja) | 広いメモリ構造のための専用パリティ検出システム | |
US6055660A (en) | Method for identifying SMP bus transfer errors | |
SU1661839A2 (ru) | Запоминающее устройство с коррекцией ошибок | |
US4035766A (en) | Error-checking scheme | |
JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
SU951406A1 (ru) | Запоминающее устройство с самоконтролем | |
JPH045213B2 (ru) | ||
RU2028677C1 (ru) | Запоминающее устройство с динамическим резервированием | |
SU970480A1 (ru) | Запоминающее устройство с самоконтролем |