CN109582626B - 一种访问总线的方法、装置、设备及可读存储介质 - Google Patents

一种访问总线的方法、装置、设备及可读存储介质 Download PDF

Info

Publication number
CN109582626B
CN109582626B CN201811463457.0A CN201811463457A CN109582626B CN 109582626 B CN109582626 B CN 109582626B CN 201811463457 A CN201811463457 A CN 201811463457A CN 109582626 B CN109582626 B CN 109582626B
Authority
CN
China
Prior art keywords
bus
slave
pcie
switchtec
tec
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811463457.0A
Other languages
English (en)
Other versions
CN109582626A (zh
Inventor
黄玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201811463457.0A priority Critical patent/CN109582626B/zh
Publication of CN109582626A publication Critical patent/CN109582626A/zh
Application granted granted Critical
Publication of CN109582626B publication Critical patent/CN109582626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种访问总线的方法，包括：实时监测主PCIE Switchtec端的主总线访问信息和从PCIE Switchtec端的从总线访问信息；根据主总线访问信息、从总线访问信息和预设的访问机制控制主PCIE Switchtec端和从PCIE Switchtec端的访问操作，即基于实际访问情况控制主PCIE Switchtec端和从PCIE Switchtec端在同一时刻访问不同的总线，从而可避免主设备和从设备同时访问同一条总线。相应的，本发明公开的一种访问总线的装置、设备及可读存储介质，同样具有上述技术效果。

Description

一种访问总线的方法、装置、设备及可读存储介质
技术领域
本发明涉及计算机技术领域，更具体地说，涉及一种访问总线的方法、装置、设备及可读存储介质。
背景技术
在双冗余物理设备中，一个物理设备为主设备，其中的控制芯片为主PCIESwitchtec；另一个物理设备为从设备，其中的控制芯片为从PCIE Switchtec。如果主设备出现问题，从设备代替主设备继续运行各种业务。其中，从设备和主设备之间连接着一条或多条总线，通过这些总线主设备和从设备可以进行资源共享和数据同步。
但是，同一条总线不允许两个控制芯片同时访问，即主设备和从设备不能同时使用同一条总线。例如：当主设备通过一号总线向从设备传输数据时，从设备就不能访问一号总线；如果主设备和从设备同时访问一号总线，将会出现访问故障，导致系统异常告警。
因此，如何避免主设备和从设备同时访问同一条总线，是本领域技术人员需要解决的问题。
发明内容
本发明的目的在于提供一种访问总线的方法、装置、设备及可读存储介质，以避免主设备和从设备同时访问同一条总线。
为实现上述目的，本发明实施例提供了如下技术方案：
一种访问总线的方法，包括：
实时监测主PCIE Switchtec端的主总线访问信息和从PCIE Switchtec端的从总线访问信息；
根据所述主总线访问信息、所述从总线访问信息和预设的访问机制控制所述主PCIE Switchtec端和所述从PCIE Switchtec端的访问操作，以避免所述主PCIE Switchtec端和所述从PCIE Switchtec端同时访问同一条总线。
其中，所述根据所述主总线访问信息、所述从总线访问信息和预设的访问机制控制所述主PCIE Switchtec端和从PCIE Switchtec端的访问操作，包括：
若所述主PCIE Switchtec端正在访问目标总线，则在所述主PCIE Switchtec端对所述目标总线访问完毕时，发送目标总线可访问的消息至所述从PCIE Switchtec端，以使所述从PCIE Switchtec端访问所述目标总线；
若所述从PCIE Switchtec端正在访问目标总线，则在所述主PCIE Switchtec端接收到所述从PCIE Switchtec端发送的目标总线可访问的消息时，访问所述目标总线。
其中，所述实时监测主PCIE Switchtec端的主总线访问信息和从PCIE Switchtec端的从总线访问信息，包括：
通过所述主PCIE Switchtec端的主监控进程实时监测所述主总线访问信息；
通过所述从PCIE Switchtec端的从监控进程实时监测所述从总线访问信息。
其中，还包括：
将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步。
其中，所述将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步，包括：
采用异步发送方式将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步。
其中，所述将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步，包括：
采用同步发送方式将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步。
一种访问总线的装置，包括：
监测模块，用于实时监测主PCIE Switchtec端的主总线访问信息和从PCIESwitchtec端的从总线访问信息；
控制模块，用于根据所述主总线访问信息、所述从总线访问信息和预设的访问机制控制所述主PCIE Switchtec端和所述从PCIE Switchtec端的访问操作，以避免所述主PCIE Switchtec端和所述从PCIE Switchtec端同时访问同一条总线。
其中，所述控制模块包括：
第一控制单元，用于若所述主PCIE Switchtec端正在访问目标总线，则在所述主PCIE Switchtec端对所述目标总线访问完毕时，发送目标总线可访问的消息至所述从PCIESwitchtec端，以使所述从PCIE Switchtec端访问所述目标总线；
第二控制单元，用于若所述从PCIE Switchtec端正在访问目标总线，则在所述主PCIE Switchtec端接收到所述从PCIE Switchtec端发送的目标总线可访问的消息时，访问所述目标总线。
一种访问总线的设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现上述任意一项所述的访问总线的方法的步骤。
一种可读存储介质，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任意一项所述的访问总线的方法的步骤。
通过以上方案可知，本发明实施例提供的一种访问总线的方法，包括：实时监测主PCIE Switchtec端的主总线访问信息和从PCIE Switchtec端的从总线访问信息；根据所述主总线访问信息、所述从总线访问信息和预设的访问机制控制所述主PCIE Switchtec端和所述从PCIE Switchtec端的访问操作，以避免所述主PCIE Switchtec端和所述从PCIESwitchtec端同时访问同一条总线。
可见，所述方法通过实时监测本地的总线访问信息和从总线访问信息，可以知悉主PCIE Switchtec端和从总线访问信息，因此能够基于实际访问情况控制主PCIESwitchtec端和从PCIE Switchtec端在同一时刻访问不同的总线，从而可避免主设备和从设备同时访问同一条总线。
相应地，本发明实施例提供的一种访问总线的装置、设备及可读存储介质，也同样具有上述技术效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种访问总线的方法流程图；
图2为本发明实施例公开的一种访问总线的方案示意图；
图3为本发明实施例公开的一种访问总线的装置示意图；
图4为本发明实施例公开的一种访问总线的设备示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种访问总线的方法、装置、设备及可读存储介质，以避免主设备和从设备同时访问同一条总线。
参见图1，本发明实施例提供的一种访问总线的方法，包括：
S101、实时监测主PCIE Switchtec端的主总线访问信息和从PCIE Switchtec端的从总线访问信息；
S102、根据主总线访问信息、从总线访问信息和预设的访问机制控制主PCIESwitchtec端和从PCIE Switchtec端的访问操作，以避免主PCIE Switchtec端和从PCIESwitchtec端同时访问同一条总线。
其中，主PCIE Switchtec端即为主设备端，从PCIE Switchtec端即为从设备端。
优选地，所述根据所述主总线访问信息、所述从总线访问信息和预设的访问机制控制所述主PCIE Switchtec端和从PCIE Switchtec端的访问操作，包括：
若所述主PCIE Switchtec端正在访问目标总线，则在所述主PCIE Switchtec端对所述目标总线访问完毕时，发送目标总线可访问的消息至所述从PCIE Switchtec端，以使所述从PCIE Switchtec端访问所述目标总线；
若所述从PCIE Switchtec端正在访问目标总线，则在所述主PCIE Switchtec端接收到所述从PCIE Switchtec端发送的目标总线可访问的消息时，访问所述目标总线。
其中，所述实时监测主PCIE Switchtec端的主总线访问信息和从PCIE Switchtec端的从总线访问信息，包括：
通过所述主PCIE Switchtec端的主监控进程实时监测所述主总线访问信息；
通过所述从PCIE Switchtec端的从监控进程实时监测所述从总线访问信息。
具体的，主PCIE Switchtec端和从PCIE Switchtec端的访问操作指的是：主PCIESwitchtec端和从PCIE Switchtec端对于总线的访问操作，即是否使用某条总线。总线访问信息即为当前PCIE Switchtec端正在访问哪些总线，未访问哪些总线，哪些总线处于空闲状态等。
可见，本实施例提供了一种访问总线的方法，所述方法所述方法通过实时监测本地的总线访问信息和从总线访问信息，可以知悉主PCIE Switchtec端和从总线访问信息，因此能够基于实际访问情况控制主PCIE Switchtec端和从PCIE Switchtec端在同一时刻访问不同的总线，从而可避免主设备和从设备同时访问同一条总线。
基于上述实施例，需要说明的是，还包括：将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步。
其中，所述将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步，包括：采用异步发送方式将所述主PCIE Switchtec端和所述从PCIESwitchtec端访问得到的数据进行相互同步。
具体的，异步发送方式为：主PCIE Switchtec端将数据发送给从PCIE Switchtec端，从PCIE Switchtec端不返回已收到数据的消息，主PCIE Switchtec端直接释放发送端口，如此可提高数据传输效率。主PCIE Switchtec端和从PCIE Switchtec端通过UART实现数据收发。
其中，所述将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步，包括：采用同步发送方式将所述主PCIE Switchtec端和所述从PCIESwitchtec端访问得到的数据进行相互同步。
具体的，同步发送方式为：主PCIE Switchtec端将数据发送给从PCIE Switchtec端，从PCIE Switchtec端返回已收到数据的消息，主PCIE Switchtec端收到该消息后，才释放发送端口，如此可保证数据传输的可靠性。
基于上述实施例，需要说明的是，为了及时检测出主PCIE Switchtec端和从PCIESwitchtec端之间连接的总线是否发生故障，主PCIE Switchtec端可以按照预设的周期发送心跳，例如：每3秒发送一次心跳检测。当检测到总线故障时，立即生成相应的告警信息并显示，以便技术人员及时检修维护。
本发明实施例公开了一种访问总线的方案，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。
参见图2，本发明实施例提供的一种访问总线的方案，包括：Switchtec1、Switchtec2，其中，Switchtec1和Switchtec2之间连接着总线1、总线2和总线3；
在Switchtec1端设置有监控线程1，用于监测Switchtec1端的总线访问信息，即：监测Switchtec1端当前访问着哪些总线；
在Switchtec2端设置有监控线程2，用于监测Switchtec2端的总线访问信息，即：监测Switchtec2端当前访问着哪些总线；
同时，对于任意一条总线而言，设置访问机制为：当Switchtec1端访问完成时，Switchtec1端发送可访问消息至Switchtec2端,，以告知Switchtec2端当前可访问的总线；同理，当Switchtec2端访问完成时，Switchtec2端发送可访问消息至Switchtec1端,，以告知Switchtec1端当前可访问的总线。
例如：当Switchtec1端访问总线1完成时，Switchtec1端发送可访问总线1的消息至Switchtec2端,，以告知Switchtec2端当前可访问总线1；当Switchtec2端访问总线1完成时，Switchtec2端发送可访问总线1的消息至Switchtec1端,，以告知Switchtec1端当前可访问总线1。
或者，为Switchtec1和Switchtec2设置不同的访问时间段，以使Switchtec1和Switchtec2错开访问时间。例如：设置Switchtec在8:00～10:00的时间段内仅访问总线1。那么在8:00～10:00的时间段内，Switchtec2可以访问总线2和/或总线3，如此避免Switchtec1和Switchtec2同时访问同一条总线。
在本实施例中，通过监测Switchtec1和Switchtec2的总线访问信息，可统一调度两端的访问操作，从而可实现避免Switchtec1和Switchtec2同时访问同一条总线的目的。
下面对本发明实施例提供的一种访问总线的装置进行介绍，下文描述的一种访问总线的装置与上文描述的一种访问总线的方法可以相互参照。
参见图3，本发明实施例提供的一种访问总线的装置，包括：
监测模块301，用于实时监测主PCIE Switchtec端的主总线访问信息和从PCIESwitchtec端的从总线访问信息；
控制模块302，用于根据所述主总线访问信息、所述从总线访问信息和预设的访问机制控制所述主PCIE Switchtec端和所述从PCIE Switchtec端的访问操作，以避免所述主PCIE Switchtec端和所述从PCIE Switchtec端同时访问同一条总线。
其中，所述控制模块包括：
第一控制单元，用于若所述主PCIE Switchtec端正在访问目标总线，则在所述主PCIE Switchtec端对所述目标总线访问完毕时，发送目标总线可访问的消息至所述从PCIESwitchtec端，以使所述从PCIE Switchtec端访问所述目标总线；
第二控制单元，用于若所述从PCIE Switchtec端正在访问目标总线，则在所述主PCIE Switchtec端接收到所述从PCIE Switchtec端发送的目标总线可访问的消息时，访问所述目标总线。
其中，所述监测模块包括：
第一监测单元，用于通过所述主PCIE Switchtec端的主监控进程实时监测所述主总线访问信息；
第二监测单元，用于通过所述从PCIE Switchtec端的从监控进程实时监测所述从总线访问信息。
其中，还包括：
同步模块，用于将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步。
其中，所述同步模块具体用于：
采用异步发送方式将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步。
其中，所述同步模块具体用于：
采用同步发送方式将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步。
可见，本实施例提供了一种访问总线的装置，包括：监测模块和控制模块。首先由监测模块实时监测主PCIE Switchtec端的主总线访问信息和从PCIE Switchtec端的从总线访问信息；然后控制模块根据所述主总线访问信息、所述从总线访问信息和预设的访问机制控制所述主PCIE Switchtec端和所述从PCIE Switchtec端的访问操作，以避免所述主PCIE Switchtec端和所述从PCIE Switchtec端同时访问同一条总线。如此可基于实际访问情况控制主PCIE Switchtec端和从PCIE Switchtec端在同一时刻访问不同的总线，从而可避免主设备和从设备同时访问同一条总线。
下面对本发明实施例提供的一种访问总线的设备进行介绍，下文描述的一种访问总线的设备与上文描述的一种访问总线的方法及装置可以相互参照。
参见图4，本发明实施例提供的一种访问总线的设备，包括：
存储器401，用于存储计算机程序；
处理器402，用于执行所述计算机程序时实现上述任意实施例所述的访问总线的方法的步骤。
下面对本发明实施例提供的一种可读存储介质进行介绍，下文描述的一种可读存储介质与上文描述的一种访问总线的方法、装置及设备可以相互参照。
一种可读存储介质，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意实施例所述的访问总线的方法的步骤。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种访问总线的方法，其特征在于，包括：
实时监测主PCIE Switchtec端的主总线访问信息和从PCIE Switchtec端的从总线访问信息；
根据所述主总线访问信息、所述从总线访问信息和预设的访问机制控制所述主PCIESwitchtec端和所述从PCIE Switchtec端的访问操作，以避免所述主PCIE Switchtec端和所述从PCIE Switchtec端同时访问同一条总线；
其中，所述根据所述主总线访问信息、所述从总线访问信息和预设的访问机制控制所述主PCIE Switchtec端和所述从PCIE Switchtec端的访问操作，以避免所述主PCIESwitchtec端和所述从PCIE Switchtec端同时访问同一条总线，包括：
若所述主PCIE Switchtec端正在访问目标总线，则在所述主PCIE Switchtec端对所述目标总线访问完毕时，发送目标总线可访问的消息至所述从PCIE Switchtec端，以使所述从PCIE Switchtec端访问所述目标总线；
若所述从PCIE Switchtec端正在访问目标总线，则在所述主PCIE Switchtec端接收到所述从PCIE Switchtec端发送的目标总线可访问的消息时，访问所述目标总线。
2.根据权利要求1所述的访问总线的方法，其特征在于，所述实时监测主PCIESwitchtec端的主总线访问信息和从PCIE Switchtec端的从总线访问信息，包括：
通过所述主PCIE Switchtec端的主监控进程实时监测所述主总线访问信息；
通过所述从PCIE Switchtec端的从监控进程实时监测所述从总线访问信息。
3.根据权利要求1所述的访问总线的方法，其特征在于，还包括：
将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步。
4.根据权利要求3所述的访问总线的方法，其特征在于，所述将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步，包括：
采用异步发送方式将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步。
5.根据权利要求3所述的访问总线的方法，其特征在于，所述将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步，包括：
采用同步发送方式将所述主PCIE Switchtec端和所述从PCIE Switchtec端访问得到的数据进行相互同步。
6.一种访问总线的装置，其特征在于，包括：
监测模块，用于实时监测主PCIE Switchtec端的主总线访问信息和从PCIE Switchtec端的从总线访问信息；
控制模块，用于根据所述主总线访问信息、所述从总线访问信息和预设的访问机制控制所述主PCIE Switchtec端和所述从PCIE Switchtec端的访问操作，以避免所述主PCIESwitchtec端和所述从PCIE Switchtec端同时访问同一条总线；
其中，所述控制模块包括：
第一控制单元，用于若所述主PCIE Switchtec端正在访问目标总线，则在所述主PCIESwitchtec端对所述目标总线访问完毕时，发送目标总线可访问的消息至所述从PCIESwitchtec端，以使所述从PCIE Switchtec端访问所述目标总线；
第二控制单元，用于若所述从PCIE Switchtec端正在访问目标总线，则在所述主PCIESwitchtec端接收到所述从PCIE Switchtec端发送的目标总线可访问的消息时，访问所述目标总线。
7.一种访问总线的设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1-5任意一项所述的访问总线的方法的步骤。
8.一种可读存储介质，其特征在于，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1-5任意一项所述的访问总线的方法的步骤。
CN201811463457.0A 2018-12-03 2018-12-03 一种访问总线的方法、装置、设备及可读存储介质 Active CN109582626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811463457.0A CN109582626B (zh) 2018-12-03 2018-12-03 一种访问总线的方法、装置、设备及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811463457.0A CN109582626B (zh) 2018-12-03 2018-12-03 一种访问总线的方法、装置、设备及可读存储介质

Publications (2)

Publication Number Publication Date
CN109582626A CN109582626A (zh) 2019-04-05
CN109582626B true CN109582626B (zh) 2021-10-29

Family

ID=65926870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811463457.0A Active CN109582626B (zh) 2018-12-03 2018-12-03 一种访问总线的方法、装置、设备及可读存储介质

Country Status (1)

Country Link
CN (1) CN109582626B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111400211B (zh) * 2020-04-07 2022-08-12 上海航天计算机技术研究所 基于PCIe总线的通信方法及系统
CN113612499B (zh) * 2021-08-20 2022-09-16 河南辉煌科技股份有限公司 一种实现应答式双路数据采集的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1044196A (zh) * 1988-12-30 1990-07-25 阿尔卡特尔有限公司 使多总线多处理器系统解除阻断的方法
CN1798114A (zh) * 2004-12-29 2006-07-05 中国船舶重工集团公司第七一一研究所 一种can总线－以太网网桥
DE102010041810A1 (de) * 2010-09-30 2012-04-05 Robert Bosch Gmbh Verfahren zur automatischen Adressvergabe an gleichartige Busteilnehmer
CN104794079A (zh) * 2015-03-31 2015-07-22 华为技术有限公司 一种总线仲裁的方法、装置及系统
CN104834620A (zh) * 2015-04-29 2015-08-12 小鸟科技有限公司 串行外设接口spi总线电路、实现方法以及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1044196A (zh) * 1988-12-30 1990-07-25 阿尔卡特尔有限公司 使多总线多处理器系统解除阻断的方法
CN1798114A (zh) * 2004-12-29 2006-07-05 中国船舶重工集团公司第七一一研究所 一种can总线－以太网网桥
DE102010041810A1 (de) * 2010-09-30 2012-04-05 Robert Bosch Gmbh Verfahren zur automatischen Adressvergabe an gleichartige Busteilnehmer
CN104794079A (zh) * 2015-03-31 2015-07-22 华为技术有限公司 一种总线仲裁的方法、装置及系统
CN104834620A (zh) * 2015-04-29 2015-08-12 小鸟科技有限公司 串行外设接口spi总线电路、实现方法以及电子设备

Also Published As

Publication number Publication date
CN109582626A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
US10560315B2 (en) Method and device for processing failure in at least one distributed cluster, and system
US10042583B2 (en) Device management method, device, and device management controller
CN102609349A (zh) 服务器故障截屏方法及系统
US20170026280A1 (en) Packet Transmission Method and Apparatus, and Interconnect Interface
CN109582626B (zh) 一种访问总线的方法、装置、设备及可读存储介质
CN104854845B (zh) 使用高效的原子操作的方法和装置
US9442784B2 (en) Management device, management method, and medium storing management program
CN104579774A (zh) 主控设备的切换方法和装置
US9092396B2 (en) Standby system device, a control method, and a program thereof
CN111585835B (zh) 一种带外管理系统的控制方法、装置和存储介质
US9081912B2 (en) Method and apparatus for node hot-swapping
CN114826962A (zh) 一种链路故障检测方法、装置、设备及机器可读存储介质
CN107333252B (zh) 通信异常处理方法、装置及智能卡终端
CN110053650B (zh) 一种列车自动运行系统、列车自动运行系统架构及列车自动运行系统的模块管理方法
KR20150104435A (ko) 라우팅 처리기의 동작 모드 천이 방법
CN109542983A (zh) 一种数据同步方法、装置、设备及可读存储介质
CN110119111B (zh) 通信方法及装置、存储介质、电子装置
CN115904773A (zh) 一种内存故障信息收集方法、装置及存储介质
CN116466613A (zh) 控制指令的执行方法、被控设备、车站服务器及执行装置
CN101106548B (zh) 实现多媒体消息业务系统存储容灾的装置及方法
CN110830305B (zh) 无线设备接入wifi网络的方法、装置、电子设备及存储介质
CN110087333A (zh) 一种防止业务中断的方法、装置、设备及存储介质
CN112463514A (zh) 分布式缓存集群的监测方法和装置
CN110442094B (zh) 一种分布式系统仲裁方法及装置
CN115858222B (zh) 一种虚拟机故障处理方法、系统及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant