JPH03257653A - アクセス要求方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクセス要求方式に関し、特に複数の中央制御
装置、各中央制御装置とアドレス／データバスを介して
それぞれ接続された複数のアクセス要求送受信装置およ
び各アクセス要求送受信装置と共通アドレス／データバ
スを介して接続されたアクセス権決定回路を含む共通記
憶装置を備えるマルチプロセッサシステムにおけるアク
セス要求方式に関する。

〔従来の技術〕

従来、この種のマルチプロセッサシステムでは、中央制
御装置で処理されるアドレスおよびデータがそれぞれ例
えば３２ピントで、中央制御装置とアクセス要求送受信
装置とを接続するアドレス／データバスが例えば１６ビ
ツトの場合には、１回のリード・ライトアクセスにおい
て、アドレスおよびデータを１６ピントずつに２分割し
てから、分割されたアドレスおよびデータをアドレス／
データバスを介してアクセス要求送受信装置に順次送信
するようになっていた。そして、アクセス要求送受信装
置では、第５図のタイミングチャートに示すように、中
央制御装置から送信されてきたアドレスおよびデータを
すべて受信したところで共通記憶装置内のアクセス権決
定回路にアクセス要求信号を送出し、アクセス要求信号
に対してアクセス要求受付信号が返ってくると分割され
たアドレスおよびデータを共通アドレス／データバスを
介して共通記憶装置に順次送出していた。

ところで、中央制御装置からのリード・ライトアクセス
には、共通記憶装置内のメモリ部に実際にリードおよび
ライトを行う通常のリード・ライトアクセスの他に、診
断のために、アクセス送受信装置内のレジスタにアドレ
スおよびデータを書き込んでおきレジスタの内容を読み
出して期待値と比較することにより正常性の確認を行う
アクセス要求送受信装置内折り返しリード・ライトアク
セスと、アクセス権決定回路内のレジスタにアドレスお
よびデータを書き込んでおきレジスタの内容を読み出し
て期待値と比較することにより正常性の確認を行うアク
セス権決定回路内折り返しリード・ライトアクセスとが
ある。

従来のアクセス要求方式では、アクセス要求送受信装置
は、中央制御装置が通常のリード・ライトアクセスを行
うか、診断のためのアクセス要求送受信装置内折り返し
リード・ライトアクセスまたはアクセス権決定回路内折
り返し＋Ｉ−ド・ライトアクセスを行うかを中央制御装
置から順次送信されてくる分割されたアドレスおよびデ
ータをすべて受信した後にアドレスおよびデータの特定
のビットを見ることによって判断し、アクセス要求送受
信装置内折り返しリード・ライトアクセスの場合には共
通記憶装置内のアクセス権決定回路に対してアクセス要
求信号を出さず、アクセス要求送受信装置内折り返しリ
ード・ライトアクセス以外の場合にはアクセス要求１１
号を共通記憶装置内のアクセス権決定回路に対して送出
していた。

〔発明が解決しようとする課題〕

上述した従来のアクセス要求方式では、アクセス要求送
受信装置が中央制御装置から順次送信されてくる分割さ
れたアドレスおよびデータをすべて受信するのを待って
からリード・ライトアクセスの種別を判断してアクセス
権決定回路にアクセス要求信号を選択的に送出するよう
になっていたので、アクセス要求からアクセス権の決定
までに時間がかかり、アクセス全体が低速化するという
欠点がある。

本発明の目的は、上述の点に鑑み、アクセス要求送受信
装置が中央制御装置から順次送信されてくるアドレスお
よびデータをすべて受信しないうちに共通記憶装置に対
してアクセス要求信号を送出するようにし、アドレスお
よびデータをすべて受信した後にアクセス要求信号を取
り消す必要があれば要求キャンセル信号を送出するよう
にして、アクセス要求からアクセス権の決定までの時間
を短縮してアクセス全体の高速化を達成するようにした
アクセス要求方式を提供することにある。

〔課題を解決するための手段〕

本発明のアクセス要求方式は、複数の中央制御装置、各
中央制御装置とアドレス／データバスを介してそれぞれ
接続された複数のアクセス要求送受信装置および各アク
セス要求送受信装置と共通アドレス／データバスを介し
て接続されたアクセス権決定回路を含む共通記憶装置を
備えるマルチプロセッサシステムにおいて、アドレスお
よびデータを複数に分割してアクセス要求信号とともに
送信する前記中央制御装置と、前記中央制御装置からア
クセス要求信号を受信すると分割されたアドレスおよび
データをすべて受信しないうちに前記アクセス権決定回
路にアクセス要求信号を送出し、前記共通記憶装置への
アクセスが不要であると判明したときに前記アクセス権
決定回路に要求キャンセル信号を送出する前記アクセス
要求送受信装置と、前記アクセス要求送受信装置から同
時ｌこ複数のアクセス要求があった場合にどのアクセス
要求送受信装置にアクセス権を付与するかを決定しアク
セス権を付与するアクセス要求送受信装置に対してアク
セス要求受付信号を返し、アクセス権を付与しているア
クセス要求送受信装置から要求キャンセル信号を受信し
たときにアクセス権を取り消す前記アクセス権決定回路
とを有する。

〔作用〕

本発明のアクセス要求方式では、中央制御装置がアドレ
スおよびデータを複数に分割してアクセス要求信号とと
もに送信し、アクセス要求送受信装置が中央制御装置か
らアクセス要求信号を受信すると分割されたアドレスお
よびデータをすべて受信しないうちにアクセス権決定回
路にアクセス要求信号を送出し、共通記憶装置へのアク
セスが不要であると判明したときにアクセス権決定回路
に要求キャンセル信号を送出し、アクセス権決定回路が
アクセス要求送受信装置から同時に複数のアクセス要求
があった場合にどのアクセス要求送受信装置にアクセス
権を付与するかを決定しアクセス権を付与するアクセス
要求送受信装置に対してアクセス要求受付信号を返し、
アクセス権を付与しているアクセス要求送受信装置から
要求キャンセル信号を受信したときにアクセス権を取り
消す。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明の一実施例に係るアクセス要求方式が
適用されたマルチプロセッサシステムの構成を示すブロ
ック図である。このマルチプロセッサシステムは、複数
（図示は３台）の中央制御装置１１と、各中央制御袋Ｗ
ｌｌにアドレス／データバス２１およびアクセス要求信
号ＦＩＩＡ２２を介してそれぞれ接続された複数（図示
は３台）のアクセス要求送受信装置１２と、各アクセス
要求送受信袋Ｗ１２に共通アドレス／データバス２３ア
クセス要求信号！２４．アクセス要求受付信号［２５お
よび要求キャンセル信号線２６を介して接続された共通
記憶装置１３とから、その主要部が構成されている。

共通記憶装置１３は、アクセス権決定回路１４と、共通
記憶装置制御回路１５と、メモリ部１６とを含んで構成
されている。

中央制御装置１１は、アクセス要求送受信装置１２に対
してアクセス要求信号！２２を介してアクセス要求信号
を送信するとともに、自装置で処理している、例えば第
２図に示すような３２ビツトのアドレスおよび３２ビツ
トのデータを１６ビントの上位アドレスＡＤ１．１６ビ
ツトの下位アドレスＡＤ２．１６ビツトの上位データＷ
ＤＴ　１および１６ビツトの下位データＷＤＴ２に分割
してアクセス要求送受信装置１２に１６ビツトのアドレ
ス／データバス２１を介し送信する。

第２図を参照すると、下位アドレスＡＤ２の最終ビット
はライトビットとなっており、ライトピントが“１′″
のときにライトアクセスを、“０′のときにリードアク
セスを示す、また、下位アドレスＡＤ２の最終ビットか
ら１つ手前のピントは折り返しピントとなっており、折
り返しビットが”１”のときに折り返しリード・ライト
アクセスを、“０″のときに通常のリード・ライトアク
セスを示す。さらに、下位データＷＤＴ２の最終ピント
は、折り返し場所指定ビットとなっており、折り返し場
所指定ビットが“ｌ”のときにアクセス要求送受信装置
内折り返しリード・ライトアクセスを示し、′０”のと
きにアクセス権決定回路内折り返しリード・ライトアク
セスを示す。

アクセス要求送受信装置］２は、１６ビツトの共通アド
レス／データバス２３．アクセス要求信号ｖＡ２４．ア
クセス要求受付信号ｖＡ２５および要求キャンセル信号
ｖＡ２６を介して共通記憶装置１３内のアクセス権決定
回路１４に接続されている。

アクセス権決定回路１４は、複数のアクセス要求送受信
装置１２よりアクセス要求信号ｖＡ２４を介して同時に
アクセス要求信号が送出されている場合に、アクセス権
を付与するアクセス要求送受信装置１２を決定して、決
定したアクセス要求送受信装置１２に対してアクセス要
求受付信号線２５を介してアクセス要求受付信号を返す
。

なお、中央制御装置１１は、アクセス要求送受信装置１
２．共通記憶装置１３および共通アドレス／データバス
２３とは異なるクロックで非同期に動作していてもよい
。

次に、このように構成された本実施例のアクセス要求方
式の動作について説明する。

（１１まず、第３図（ａ）および（ｂ）に示すタイミン
グチャートを参照しながら、通常のリード・ライトアク
セスの動作について説明する。

中央制御装置１１は、共通記憶装置１３に対して通常の
リード・ライトアクセスを行うために、アクセス要求信
号をアクセス要求信号線２２を介してアクセス要求送受
信装Ｗ１２に送信すると同時に、１６ビソトの上位アド
レスＡＤＩをアドレス／データバス２１を介してアクセ
ス要求送受信装置１２に送信する。

アクセス要求送受信装置１２は、第３図（ａ）のタイ逅
ングチャートに示すように、中央制御装置１１からアク
セス要求信号線２２を介してアクセス要求信号を受信す
ると、アドレス／データバス２１を介して１６ビツトの
上位アドレスＡＤＩを受信し、１６ピントの下位アドレ
スＡＤ２．１６ビツトの上位データＷＤＴ１および１６
ビツトの下位データＷＤＴ２を受信し終わるのを待たず
に、すぐに共通記憶装置１３内のアクセス権決定回路１
４に対してアクセス要求信号をアクセス要求信号線２４
を介して送出する。

共通記憶装Ｗ１３内のアクセス権決定回路１４は、アク
セス要求送受信装置１２からアクセス要求信号線２４を
介してアクセス要求信号を受信すると、他の単数または
複数のアクセス要求送受信装置Ｉ２からもアクセス要求
信号が同時にきている場合には、アクセス要求信号の調
停を行ってアクセス権の決定を行い、第３図（ｂ）のタ
イミングチャートに示すように、決定したアクセス要求
送受信装置１２に対してアクセス要求受付信号をアクセ
ス要求受付信号線２５を介して返す。

アクセス要求送受信装置１２は、アクセス要求受付信号
線２５を介してアクセス要求受付信号を受信すると、第
３図（ａ）のタイミングチャートに示すように、次のク
ロックからすでに受信している１６ビツトの上位アドレ
スＡＤＩ、下位アドレスＡＤ２．上位データＷＤＴＩお
よび下位データＷＤＴ２を順番にクロックごとに共通ア
ドレス／データバス２３を介して共通記憶装置１３に送
出する。

共通記憶装置１３では、アクセス権決定回路１４は、第
３図（ｂ）のタイミングチャートに示すように、上位ア
ドレスＡＤ　１．下位アドレスＡＤ２、上位データＷＤ
Ｔ１および下位データＷＤＴ２を順次受は取り、アクセ
ス要求信号と上位アドレスＡＤＩ、下位アドレスＡＤ２
．上位データＷＤＴＩおよび下位データＷＤＴ２とを共
通記憶装置制御回路１５に順次送出する。

共通記憶装置制御回路１５は、アクセス権決定回路１４
から上位アドレスＡＤ１．下位アドレスＡＤ２．上位デ
ータＷＤＴ１および下位データＷＤＴ２を順次受は取る
と、受は取った上位アドレスＡＤＩおよび下位アドレス
ＡＤ２を合わせた３２ビツトのアドレスで、受は取った
上位データＷＤＴＩおよび下位データＷＤＴ２を合わせ
た３２ビツトのデータをメモリ部１６に対してリードま
たはライトする。

この結果、第３図（ａ）のタイミングチャートと第５図
の従来のタイミングチャートとを比較して見ればわかる
ように、アクセス要求送受信装置１２からのアクセス要
求信号の出力が４クロツクだけ早く行われることになり
、アクセス要求からアクセス権の決定までの時間を短縮
することができる。

なお、アクセス権決定回路内折り返しリード・ライトア
クセスの場合にも、アクセス権決定回路１４から共通記
憶装置制御回路１５にアドレスおよびデータが送出され
ないだけで、他は上記（１）の場合とほぼ同様の動作と
なる。

（２）次に、第４図（ａ）および（ｂ）に示すタイミン
グチャートを参照しながら、アクセス要求送受信装置内
折り返しリード・ライトアクセスの動作について説明す
る。

中央制御装置１１は、アクセス要求送受信装置内折り返
しリード・ライトアクセスを行うために、アクセス要求
信号をアクセス要求信号＆１２２を介してアクセス要求
送受信装置１２に送信すると同時に、１６ビツトの上位
アドレスＡＤＩをアドレス／データバス２１を介してア
クセス要求送受信装置１２に送信する。

アクセス要求送受信装置１２は、第４図（ａ）のタイミ
ングチャートに示すように、中央制御装置１１からアク
セス要求信号線２２を介してアクセス要求信号を受信す
ると、アドレス／データバス２１を介して１６ビツトの
上位アドレスＡＤＩを受信し、１６ビツトの下位アドレ
スＡＤ２．１６ビツトの上位データＷＤＴＩおよび１６
ビツトの下位データＷＤＴ２を受信し終わるのを待たず
に、すぐに共通記憶装置１３内のアクセス権決定回路１
４に対してアクセス要求信号をアクセス要求信号線２４
を介して送出する。

共通記憶装置１３内のアクセス権決定回路１４は、アク
セス要求送受信装置１２からアクセス要求信号線２４を
介してアクセス要求信号を受信すると、他の単数または
複数のアクセス要求送受信装置１２からもアクセス要求
信号が同時にきている場合には、アクセス要求信号の調
停を行ってアクセス権の決定を行い、第４図（ｂ）のタ
イミングチャートに示すように、決定したアクセス要求
送受信装置１２に対してアクセス要求受付信号をアクセ
ス要求受付信号！２５を介して返す。

アクセス要求送受信装置１２は、アクセス要求受付信号
線２５を介してアクセス要求受付信号を受信すると、第
４図（ａ）のタイミングチャートに示すように、次のク
ロックですでに受信している１６ビツトの上位アドレス
ＡＤＩを共通アドレス／データバス２３を介して共通記
憶装置１３に送出するが、４クロンク目で分割されたア
ドレスおよびデータがすべて受信されることによりリー
ド・ライトアクセスがアクセス要求送受信装置内折り返
しリード・ライトアクセスであることが判明するので、
アクセス要求信号を取り消すために共通記憶装置１３内
のアクセス権決定回路１４に対して要求キャンセル信号
を要求キャンセル信号線２６を介して送出する。

共通記憶装置１３のアクセス権決定回路１４は、要求キ
ャンセル信号線２６を介して要求キャンセル信号を受信
すると、第４図（ｂ）のタイミングチャートに示すよう
に、共通記憶装置制御回路１５へのアクセス要求信号と
上位アドレスＡＤＩ。

下位アドレスＡＤ２．上位データＷＤＴＩおよび下位デ
ータＷＤＴ２との送出を行わずに、改めてアクセス要求
信号によるアクセス権の決定を行う。

なお、上記実施例では、中央制御装置１１で処理される
アドレスおよびデータが３２ビツト、アドレス／データ
バス２１および共通アドレス／データバス２３が１６ビ
ツトの場合を例にとって説明したが、本発明のアクセス
要求方式は、アドレスおよびデータを分割して送信する
ようなマルチプロセッサシステムであればアドレスおよ
びデータが何ピントであっても適用可能であることはい
うまでもない。

〔発明の効果〕

以上説明したように本発明は、アクセス要求送受信装置
が中央制御装置から送信されてきたアドレスおよびデー
タを全て受信し終えないうちにアクセス要求をアクセス
権決定回路に送出するようにしたことにより、アクセス
要求からアクセス権の決定までの時間を短縮することが
でき、アクセス全体の高速化を図ることができるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るアクセス要求方式が適
用されたマルチプロセッサシステムの構成を示すブロッ
ク図、 第２図は第１図中の中央制御装置から送信されるデータ
およびアドレスの構成を示す図、第３図（ａ）および（
ｂ）は第１図中のアクセス要求送受信装置およびアクセ
ス権決定回路における通常のリード・ライトアクセス時
の動作を示すタイミングチャート、 第４図（ａ）および（ｂ）は第１図中のアクセス要求送
受信装置およびアクセス権決定回路におけるアクセス要
求送受信装置内折り返しリード・ライトアクセス時の動
作を示すタイミングチャート、 第５図は従来のアクセス要求方式におけるリード・ライ
トアクセス時の動作を示すタイミングチャートである。 図において、 １１・・・中央制御装置、 １２・・・アクセス要求送受信装置、 １３・・・共通記憶装置、 １４・・・アクセス権決定回路、 １５・・・共通記憶装置制御回路、 １６・・・メモリ部、 ２１・・・アドレス／データバス、 ２２・・・アクセス要求信号線、 ２３・・・共通アドレス／データバス、２４・・・アク
セス要求信号線、 ２５・・・アクセス要求受付信号線、 ２６・・・要求キャンセル信号線である。

Claims (1)

1. 【特許請求の範囲】 複数の中央制御装置、各中央制御装置とアドレス／デー
   タバスを介してそれぞれ接続された複数のアクセス要求
   送受信装置および各アクセス要求送受信装置と共通アド
   レス／データバスを介して接続されたアクセス権決定回
   路を含む共通記憶装置を備えるマルチプロセッサシステ
   ムにおいて、アドレスおよびデータを複数に分割してア
   クセス要求信号とともに送信する前記中央制御装置と、
   前記中央制御装置からアクセス要求信号を受信すると分
   割されたアドレスおよびデータをすべて受信しないうち
   に前記アクセス権決定回路にアクセス要求信号を送出し
   、前記共通記憶装置へのアクセスが不要であると判明し
   たときに前記アクセス権決定回路に要求キャンセル信号
   を送出する前記アクセス要求送受信装置と、前記アクセ
   ス要求送受信装置から同時に複数のアクセス要求があっ
   た場合にどのアクセス要求送受信装置にアクセス権を付
   与するかを決定しアクセス権を付与するアクセス要求送
   受信装置に対してアクセス要求受付信号を返し、アクセ
   ス権を付与しているアクセス要求送受信装置から要求キ
   ャンセル信号を受信したときにアクセス権を取り消す前
   記アクセス権決定回路と を有することを特徴とするアクセス要求方式。