JPH02268363A - マルチプロセッサシステムにおけるプログラムロード方式 - Google Patents

マルチプロセッサシステムにおけるプログラムロード方式

Info

Publication number
JPH02268363A
JPH02268363A JP9233189A JP9233189A JPH02268363A JP H02268363 A JPH02268363 A JP H02268363A JP 9233189 A JP9233189 A JP 9233189A JP 9233189 A JP9233189 A JP 9233189A JP H02268363 A JPH02268363 A JP H02268363A
Authority
JP
Japan
Prior art keywords
processor
load
load module
hard disk
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9233189A
Other languages
English (en)
Inventor
Shinya Toyoda
豊田 伸哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9233189A priority Critical patent/JPH02268363A/ja
Publication of JPH02268363A publication Critical patent/JPH02268363A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラムを格納するハードディスク装置付き
プロセッサとプログラムロードされる複数のプロセッサ
とが接続されてなるマルチプロセッサシステムにおける
プログラムローt’方式に関する。
〔従来の技術〕
従来、この種のマルチプロセッサシステムにおけるプロ
グラムロード方式は、ハードディスク装置内に1プロセ
ツサ毎又はプロセッサの種類毎にプログラムファイルを
持たせ、ハードディスク装置付きプロセッサ上のプログ
ラムロード制御部が各プロセッサへプログラムロードを
行なっていた。
〔発明が解決しようとする課題〕
上述した従来のマルチプロセッサシステムにおけるプロ
グラムロード方式は、プログラムファイルをプロセッサ
毎又はプロセッサの種類毎にハードディスク装置に持つ
ため、同一機能が各プロセッサに搭載される場合には同
一プログラムを各プログラムファイルに入れる必要があ
るので、ハードディスク装置の容量を無駄に使ってしま
うという欠点がある。
〔課題を解決するための手段〕
本発明のマルチプロセッサシステムにおけるプログラム
ロード方式は、プログラムを格納するハードディスク装
置付きプロセッサとプログラムロードされる複数のプロ
セッサとが接続されてなるマルチプロセッサシステムに
おいて、前記ハードディスク装置付きプロセッサはプロ
グラムロード制御部を有し、前記ハードディスク装置は
機能的に独立し且つロード先メモリアドレスの連続して
いるロードモジュールとそのロード先メモリアドレスを
セットにして一連の番号を付与したロードモジュールフ
ァイルとこの各ロードモジュールファイルのロード先プ
ロセッサ番号を管理する管理データ部とを有することを
特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すマルチプロセッサシス
テムのブロック図、第2図は第1図における管理データ
部に設けるロードモジュールとロード先プロセッサ番号
を対応づけるテーブルの構成図である。
第1図において、本実施例のマルチプロセッサシステム
は、ハードディスク装置(以下D S K )10を有
するプロセッサ(以下PRCH)1と、プログラムロー
ドされる複数のプロセッサ(以下PRC)2,3〜nが
ループ状バス12に接続されてなる。PRCHIはプロ
グラムロード制御部(以下PLO)11を有する。DS
KIOは管理データ部(以下MGD)100および複数
のロードモジュールファイル(以下FLE)102,1
03、NIonからなり、各FLE (例えばFLE1
02)はロード先メモリアドレス(以下ADR)90と
ロードモジュール(以下MDL)91からなり、複数の
MDLは機能的に独立し且っADRはFLE102,1
03. NIonで連続している。またMGD 100
は図示していない実装プロセッサ番号テーブルと、第2
図に示すロードモジュールファイル番号−プロセッサ番
号対応テーブル(以下TBL)から、なる。
続いて本実施例の動作について説明する。
PRCHIのPLCIIがDSKIOがらMGDloo
を読み込み、実装プロセッサ番号テーブルから読み出し
たプログラムロードすべきプロセッサ番号でTBLから
所要のロードモジュール番号を得て、このロードモジュ
ール番号のFLE (例えばFLE102)のADR9
0を参照してMDL91をループ状バス12を介してP
RC2へ転送してロードする。
他のPRC3,〜nにプログラムロードを行なう動作も
上記と同様の動作となる、 〔発明の効果〕 以上説明したように本発明は、ハードディスク装置付き
プロセッサにプログラムロード制御部を備え、ハードデ
ィスク装置内に一連の番号が付与されたロードモジュー
ルファイルとそのロードモジュールファイルをロード先
プロセッサ番号と対応づける管理データ部を設けること
により、同一機能が何台のプロセッサに搭載されても、
メモリ上の割付けを既存のプロセッサと同一にすれば、
管理データの修正だけで済むので、ディスク容量を節約
できるという効果がある。また、あるロードモジュール
を改版したときは、サイズがオーバーしない限り、他の
ロードモジュールブロックに影響を与えないで入れ替え
ることができるという効果もある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すマルチプロセッサシス
テムのブロック図、第2図は第1図における管理データ
部に設けるロードモジュールファイルとロード先プロセ
ッサ番号を対応づけるテーブルの構成図である。 1・・・ハードディスク装置付きプロセッサ(PRCH
)、2,3.〜n・・・プログラムロードされるプロセ
ッサ(PRC)、10・・・ハードディスク装置(DS
K)、11・・・プログラムロード制御部(PLC)、
12−・・ルーフ状バス、90・O−ド先メモリアドレ
ス(ADR)  91・・・ロードモジュール(MDL
)100・・・管理データ部(MGD)、102,10
3.〜Ion・−o−トモジュールファイル(FLE)
、TBL・・・ロードモジュールファイル番号−プロセ
ッサ番号対応テーブル。

Claims (1)

    【特許請求の範囲】
  1. プログラムを格納するハードディスク装置付きプロセッ
    サとプログラムロードされる複数のプロセッサとが接続
    されてなるマルチプロセッサシステムにおいて、前記ハ
    ードディスク装置付きプロセッサはプログラムロード制
    御部を有し、前記ハードディスク装置は機能的に独立し
    且つロード先メモリアドレスの連続しているロードモジ
    ュールとそのロード先メモリアドレスをセットにして一
    連の番号を付与したロードモジュールファイルとこの各
    ロードモジュールファイルのロード先プロセッサ番号を
    管理する管理データ部とを有することを特徴とするマル
    チプロセッサシステムにおけるプログラムロード方式。
JP9233189A 1989-04-11 1989-04-11 マルチプロセッサシステムにおけるプログラムロード方式 Pending JPH02268363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9233189A JPH02268363A (ja) 1989-04-11 1989-04-11 マルチプロセッサシステムにおけるプログラムロード方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9233189A JPH02268363A (ja) 1989-04-11 1989-04-11 マルチプロセッサシステムにおけるプログラムロード方式

Publications (1)

Publication Number Publication Date
JPH02268363A true JPH02268363A (ja) 1990-11-02

Family

ID=14051407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9233189A Pending JPH02268363A (ja) 1989-04-11 1989-04-11 マルチプロセッサシステムにおけるプログラムロード方式

Country Status (1)

Country Link
JP (1) JPH02268363A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245006A (ja) * 2008-03-28 2009-10-22 Fujitsu Ltd 論理制御装置およびプログラム書き込み方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245006A (ja) * 2008-03-28 2009-10-22 Fujitsu Ltd 論理制御装置およびプログラム書き込み方法

Similar Documents

Publication Publication Date Title
US7171523B2 (en) Information processing system for updating data in a shared network storage system
JPH02268363A (ja) マルチプロセッサシステムにおけるプログラムロード方式
JPS59173863A (ja) マスクメモリ方式
JPS62126451A (ja) 分散処理装置のイニシヤルプログラムロ−ド方式
KR950003879B1 (ko) 디스크 장치를 공유하기 위한 시스템구조 및 공유 방법
JPS62134735A (ja) デイスク装置のボリユ−ム割付方法およびそのアクセス方法
JPS583015A (ja) マイクロプログラム格納方式
JPH0324644A (ja) マルチボリュームにおけるファイルの自動拡張方式
JPH04106643A (ja) フロッピィディスクのファイル領域管理方式
JPH0314019A (ja) 媒体集合型装置アクセス方式
JPS61288245A (ja) イニシヤルプログラムロ−ド制御方式
JPS59206924A (ja) 入出力制御装置
JP2569524B2 (ja) 拡張記憶装置の仮想デイスク制御方式
JPS62226368A (ja) 補助プロセサへのプログラムロ−ド方式
JPH0474236A (ja) 分散ファイルシステム
JPH0693232B2 (ja) キヤツシユメモリ
JPH03294936A (ja) マルチメディアシステム制御方式
JPH0264844A (ja) 情報処理装置
JPS61194546A (ja) 共用フアイル制御システム
JPH01166124A (ja) ボリューム共用制御方式
JPS61187031A (ja) 情報処理装置
JPH04242843A (ja) サブファイル管理方式
JPS6358555A (ja) フアイルスペ−ス管理方式
JPS61175728A (ja) ロ−ドモジユ−ルのバウンダリ化方式
JPH0521248B2 (ja)