JP2014048647A - 画像表示装置 - Google Patents

Abstract

【課題】 画像表示装置の電源投入等から初期化完了までの所要時間を短くし、画像表示装置の制御を行うマイクロコンピュータのファームウェアの開発において、画像表示装置の初期化のためのルーチンの開発に要する労力を削減する。
【解決手段】 画像表示ＬＳＩ１Ａの初期設定回路１０３は、電源投入時または起動時に、画像メモリ３Ａから初期化データを読み出し、この初期化データにより画像表示ＬＳＩ１Ａ内の各部の制御のため制御用レジスタの初期設定を行う。また、画像処理シーケンサ１０４は、初期設定回路１０３による初期設定完了後、画像メモリ３Ａ内のマクロコマンドに従い、ＬＣＤ表示器２に初期画面を表示させる。
【選択図】図１

Description

この発明は、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；液晶表示器）等の表示器に画像を表示させる画像表示装置に関する。

図１５は従来の画像表示装置の一例である画像表示ＬＳＩ１を使用した画像表示システムの構成を示すブロック図である。この画像表示システムにおいて、画像表示ＬＳＩ１は、マイクロコンピュータ１０からの指示に従い、ＬＣＤ表示器２に各種の画像を表示させるための画像処理を実行するＬＳＩである。画像メモリ３は、フラッシュＲＯＭ等の不揮発性メモリであり、ＬＣＤ表示器２の表示対象となる各種の画像データを記憶している。マイクロコンピュータ１０には、不揮発性メモリ２０が接続されている。この不揮発性メモリ２０には、画像表示ＬＳＩ１を含む画像表示システム全体を初期化するための初期化用ファームウェアが記憶されている。マイクロコンピュータ１０は、電源投入時またはシステム起動時に不揮発性メモリ２０から初期化用ファームウェアを読み出して実行する。これにより画像表示ＬＳＩ１が初期化される。以後、画像表示ＬＳＩ１は、マイクロコンピュータ１０からの指示に従って、画像メモリ３から画像データを読み出し、ＬＣＤ表示器２に表示させる。なお、この種の画像表示システムに用いられる画像表示ＬＳＩは、例えば特許文献１に開示されている。

特開２００１−８３９５８号公報

ところで、上述した従来技術は次の問題を有していた。まず、画像表示システムによっては、マイクロコンピュータ１０が初期化用ファームウェアを実行する際の所要時間の長いものがある。この種の画像表示システムでは、電源投入またはシステム起動があってからＬＣＤ表示器２の画面表示が開始されるまでの時間が長くなり、ユーザに不安や不満を与える問題がある。また、画像表示ＬＳＩ１の初期化処理は、手順やタイミングが複雑である。この複雑な初期化処理が、初期化用ファームウェアの作成を難しくし、開発期間を長期化させる原因となっている。

本発明は、このような課題に鑑みてなされたものであり、その第１の目的は、電源投入等から初期化完了までの所要時間を短くすることができる画像表示装置を提供することにある。また、この発明の第２の目的は、画像表示装置の制御を行うマイクロコンピュータのファームウェアの開発において、画像表示装置の初期化のためのルーチンの開発に要する労力を削減することにある。

この発明は、電源投入時または起動時に不揮発性メモリから初期化データを読み出し、前記初期化データにより画像表示装置内の各部の制御のため制御用レジスタの初期設定を行う初期設定回路を具備することを特徴とする画像表示装置を提供する。

かかる発明によれば、画像表示装置の初期設定回路は、電源投入時または起動時に、画像メモリから初期化データを読み出して制御用レジスタの初期設定を行うので、短時間のうちの初期設定を完了することができる。また、この発明によれば、画像表示装置の初期設定に必要な情報は初期化データとして画像メモリに格納されるので、画像メモリや画像表示装置の制御対象である表示器の仕様に変更が生じる場合でも画像表示装置を制御するマイクロコンピュータのファームウェアに変更が生じることはない。

この発明の第１実施形態である画像表示ＬＳＩを含む画像表示システムの構成を示すブロック図である。 同実施形態におけるスタンドアロン初期設定機能の動作を示すフローチャートである。 同実施形態におけるＰＬＬの逓倍率の初期設定動作を説明する図である。 同実施形態におけるシステムクロックの生成方法の例を示す回路図である。 同実施形態においてＰＬＬが周波数逓倍を行うことによりシステムクロックを発生する方法を例示する回路図である。 アドレス３ｂｙｔｅモードでのＳＰＩフラッシュＲＯＭへのアクセス動作を示すタイムチャートである。 アドレス４ｂｙｔｅモードでのＳＰＩフラッシュＲＯＭへのアクセス動作を示すタイムチャートである。 初期設定動作時における画像処理ＬＳＩの内部状態を例示する回路図である。 初期設定動作時における画像処理ＬＳＩの他の内部状態を例示する回路図である。 この発明の第２実施形態において、画像メモリの適切な通信モードを選択するための手順を説明する図である。 同実施形態において、画像メモリの適切な通信モードを選択するための手順を説明する図である。 この発明の第３実施形態において、画像メモリの通信モードの切り換えが正常に行われたか否か判定するための手順を説明する図である。 同実施形態において、画像メモリの通信モードの切り換えが正常に行われたか否か判定するための手順を説明する図である。 この発明の第４実施形態において、画像メモリの通信モードの切り換えが正常に行われたか否か判定するための手順を説明する図である。 従来の画像表示ＬＳＩを用いた画像表示システムの構成例を示すブロック図である。

以下、図面を参照し、この発明の実施の形態を説明する。

＜第１実施形態＞
図１はこの発明の一実施形態である画像表示ＬＳＩ１Ａを含む画像表示システムの構成を示すブロック図である。この例では、パネル状のＬＣＤ表示器２の裏面に制御基板（図示略）が設けられており、その制御基板に画像表示ＬＳＩ１Ａと画像メモリ３Ａが搭載されている。そして、マイクロコンピュータ１０は、この制御基板とは別の基板に搭載されている。

画像表示ＬＳＩ１Ａは、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ；位相同期ループ）１０１と初期設定回路１０３と画像処理シーケンサ１０４とを有している。また、画像表示ＬＳＩ１Ａには水晶発振子１０２が外付けされている。ＰＬＬ１０１は、水晶発振子１０２から得られる入力クロックに周波数逓倍を施し、画像表示ＬＳＩ１Ａ内の各部のタイミング制御を行うためのシステムクロックを発生する回路である。初期設定回路１０３は、画像表示ＬＳＩ１Ａの電源投入時または起動時に画像表示ＬＳＩ１Ａ内の各部の状態を初期化する回路である。ここで、起動時とは、例えば画像表示ＬＳＩ１Ａに設けられた初期化端子（図示略）に対して初期化信号が与えられるタイミングを指す。画像処理シーケンサ１０４は、画像メモリ３Ａに記憶されたマクロコマンドまたはマイクロコンピュータ１０から与えられるマクロコマンドに従って画像メモリ３Ａから画像データを読み出し、ＬＣＤ表示器２に表示させる回路である。

画像メモリ３Ａは、初期化データと、マクロコマンドと、画像データとを記憶している。ここで、初期化データは、画像表示ＬＳＩ１Ａの初期化に用いられるデータであり、例えばＬＣＤ表示器２の垂直方向の画素数、水平方向の画素数等、ＬＣＤ表示器２に表示動作を行わせる制御に用いられる制御データ、ＰＬＬ１０１の逓倍率、マイクロコンピュータ１０に対する割り込み信号の発生条件に関する情報、画像メモリ３Ａの通信モードを指定する情報等を含んでいる。画像データは、ＬＣＤ表示器２に画像として表示されるデータである。

本実施形態における画像メモリ３Ａは、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）フラッシュＲＯＭにより構成されており、通常のシリアル通信モードの他に、２線または４線を使用した双方向の高速通信モードを有している。そして、画像メモリ３Ａには揮発性レジスタが設けられている。ここで、画像メモリ３Ａは、電源投入時などに行われる初期化により、通常のシリアル通信モードで動作を開始する。また、画像メモリ３Ａは、画像表示ＬＳＩ１Ａから与えられるコマンドに従い、通信モードの切り換えを行う。その際に通信モードの切り換えが成功に終わったか異常終了したかを示すステータスが揮発性レジスタに書き込まれる。画像表示ＬＳＩ１Ａは、この揮発性レジスタ内のステータスを読み出すポーリングを実施することが可能である。

本実施形態の特徴は、電源投入時または起動時に、画像表示ＬＳＩ１Ａが画像メモリ３Ａに記憶された初期化データに基づいて各種の制御用レジスタの初期設定を行うスタンドアロン初期化機能にある。このスタンドアロン初期化機能を営むのが画像表示ＬＳＩ１Ａ内の初期設定回路１０３である。そして、画像表示ＬＳＩ１Ａ内の画像処理シーケンサ１０４は、このスタンドアロン初期化機能の働きにより初期設定された制御用レジスタの記憶内容に基づき、ＬＣＤ表示器２の表示制御を行うための各種の制御信号を発生する。

図２は本実施形態におけるスタンドアロン初期化機能の動作を示すフローチャートである。画像表示ＬＳＩ１Ａの初期設定回路１０３は、電源投入または起動に応じて、まず、ＰＬＬ初期化処理（ステップＳ１）を実行する。以下、図３〜図５を参照し、このＰＬＬ初期化処理（ステップＳ１）について説明する。

本実施形態において、ＰＬＬ１０１に設定すべき逓倍率は初期化データの一部として画像メモリ３Ａに記憶されている。しかし、画像表示ＬＳＩ１Ａの電源投入時または起動時の段階では、この逓倍率が画像メモリ３Ａから読み出されていない。そこで、図４に示すように、水晶発振子１０２から与えられる入力クロックをシステムクロックとして使用することが考えられる。ここで、例えばシステムクロックの周波数が９６［ＭＨｚ］、水晶発振子１０２から得られる入力クロックの周波数が６［ＭＨｚ］であるとすると、ＰＬＬ１０１に設定すべき逓倍率は１６倍となる。しかし、入力クロックをそのままシステムクロックとして使用した場合、システムクロックの周波数は本来必要な周波数９６［ＭＨｚ］の１／１６となるので、１６倍の逓倍率を設定した場合に比べて、画像表示ＬＳＩ１Ａを初期化するための所要時間は１６倍になる。そこで、本実施形態では、画像メモリ３Ａから逓倍率が読み出されていない状態において適切な逓倍率をＰＬＬ１０１に設定するために、画像表示ＬＳＩ１Ａに２ビットの逓倍率設定端子ＰＣＬＫＣＴＬ１−０が設けられている。この逓倍率設定端子ＰＣＬＫＣＴＬ１−０に与えるレベルは、水晶発振子１０２から画像表示ＬＳＩ１Ａに与えられる入力クロックの周波数に基づいて設定される。

そして、画像表示ＬＳＩ１Ａは、ステップＳ１において、図３に示すように、逓倍率設定端子ＰＣＬＫＣＴＬ１−０の状態に応じて、ＰＬＬ１０１に逓倍率を設定する。図３に示す例では、入力クロックの周波数が６〜４０［ＭＨｚ］の範囲をとり得ることを想定し、この入力クロックから５０ＭＨｚ以上の周波数のシステムクロックを得ることを目標にして、ＰＬＬ１０１に設定する逓倍率が決定されている。そして、図３に示すように、逓倍率設定端子ＰＣＬＫＣＴＬ１−０に与えられる２ビットの値が「０」である場合は周波数逓倍なし（すなわち、入力クロックをシステムクロックとして使用）、「１」である場合は１０倍、「２」である場合は５倍、「３」である場合は２．５倍の逓倍率が選択されるようになっている。

図５に示す例では、水晶発振子１０２からの入力クロックの周波数が６［ＭＨｚ］である場合において、逓倍率設定端子ＰＣＬＫＣＴＬ１−０に設定された２ビットが「１」を示しているため、逓倍率＝１０倍がＰＬＬ１０１に設定され、６０ＭＨｚのシステムクロックがＰＬＬ１０１から出力されている。

逓倍率設定端子ＰＣＬＫＣＴＬ１−０に設定する２ビットの内容は、画像表示ＬＳＩ１Ａを搭載する制御基板の設計時に決定される。すなわち、図３において、ＰＬＬ１０１から出力されるシステムクロックの周波数が許容範囲の上限付近になるような逓倍率が選択され、その逓倍率を指定する２ビットが逓倍率設定端子ＰＣＬＫＣＴＬ１−０に与えられるように画像表示ＬＳＩ１Ａが実装される制御基板の設計を行うのである。
以上が図２におけるステップＳ１のＰＬＬ初期化処理の詳細である。

次に画像表示ＬＳＩ１Ａの初期設定回路１０３は、同画像表示ＬＳＩ１Ａに設けられたＳＴＡＬＮＥ端子のレベルがＨレベルであるか否かを判定する（ステップＳ２）。この判定結果が「ＮＯ」である場合は処理が終了する。この場合、画像表示ＬＳＩ１Ａはマイクロコンピュータ１０による初期化を待つことになる。一方、ＳＴＡＬＮＥ端子がＨレベルである場合（ステップＳ２＝「ＹＥＳ」）、ステップＳ３〜Ｓ７の各処理が実行される。

まず、ステップＳ３において、画像表示ＬＳＩ１Ａの初期設定回路１０３は、画像メモリ３Ａからの初期化データの読み出しを開始する。その際、初期設定回路１０３は、画像表示ＬＳＩ１Ａに設けられたバイト数設定端子ＴＢＹＴＥのレベルを判定する。その理由は次の通りである。

本実施形態において、画像メモリ３Ａとして使用されるＳＰＩフラッシュＲＯＭは、その記憶容量によりアクセス方法を変える必要がある。さらに詳述すると、画像メモリ３Ａが１２８Ｍｂｉｔよりも記憶容量の小さなＳＰＩフラッシュＲＯＭである場合、初期設定回路１０３は、図６に示すようにアドレス３ｂｙｔｅモードでのデータ読み出しをする必要がある。すなわち、１ｂｙｔｅのコマンドに続けて、アクセス先を指定する３ｂｙｔｅのアドレスａｄｄｒｅｓｓ１〜３をシリアルデータＤＡＴＡｉｎとしてＳＰＩフラッシュＲＯＭに供給し、アクセス先からの読み出しデータｄａｔａ１、ｄａｔａ２、…をシリアルデータＤＡＴＡｏｕｔとして受け取る。一方、画像メモリ３Ａが１２８Ｍｂｉｔ以上の記憶容量のＳＰＩフラッシュＲＯＭである場合、初期設定回路１０３は、図７に示すように、アドレス４ｂｙｔｅモードでのデータ読み出しをする必要がある。すなわち、１ｂｙｔｅのコマンドに続けて、アクセス先を指定する４ｂｙｔｅのアドレスａｄｄｒｅｓｓ１〜４をシリアルデータＤＡＴＡｉｎとしてＳＰＩフラッシュＲＯＭに供給し、アクセス先からの読み出しデータｄａｔａ１、ｄａｔａ２、…をシリアルデータＤＡＴＡｏｕｔとして受け取るのである。

このように本実施形態では、ＳＰＩフラッシュＲＯＭを画像メモリ３Ａとして使用しているため、画像メモリ３Ａに対するアクセスの際には、アドレス３ｂｙｔｅモードまたはアドレス４ｂｙｔｅモードのうちいずれか適切な読み出しモードを選択する必要がある。そこで、本実施形態では、画像表示ＬＳＩ１Ａにバイト数設定端子ＴＢＹＴＥを設け、このバイト数設定端子ＴＢＹＴＥのレベル設定によりアドレス３ｂｙｔｅモードまたはアドレス４ｂｙｔｅモードのうちの適切な読み出しモードを画像表示ＬＳＩ１Ａに指示するようにしているのである。

図２に示すステップＳ３において、初期設定回路１０３は、このバイト数設定端子ＴＢＹＴＥのレベルに基づき、アドレス３ｂｙｔｅモードまたはアドレス４ｂｙｔｅモードのうちの一方を選択し、選択した読み出しモードで画像メモリ３Ａからの初期化データの読み出しを開始する。

図８はステップＳ３の実行時における画像表示ＬＳＩ１Ａの内部状態を示している。この例では、ＰＬＬ１０１がステップＳ１において設定された逓倍率１０倍での周波数逓倍を入力クロックに施しており、画像表示ＬＳＩ１Ａ内の初期設定回路１０３にはＰＬＬ１０１から得られる６０［ＭＨｚ］のシステムクロックが与えられる。初期設定回路１０３は、このシステムクロックに同期して、画像メモリ３Ａの所定の記憶領域から初期化データを読み出す。その際、初期設定回路１０３は、通常のシリアル通信モードにより、画像メモリ３Ａから初期化データを読み出す。本実施形態において、画像メモリ３Ａは、電源投入時などの初期状態において、通常のシリアル通信モードで動作するからである。

図２において、ステップＳ４〜Ｓ６までの各処理は初期設定回路１０３が画像メモリ３Ａから初期化データを読み出しつつ実行する処理である。ここで、画像メモリ３Ａから読み出される初期化データには、ＰＬＬ１０１の逓倍率、マイクロコンピュータ１０に対する割り込み信号の発生条件を示す情報、画像メモリ３Ａの通信モードを指定する情報等が含まれている。初期化データとして逓倍率が読み出されたとき、初期設定回路１０３はこの逓倍率をＰＬＬ１０１内の分周器の分周比を設定するための制御用レジスタに設定する（ステップＳ４）。次に、初期化データとして、マイクロコンピュータ１０に対する割り込み信号の発生条件を示す情報が読み出されたとき、初期設定回路１０３は、この情報を割り込み信号の発生制御に使用される制御用レジスタに設定する（ステップＳ５）。

次に、初期化データとして、画像メモリ３Ａの通信モードを指定する情報が読み出されたとき、初期設定回路１０３は、この読み出しデータに従って画像メモリ３Ａの通信モードを切り換える（ステップＳ６）。さらに詳述すると、初期設定回路１０３は、初期化データの読み出しを一旦中断し、初期化データにより指示された通信モードを画像表示ＬＳＩ１Ａ内の通信制御のための制御用レジスタに設定するとともに、その通信モードへの切り換えを指示するコマンドを画像メモリ３Ａに与える。これにより画像メモリ３Ａでは、初期設定回路１０３からのコマンドにより指示された通信モードが設定される。また、画像メモリ３Ａでは、通信モードの切り換えが正常終了したか異常終了したかを示すステータスが内蔵の揮発性レジスタに書き込まれる。そこで、初期設定回路１０３は、通信モードの切り換え指示後、画像メモリ３Ａの揮発性レジスタからステータスを読み出すポーリングを繰り返し、正常終了を示すステータスが読み出された時点で、中断していた初期化データの読み出しを再開する。

図９はこのステップＳ６の実行後における画像表示ＬＳＩ１Ａの内部状態を例示するものである。図９に示す例では、画像メモリ３Ａから読み出された初期化データに基づいて、逓倍率＝１６倍がＰＬＬ１０１に設定され（ステップＳ４）、９６ＭＨｚのシステムクロックがＰＬＬ１０１により発生されている。また、画像メモリ３Ａとの通信モードとして、双方向の４線を使用した高速伝送モードが設定されている（ステップＳ６）。

初期設定回路１０３は、画像メモリ３Ａから全ての初期化データを読み出し、その制御用レジスタへの格納を終えると、図２に示すマクロコマンド実行（ステップＳ７）を画像処理シーケンサ１０４に指示する。これにより画像処理シーケンサ１０４は、画像メモリ３Ａ内において初期化データの後に続けて記憶された一連のマクロコマンドを読み出して実行する。この一連のマクロコマンドは、ＬＣＤ表示器２にアニメーションによる初期画面を表示させるためのマクロコマンドであり、アニメーション表示に使用する画像データを指定する情報を含んでいる。画像処理シーケンサ１０４は、このマクロコマンドにより指定された画像データを画像メモリ３Ａから読み出してＬＣＤ表示器２に供給し、アニメーションを表示させる。

これによりスタンドアロン初期化機能による画像表示ＬＳＩ１Ａの初期化が完了する。その後、マイクロコンピュータ１０による画像表示ＬＳＩ１Ａの制御が開始され、画像表示ＬＳＩ１Ａはマイクロコンピュータ１０からのコマンドに従い、ＬＣＤ表示器２の表示制御を行う。

そして、画像表示ＬＳＩ１Ａの動作が停止し、その後、電源投入または起動が行われたときには、画像表示ＬＳＩ１Ａは、図２のステップＳ３において、通常のシリアル通信モードにより画像メモリ３Ａから初期化データを読み出す。
以上が本実施形態の詳細である。

本実施形態によれば次の効果が得られる。
（１）上述した従来の技術では、マイクロコンピュータ１０が初期化用ファームウェアに従って画像表示ＬＳＩ１の初期化処理を行った（図１５参照）。この初期化用ファームウェアは、多数のインストラクションの集合体である。従来技術の下では、マイクロコンピュータ１０がこの初期化用ファームウェアを構成する各インストラクションを解釈して実行することにより画像表示ＬＳＩ１の初期化処理を進めた。このため、画像表示ＬＳＩ１の初期化が完了するまでの所要時間が長くなった。

これに対し、本実施形態では、このような初期化用ファームウェアによる画像表示ＬＳＩ１Ａの初期化処理は行われない。本実施形態における画像表示ＬＳＩ１Ａは、電源投入等が行われると、システムクロックに同期して、画像メモリ３Ａの所定の記憶領域から初期化データを読み出して内蔵の制御用レジスタに格納する初期設定回路１０３を有している。この初期設定回路１０３の働きにより、初期化に必要な全ての初期化データが画像表示ＬＳＩ１Ａ内の制御用レジスタに格納される。従って、本実施形態によれば、従来技術に比べて、より短時間のうちに画像表示ＬＳＩ１Ａの初期化を完了することができる。

（２）初期設定前は画像表示ＬＳＩ１Ａの端子の設定により適切な逓倍率がＰＬＬ１０１に設定され、逓倍率を指定する初期化データが画像メモリ３Ａから読み出されることによりその逓倍率がＰＬＬ１０１に設定される。従って、ＰＬＬ１０１が発生するシステムクロックに同期して高速に初期化データを画像メモリ３Ａから読み出して制御用レジスタに設定することができる。

（３）画像表示システムに使用する画像メモリ３Ａの仕様が変更になる場合がある。しかし、本実施形態において画像メモリ３Ａの仕様に関連した初期化データは画像メモリ３Ａに記憶され、画像表示ＬＳＩ１Ａはこの画像メモリ３Ａ内の初期化データに従って、画像メモリ３Ａの仕様に関連した初期設定を行う。従って、本実施形態では、画像メモリ３Ａの仕様が変更になったとしても、マイクロコンピュータ１０が実行するファームウェアの内容変更は不要である。

（４）画像メモリ３Ａに用いるＳＰＩフラッシュＲＯＭは、メーカ・品番によってアドレス指定のバイト数が異なる。しかし、本実施形態では、このアドレス指定のバイト数に関する情報を画像表示ＬＳＩ１Ａの端子設定により指示することができるため、マイクロコンピュータ１０からの制御によることなく画像表示ＬＳＩ１Ａが適切なバイト数を選択してＳＰＩフラッシュＲＯＭへのアクセスを行うことができる。

（５）画像メモリ３Ａ内の初期化データを用いた初期設定により画像メモリ３Ａの通信モードを通常のシリアル通信モードから４線を用いた双方向の高速通信モードに切り換えることができる。従って、初期設定を高速に進めることができる。

＜第２実施形態＞
上記第１実施形態では、画像メモリ３Ａの初期状態における通信モードを通常のシリアル通信モードに固定した。これに対し、本実施形態では、画像メモリ３Ａの初期状態における通信モードを固定しない。本実施形態では、図２のステップＳ３において、初期設定回路１０３が画像メモリ３Ａから初期化データを読み出そうとする際、画像メモリ３Ａの通信モードは不明である。そこで、本実施形態では、次のようにして初期設定回路１０３に適切な通信モードを選択させている。

まず、画像メモリ３Ａの例えばアドレス０には図１０に示すように既知の試験値８’ｈ５５（１６進表記により５５と表すことができる８ビットのデータを意味する。以下、同様。）が格納されている。この試験値は、画像メモリ３Ａからの読み出しが正常に行われるか否かを判定するために画像メモリ３Ａから読み出されるデータである。通常、画像メモリ３Ａにおいて読み出しエラーが生じる場合、読み出しデータは８’ｈ００または８’ｈＦＦとなる。このため、８’ｈ００または８’ｈＦＦ以外のデータが試験値として用いられる。

そして、初期設定回路１０３は、図２のステップＳ３において、まず、図１０に示すように通常のシリアル通信モードにより画像メモリ３Ａのアドレス０のデータを読み出す。さらに詳述すると、画像メモリ３Ａに対するチップセレクト信号ＣＳをアクティブレベルとし、クロックＣＬＫに同期させて、読み出しコマンドとアドレス０とを表すシリアルデータＤＡＴＡｉｎを画像メモリ３Ａに供給する。そして、初期設定回路１０３は、画像メモリ３ＡからシリアルデータＤＡＴＡｏｕｔを受信し、このシリアルデータＤＡＴＡｏｕｔから読み出しデータを取得する。次に初期設定回路１０３は、読み出しデータを予め内蔵のＲＯＭに記憶した期待値８’ｈ５５と比較し、両者が一致していれば第１のフラグをＯＮとし、不一致であれば第１のフラグをＯＦＦとする。

次に初期設定回路１０３は、図１１に示すように、４線を用いた双方向の高速通信モードにより画像メモリ３Ａのアドレス０からデータを読み出す。そして、読み出しデータを予め内蔵のＲＯＭに記憶した期待値８’ｈ５５と比較し、両者が一致していれば第２のフラグをＯＮとし、不一致であれば第２のフラグをＯＦＦとする。

次に初期設定回路１０３は、第１および第２のフラグのＯＮ／ＯＦＦに基づき、画像メモリ３Ａとの間の通信モードを選択する。すなわち、初期設定回路１０３は、第１のフラグがＯＮであれば通常のシリアル通信モードを画像メモリ３Ａとの間の通信モードとして選択し、第２のフラグがＯＮであれば４線の高速通信モードを選択するのである。

なお、以上の動作において、通常のシリアル通信モードにより画像メモリ３Ａからアドレス０のデータを読み出し、その読み出しデータが期待値と一致した場合に、４線の高速通信モードによる試験値の読み出しを行うことなく、通常のシリアル通信モードにより画像メモリ３Ａから初期化データを読み出す動作を初期設定回路１０３に開始させてもよい。

本実施形態によれば、画像メモリ３Ａの通信モードが不明である場合においても、画像メモリ３Ａの通信モードを判定し、適切な通信モードで画像表示ＬＳＩ１Ａから画像メモリ３Ａへのアクセスを行うことができる。本実施形態は、画像メモリ３Ａの初期状態での通信モードを固定する必要がないという利点がある。

＜第３実施形態＞
上記第１実施形態の画像メモリ設定（図２のステップＳ６）において、初期設定回路１０３から画像メモリ３Ａに通常のシリアル通信モードから４線を用いた双方向の高速通信モードへの切り換え指示を行った場合に、モード切り換えが失敗に終わる場合がある。その場合、初期設定回路１０３は、正しい初期化データを画像メモリ３Ａから読み出すことができない。このような不都合を回避するため、本実施形態における初期設定回路１０３は、画像メモリ３Ａの通信モードの切り換え前後に次のことを行う。

まず、初期設定回路１０３は、通信モードの切り換え前、図１２に示すように、シリアル通信モードにより、画像メモリ３Ａの所定のアドレス（この例ではアドレス０、１）に予め記憶された試験値８’ｈＡ５および８’ｈ５Ａを読み出し、内蔵のレジスタに保持する。

次に、初期設定回路１０３は、シリアル通信モードから４線の高速通信モードへの切り換え指示を行った後、図１３に示すように、画像メモリ３Ａの同じアドレス（この例ではアドレス０、１）から試験値８’ｈＡ５および８’ｈ５Ａを読み出し、内蔵のレジスタに保持したデータと比較し、両者が一致したらフラグをＯＮとし、不一致ならばフラグをＯＦＦとする。

そして、初期設定回路１０３は、フラグがＯＮならば、シリアル通信モードから４線の高速通信モードへの切り換えが正常に完了したとみなし、画像メモリ３Ａからの初期化データの読み出しを開始する。

一方、フラグがＯＦＦである場合、初期設定回路１０３は、シリアル通信モードから４線の高速通信モードへの切り換えが失敗したとみなし、再度、シリアル通信モードから４線の高速通信モードへの切り換えを画像メモリ３Ａに対して指示する。そして、再び画像メモリ３Ａの同じアドレスから試験値８’ｈＡ５および８’ｈ５Ａを読み出し、同様な判断を繰り返すのである。

本実施形態によれば、画像メモリ３Ａの通信モードの切り換えが失敗に終わった場合に、それを検知して通信モードの切り換えを再度実行することができる。従って、画像表示ＬＳＩ１Ａによる画像メモリ３Ａへのアクセスの信頼性を高めることができる。

＜第４実施形態＞
本実施形態による画像表示システムには、図１４に示すように、２個の画像メモリ３Ａ１および３Ａ２が設けられている。本実施形態は、このような複数個の画像メモリを備えた画像表示システムに上記第３実施形態を適用したものである。

本実施形態において、画像メモリ３Ａ１のアドレス０、１には、画像メモリ３Ａ１からのデータ読み出しが正常に行われているか否かを判定するために読み出される試験値８’ｈＡ５および８’ｈ５Ａが記憶されている。また、画像メモリ３Ａ２のアドレス０、１には、画像メモリ３Ａ２からのデータ読み出しが正常に行われているか否かを判定するために読み出される試験値８’ｈＡＡおよび８’ｈ５５が記憶されている。さらに画像メモリ３Ａ１のアドレス２、３には、画像メモリ３Ａ２に記憶されているものと同じ試験値８’ｈＡＡおよび８’ｈ５５が記憶されている。

本実施形態において、初期設定回路１０３は、画像メモリ３Ａ１および３Ａ２の通信モードをシリアル通信モードから２線の双方向の高速通信モードに切り換える前後に次のことを行う。
まず、初期設定回路１０３は、通信モードの切り換え前、画像メモリ３Ａ１に対するチップセレクト信号ＣＳ１をアクティブレベルとし、シリアル通信モードにより、画像メモリ３Ａ１のアドレス０、１、２、３から画像メモリ３Ａ１用の試験値８’ｈＡ５および８’ｈ５Ａと画像メモリ３Ａ２用の試験値８’ｈＡＡおよび８’ｈ５５とを読み出し、内蔵のレジスタに保持する。

次に、初期設定回路１０３は、シリアル通信モードから２線の高速通信モードへの切り換え指示を画像メモリ３Ａ１および３Ａ２に対して行う。

次に、初期設定回路１０３は、画像メモリ３Ａ１に対するチップセレクト信号ＣＳ１をアクティブレベルとし、２線の高速通信モードにより、画像メモリ３Ａ１のアドレス０、１から画像メモリ３Ａ１用の試験値８’ｈＡ５および８’ｈ５Ａを読み出し、内蔵のレジスタに記憶した画像メモリ３Ａ１用の試験値８’ｈＡ５および８’ｈ５Ａと比較する。この比較の結果、両者が一致していれば第１のフラグをＯＮとし、不一致であれば第１のフラグをＯＦＦとする。

次に、初期設定回路１０３は、画像メモリ３Ａ２に対するチップセレクト信号ＣＳ２をアクティブレベルとし、２線の高速通信モードにより、画像メモリ３Ａ２のアドレス０、１から画像メモリ３Ａ２用の試験値８’ｈＡＡおよび８’ｈ５５を読み出し、内蔵のレジスタに記憶した画像メモリ３Ａ２用の試験値８’ｈＡＡおよび８’ｈ５５と比較する。この比較の結果、両者が一致していれば第２のフラグをＯＮとし、不一致であれば第２のフラグをＯＦＦとする。

次に、初期設定回路１０３は、第１および第２のフラグを判定する。第１および第２のフラグの両方がＯＮである場合、初期設定回路１０３は、シリアル通信モードから２線の高速通信モードへの切り換えが正常に完了したとみなし、画像メモリ３Ａからの初期化データの読み出しを開始する。

一方、第１または第２のフラグのいずれかがＯＦＦである場合、初期設定回路１０３は、シリアル通信モードから２線の高速通信モードへの切り換えが失敗したとみなし、再度、モード切り換えを行い、同様の判断を繰り返す。
以上、２個の画像メモリ３Ａ１および３Ａ２を使用する場合を例に説明したが、３個以上の画像メモリ３Ａを使用する場合も同様である。

本実施形態によれば、画像メモリ３Ａが複数設けられている場合でも、それらの通信モードの切り換えをまとめて行うことができ、通信モードの切り換え制御が容易になるという効果が得られる。

＜他の実施形態＞
以上、この発明の第１〜第４実施形態を説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。

（１）上記第１実施形態において、初期設定回路１０３は、画像メモリ３Ａの通信モードの切り換えの際、切り換えが正常終了したことを示すステータスが画像メモリ３Ａの揮発性レジスタから読み出されるまで画像メモリ３Ａに対するポーリングを繰り返した。しかし、ポーリングにより常に異常終了を示すステータスが読み出されると、初期化データの読み出し処理が固着する。そこで、この問題の回避するために、初期設定回路１０３にタイマを設けて、ポーリングの開始後にタイムアウトが発生した場合には、再度、初期設定回路１０３から画像メモリ３Ａに通信モードの切り換え指示を送るように構成してもよい。

（２）上記第１実施形態では、画像表示ＬＳＩ１Ａにバイト数設定端子ＴＢＹＴＥを設けた。しかし、そのようにする代わりに、画像メモリ３Ａの所定のアドレスに既知の試験値を記憶させ、初期設定回路１０３が図２のステップＳ３において、アドレス３ｂｙｔｅモードでの試験値の読み出しと、アドレス４ｂｙｔｅモードでの試験値の読み出しとを行い、既知の試験値を正常に読み出すことができたモードを選択して初期化データの読み出しを開始するようにしてもよい。この態様によれば、画像表示ＬＳＩ１Ａにバイト数設定端子ＴＢＹＴＥを設ける必要がなく、画像表示ＬＳＩ１Ａの端子数を削減することができる。

（３）スタンドアロン初期設定機能による動作が終了したか否か、エラーはないかどうかを示す各フラグを画像表示ＬＳＩ１Ａに設け、マイクロコンピュータ１０がこれらのフラグを読み出せるように構成してもよい。この場合、マイクロコンピュータ１０は、画像表示ＬＳＩ１Ａの制御を開始しようとするときに、これらのフラグを参照し、例えばエラーが発生した場合にはエラー箇所を復旧する処理を行ってから画像表示ＬＳＩ１Ａの制御を開始する、といった適切な対応を採ることができる。あるいはスタンドアロン初期設定機能による動作が異常終了した場合にその異常終了を告げる割り込み信号を画像表示ＬＳＩ１Ａからマイクロコンピュータ１０に出力するようにしてもよい。

（４）マイクロコンピュータ１０から書き込むことが可能な強制終了用レジスタを画像表示ＬＳＩ１Ａに設けてもよい。初期設定回路１０３がスタンドアロン初期設定機能による処理（図２参照）を実行している間に、マイクロコンピュータ１０から強制終了用レジスタに強制終了を命じるコマンドが書き込まれると、初期設定回路１０３は処理を中止するのである。この態様によれば、スタンドアロン初期設定機能が制御不能に陥らないように、マイクロコンピュータ１０側からの強制終了コマンドにより画像表示ＬＳＩ１Ａの動作を停止させることができる。

（５）上記各実施形態では、通常、画像表示ＬＳＩ１Ａの画像処理シーケンサ１０４が画像メモリ３Ａ内のマクロコマンドに従って初期画面をＬＣＤ表示器２に表示させている間に、マイクロコンピュータ１０が画像表示ＬＳＩ１Ａの制御を開始することとなる。その場合、画像表示ＬＳＩ１Ａの制御を開始したマイクロコンピュータ１０が、引き続き初期画面をＬＣＤ表示器２に表示させることができるようにした方が好ましい。そこで、画像処理シーケンサ１０４が初期画面の表示のために実行しているマクロコマンドのアドレスをレジスタに格納するようにしてもよい。マイクロコンピュータ１０が画像表示ＬＳＩ１Ａの制御を開始するときに、このレジスタ内のアドレスにより指定されたマクロコマンドの実行を画像処理シーケンサ１０４に指示するのである。このようにすることで、初期画面の表示を継続することができる。

１Ａ……画像表示ＬＳＩ、１０１……ＰＬＬ、１０３……初期設定回路、１０４……画像処理シーケンサ、１０２……水晶発振子、１０……マイクロコンピュータ、３Ａ……画像メモリ、２……ＬＣＤ表示器。

Claims (5)

1. 電源投入時または起動時に不揮発性メモリから初期化データを読み出し、前記初期化データにより画像表示装置内の各部の制御のため制御用レジスタの初期設定を行う初期設定回路を具備することを特徴とする画像表示装置。
2. 前記初期設定回路による前記制御用レジスタの初期設定後、前記画像メモリに記憶された画像データを用いて表示器に初期画面を表示させる画像処理手段を具備することを特徴とする請求項１に記載の画像表示装置。
3. 入力クロックに周波数逓倍を施して前記画像表示装置のシステムクロックを発生するクロック発生手段を具備し、
   前記初期設定回路は、前記初期化データにより、前記クロック発生手段が行う周波数逓倍の逓倍率を指定する制御用レジスタの初期設定を行うことを特徴とする請求項１に記載の画像表示装置。
4. 前記初期設定回路は、前記画像メモリに予め記憶された既知の試験値を複数種類の通信態様で読み出して期待値と比較し、読み出した試験値が期待値と一致する通信態様を選択して、前記画像メモリから初期化データを読み出すことを特徴とする請求項１〜３のいずれか１の請求項に記載の画像表示装置。
5. 前記初期設定回路は、前記初期化データにより、前記画像メモリの通信態様を設定することを特徴とする請求項１〜４のいずれか１の請求項に記載の画像表示装置。

Images