CN103680464A - 图像显示设备和用于在显示装置上显示图像的方法 - Google Patents

Abstract

本发明涉及图像显示设备和用于在显示装置上显示图像的方法。一种图像显示设备耦接至非易失性存储器部，并且包括被配置成在显示装置上显示图像的图像处理部分、初始设定电路、以及被配置成控制图像显示设备中的各个部分的控制寄存器。在图像显示设备的通电或启动时，初始设定电路从非易失性存储器部读取初始化数据，并且对于控制寄存器设置用于与非易失性存储器部通信的通信模式。通信模式由初始化数据指定。在初始设定电路对于控制寄存器设置通信模式之后，图像处理部分通过使用在控制寄存器中设置的通信模式从非易失性存储器部读取图像数据，并且在显示装置上显示关于图像数据的初始图像。

Description

图像显示设备和用于在显示装置上显示图像的方法

技术领域

本公开涉及在诸如LCD（液晶显示器）的显示装置上显示图像的图像显示设备和用于在显示装置上显示图像的方法。

背景技术

图15是示出使用图像显示器LSI（大规模集成）1作为传统图像显示设备的示例的图像显示系统的结构的框图。在该图像显示系统中，图像显示器LSI1根据来自微型计算机10的指令，执行用于在LCD（液晶显示器）2上显示多种类型的图像的图像处理。为诸如闪存ROM的非易失性存储器的图像存储器3存储将被显示在LCD2上的多段图像数据。非易失性存储器20连接到微型计算机10。非易失性存储器20存储用于初始化包括图像显示器LSI1的整个图像显示系统的初始化固件。微型计算机10从非易失性存储器20读取初始化固件，并且在通电或系统启动的定时执行初始化固件。由此，初始化图像显示器LSI1。此后，根据来自微型计算机10的指令，图像显示器LSI1从图像存储器3读取图像数据，并且在LCD2上显示图像数据。例如在JP-A-2001-83958中公开了用于该类型的图像显示系统的图像显示器LSI1。

现有技术具有以下问题。首先，在一些图像显示系统中，微型计算机10执行初始化固件所要求的时间长。该类型的图像显示系统具有从通电或系统启动到在LCD2上的屏幕显示开始的时间长的问题，并且这使得用户焦急或者不满意。另外，图像显示器LSI1的初始化处理在过程和定时方面复杂。该复杂的初始化处理是使得初始化固件很难创建和增加初始化固件的开发周期的原因。

发明内容

考虑这样的情况作出本公开，并且其第一目的在于提供一种图像显示设备和用于显示图像的方法，其能够减少从通电等到图像显示设备的初始化完成所要求的时间。本公开的第二目的在于减少在控制图像显示设备的微型计算机的固件的开发中要求用于开发图像显示设备的初始化的常规程序的努力。

为了实现以上目的，根据本公开，提供一种耦接至非易失性存储器部的图像显示设备，包括：

图像处理部分，所述图像处理部分被配置成在显示装置上显示图像；

初始设定电路；以及

控制寄存器，所述控制寄存器被配置成控制所述图像显示设备中的各个部分，

其中，在所述图像显示设备的通电或启动时，所述初始设定电路从所述非易失性存储器部读取初始化数据，并且对于所述控制寄存器设置用于与所述非易失性存储器部通信的通信模式，所述通信模式由所述初始化数据指定；

其中，在所述初始设定电路对于所述控制寄存器设置所述通信模式之后，所述图像处理部分通过使用在所述控制寄存器中设置的所述通信模式从所述非易失性存储器部读取图像数据，并且在所述显示装置上显示关于所述图像数据的初始图像。

例如，所述非易失性存储器部具有存储所述图像数据的图像存储器和存储所述初始化数据的非易失性存储器；在所述图像显示设备的所述通电或所述启动时，所述初始设定电路从所述非易失性存储器读取所述初始化数据，并且对于所述控制寄存器设置用于与所述图像存储器通信的所述通信模式，所述通信模式由所述初始化数据指定；以及所述图像处理部分通过使用在所述控制寄存器中设置的所述通信模式从所述图像存储器读取所述图像数据，并且在所述显示装置上显示关于所述图像数据的初始图像。

例如，非易失性存储器部由存储图像数据和初始化数据的单个图像存储器配置。

例如，图像显示设备进一步包括：时钟生成部分，所述时钟生成部分被配置成对输入时钟执行倍频，以生成所述图像显示设备的系统时钟，所述初始设定电路对于所述控制寄存器设置所述倍频的倍增率；以及所述倍频的所述倍增率由从所述非易失性存储器部读取的初始化数据指定。

例如，所述初始设定电路通过多种类型的通信模式读取预先存储在所述非易失性存储器部中的测试值，比较所述测试值与期望值，并且通过使用所读取的测试值与所述期望值一致的通信模式，从所述非易失性存储器部读取所述初始化数据。

例如，图像显示设备进一步包括：倍增率设定终端，对于所述倍增率设定终端设置值，在从所述非易失性存储器部读取所述初始化数据之前，基于对于所述倍增率设定终端设置的所述值，对于所述控制寄存器设置对于所述输入时钟的所述倍频的倍增率。

例如，图像显示设备进一步包括：字节计数设定终端，对于所述字节计数设定终端设置值，在从所述非易失性存储器部读取所述初始化数据之前，所述图像处理部分通过使用读取模式从所述非易失性存储器部读取所述图像数据，基于对于所述字节计数设定终端设置的所述值，对于所述控制寄存器设置所述读取模式。

例如，具有图像显示设备的大规模集成装置。

根据本公开，还提供一种用于在显示装置上显示图像的方法，该方法包括：

在图像显示设备的通电或启动时，从非易失性存储器部读取初始化数据，并且对于控制寄存器设置用于与所述非易失性存储器部通信的通信模式，所述通信模式由所述初始化数据指定；

在对于所述控制寄存器设置所述通信模式之后，通过使用在所述控制寄存器中设置的所述通信模式，从所述非易失性存储器部读取图像数据；以及

在所述显示装置上显示关于所述图像数据的初始图像。

例如，所述非易失性存储器部具有存储所述图像数据的图像存储器和存储所述初始化数据的非易失性存储器；在所述图像显示设备的所述通电或所述启动时，从所述非易失性存储器读取所述初始化数据，并且对于所述控制寄存器设置用于与所述图像存储器通信的所述通信模式；以及通过使用在所述控制寄存器中设置的所述通信模式，从所述图像存储器读取所述图像数据。

例如，非易失性存储器部由存储图像数据和初始化数据的单个图像存储器配置。

例如，该方法进一步包括：

对于所述控制寄存器设置倍频的倍增率，所述倍频的所述倍增率由从所述非易失性存储器部读取的所述初始化数据指定；以及

利用所述倍增率对所述输入时钟执行倍频，以生成所述图像显示设备的系统时钟。

例如，该方法进一步包括：

通过多种类型的通信模式，读取预先存储在所述非易失性存储器部中的测试值；

比较所述测试值与期望值；以及

通过使用所读取的测试值与所述期望值一致的通信模式，从所述非易失性存储器部读取所述初始化数据。

例如，所述图像显示设备提供有倍增率设定终端，对于所述倍增率设定终端设置值，所述方法进一步包括：在从所述非易失性存储器部读取所述初始化数据之前，基于对于所述倍增率设定终端设置的所述值，对于所述控制寄存器设置对于所述输入时钟的所述倍频的倍增率。

例如，所述图像显示设备提供有字节计数设定终端，对于所述字节计数设定终端设置值，并且所述方法进一步包括：

基于对于所述字节计数设定终端设置的所述值，对于所述控制寄存器设置读取模式；以及

在从所述非易失性存储器部读取所述初始化数据之前，通过使用所述读取模式从所述非易失性存储器部读取所述图像数据。

根据以上配置和处理，由于图像显示设备的初始设定电路在图像显示设备的通电或启动时从非易失性存储器部读取初始化数据并且执行控制寄存器的初始设置，所以在短时间内可以完成初始设置。而且，根据本公开，由于用于图像显示设备的初始设置所必需的信息作为初始化数据被存储在非易失性存储器部中，甚至当将由图像显示设备控制的非易失性存储器部和显示装置的规格改变时，控制图像显示设备的微型计算机的固件也绝不改变。

附图说明

通过参考附图详细地描述其优选示例性实施例，本公开的以上目的和优点将变得明显，在附图中：

图1是示出根据本公开的第一实施例的包括图像显示器LSI的图像显示系统的结构的框图；

图2是示出实施例中的独立初始设置功能的操作的流程图；

图3是解释实施例中的PLL的倍增率的初始设置的视图；

图4是示出实施例中的系统时钟生成方法的示例的电路图；

图5是示出实施例中的通过由PLL执行倍频生成系统时钟的方法的电路图；

图6是示出在三字节地址模式下对SPI闪存ROM的存取的操作的时序图；

图7是示出在四字节地址模式下对SPI闪存ROM的存取的操作的时序图；

图8是示出在初始设置时的图像显示器LSI的内部状态的电路图；

图9是示出在初始设置时的图像处理LSI的另一个内部状态的电路图；

图10是解释本公开的第二实施例中的用于选择图像存储器的合适通信模式的过程的视图；

图11是解释本公开的第二实施例中的用于选择图像存储器的合适通信模式的过程的视图；

图12是解释本公开的第三实施例中的用于确定图像存储器的通信模式的切换是否被正常执行的过程的视图；

图13是解释实施例中的用于确定图像存储器的通信模式的切换是否被正常执行的过程的视图；

图14是解释本公开的第四实施例中的用于确定图像存储器的通信模式的切换是否被正常执行的过程的视图；以及

图15是示出使用图像显示器LSI的传统图像显示系统的结构的示例的框图。

具体实施方式

此后，参考附图，描述本公开的实施例。

<第一实施例>

图1是示出根据本公开的第一实施例的包括图像显示器LSI1A的图像显示系统的结构的框图。在本示例中，在面板型LCD2的后表面上提供控制板（未示出），并且在控制板上安装图像显示器LSI1A和图像存储器3A（非易失性存储器部）。在不同于控制板的板上安装微型计算机10。

图像显示器LSI1A具有PLL（锁相环）101、初始设定电路103和图像处理序列发生器104。而且，晶体振荡器102从外部附接至图像显示器LSI1A。PLL101是对从晶体振荡器102获得的输入时钟执行倍频并且生成用于执行图像显示器LSI1A中的每个元件的定时控制的系统时钟的电路。初始设定电路103在图像显示器LSI1A的通电或启动时，初始化图像显示器LSI1A中的每个元件的情况。在此，术语“在启动时”是指例如当初始化信号被提供给在图像显示器LSI1A上提供的初始化终端（未示出）时的定时。图像处理序列发生器104是根据存储在图像存储器3A中的宏命令或从微型计算机10提供的宏命令从图像存储器3A读取图像数据并且在LCD2上显示关于图像数据的图像的电路。

图像存储器3A存储初始化数据、宏命令和图像数据。初始化数据被用于初始化图像显示器LSI1A，并且包括用于控制以使LCD2执行显示操作的控制数据，诸如，垂直方向上的LCD2的像素数和水平方向上的其像素数、PLL101的倍增率、关于到微型计算机10的中断信号的生成情况的信息、以及指定图像存储器3A的通信模式的信息。图像数据是被显示为LCD2上的图像的数据。

第一实施例中的图像存储器3A由SPI（串行外围接口）闪存ROM形成，并且除了正常串行通信模式之外，具有使用两条线或四条线的双向高速通信模式。图像存储器3A具有易失性寄存器。图像存储器3A开始通过在通电等时执行的初始化，在正常串行通信模式下操作。而且，图像存储器3A根据从图像显示器LSI1A提供的命令，切换通信模式。当通信模式的切换完成时，将指示通信模式的切换成功或失败结束的状态写入易失性寄存器中。图像显示器LSI1A能够执行轮询，以读取易失性寄存器中的状态。

本实施例的特征在于，在通电或启动时，基于存储在图像存储器3A中的初始化数据初始化多种控制寄存器的图像显示器LSI1A的独立初始化功能。图像显示器LSI1A中的初始设定电路103执行该独立初始化功能。图像显示器LSI1A中的图像处理序列发生器104基于通过独立初始化功能的作用初始化的控制寄存器的存储内容，生成用于执行LCD2的显示控制的多种控制信号。在图像显示器LSI1A中提供控制寄存器。

图2是示出本实施例中的独立初始化功能的操作的流程图。响应于通电或启动，图像显示器LSI1A的初始设定电路103执行PLL初始处理（步骤S1）。此后，参考图3至图5，将描述PLL初始化处理（步骤S1）。

在本实施例中，将被设置用于PLL101的倍增率作为初始化数据的一部分被存储在图像存储器3A中。然而，在图像显示器LSI1A的通电或启动的阶段，未从图像存储器3A读取该倍增率。从而，考虑使用从晶体振荡器102提供的输入时钟作为系统时钟，如图4中所示。例如，当假设系统时钟的频率是96[MHz]并且从晶体振荡器102获得的输入时钟的频率是6[MHz]时，将被设置用于PLL101的倍增率是16倍。然而，当在不对输入时钟执行倍频的情况下，输入时钟被用作系统时钟时，系统时钟的频率是固有要求频率96[MHz]的1/16，使得要求用于初始化图像显示器LSI1A的时间是与当设置16倍的倍增率时相比的16倍。从而，在本实施例中，为了在不从图像存储器3A读取倍增率的情况下设置用于PLL101的合适倍增率，给图像显示器LSI1A提供二位倍增率设定终端PCLKCTL1-0。基于从晶体振荡器102提供给图像显示器LSI1A的输入时钟的频率，设置提供给倍增率设定终端PCLKCTL1-0的电平（值）。

然后，在步骤S1，如图3中所示，图像显示器LSI1A根据倍增率设定终端PCLKCTL1-0的情况（设置值），设置用于PLL101的倍增率。在图3中所示的示例中，假设输入时钟的频率可以在从6到40[MHz]的范围内，为了从该输入时钟获得不小于50MHz的频率的系统时钟的目的，确定被设置用于PLL101的倍增率。如图3中所示，当提供给倍增率设定终端PCLKCTL1-0的两比特的值是“0”时，不存在倍频（即，输入时钟被用作系统时钟），并且当值是“1”、“2”和“3”时，分别选择10倍、5倍和2.5倍的倍增率。

在图5中所示的示例中，在来自晶体振荡器102的输入时钟的频率是6[MHz]的情况下，由于被设置用于倍增率设定终端PCLKCTL1-0的两比特指示“1”，所以10倍的倍增率被设置用于PLL101，并且从PLL101输出60MHz的系统时钟。

在设计装配有图像显示器LSI1A的控制板时，确定用于倍增率设定终端PCLKCTL1-0的两比特的内容。即，安装有图像显示器LSI1A的控制板被设计成使得，在图3中，选择从PLL101输出的系统时钟的频率在允许范围的上限附近的倍增率，并且将指定倍增率的两比特提供给倍增率设定终端PCLKCTL1-0。

以上是图2中的步骤S1的PLL初始化处理的详情。

然后，图像显示器LSI1A的初始设定电路103确定在图像显示器LSI1A上提供的STALNE终端的电平是否是H电平（步骤S2）。当该确定的结果是“否”时，处理结束。在该情况下，图像显示器LSI1A等待通过微型计算机10的初始化。另一方面，当STALNE终端的电平是H电平时（步骤S2=“是”），则执行步骤S3至S7。

首先，在步骤S3，图像显示器LSI1A的初始设定电路103开始从图像存储器3A读取初始化数据。此时，初始设定电路103确定在图像显示器LSI1A上提供的字节计数设定终端TBYTE的电平。其原因如下：

在本实施例中，对用作图像存储器3A的SPI闪存ROM的存取方法必须根据其存储容量改变。进一步详细地描述，当图像存储器3A是具有小于128Mbit的存储容量的SPI闪存ROM时，初始设定电路103必须在三字节地址模式下执行数据读取，如图6中所示。即，按照一字节命令，指定存取目的地的三个字节的地址地址1至地址3作为串行数据数据输入（DATAin）被提供给SPI闪存ROM，从存取目的地读取的多段数据数据1、数据2、...被接收为串行数据数据输出（DATAout）。另一方面，当图像存储器3A是具有不小于128Mbit的存储容量的SPI闪存ROM时，初始设定电路103必须在四字节地址模式下执行数据读取，如图7中所示。即，按照一字节命令，指定存取目的地的四个字节的地址地址1至地址4作为串行数据数据输入被提供给SPI闪存ROM，并且从存取目的地读取的数据数据1、数据2、...被接收为串行数据数据输出。

如上所述，在本实施例中，由于SPI闪存ROM被用作图像存储器3A，当对图像存储器3A进行存取时，必须在三字节地址模式和四字节地址模式之间选择合适读取模式。从而，在本实施例中，给图像显示器LSI1A提供字节计数设定终端TBYTE，并且通过字节计数设定终端TBYTE的电平设置，给图像显示器LSI1A指示三字节地址模式和四字节地址模式之间的合适读取模式。

在图2中所示的步骤S3中，初始设定电路103基于字节计数设定终端TBYTE的电平，选择三字节地址模式和四字节地址模式之一，并且开始在所选读取模式下从图像存储器3A读取初始化数据。

图8示出当执行步骤S3时的图像显示器LSI1A的内部状态。在本示例中，PLL101在输入时钟上以在步骤S1设置的10倍的倍增率执行倍频，并且给图像显示器LSI1A中的初始设定电路103提供从PLL101获得的60[MHz]的系统时钟。与该系统时钟同步，初始设定电路103从图像存储器3A的预定存储区域读取初始化数据。在这样做时，初始设定电路103在正常串行通信模式下从图像存储器3A读取初始化数据。这是因为在本实施例中，图像存储器3A在诸如通电的初始状态下，在正常串行通信模式下操作。

在图2中，步骤S4至S6是初始设定电路103在从图像存储器3A读取初始化数据的同时执行的处理。从图像存储器3A读取的初始化数据包括PLL101的倍增率、指示到微型计算机10的中断信号的生成情况的信息、以及指定图像存储器3A的通信模式的信息。当倍增率被读取为初始化数据时，初始设定电路103对于控制寄存器设置该倍增率，用于在PLL101中设置分频器的分频比（步骤S4）。然后，当指示到微型计算机10的中断信号的生成情况的信息被读取为初始化数据时，初始设定电路103对于控制寄存器设置该信息，用于中断信号生成控制（步骤S5）。

然后，当指定图像存储器3A的通信模式的信息被读取为初始化数据时，初始设定电路103根据该读出的数据切换图像存储器3A的通信模式。进一步详细地描述，初始设定电路103暂停初始化数据的读取，对于控制寄存器设置由初始化数据指定的通信模式，用于图像显示器LSI1A中的通信控制，并且给图像存储器3A提供命令以提供对通信模式进行切换的指令。由此，在图像存储器3A中，设置由来自初始设定电路103的命令指定的通信模式。而且，在图像存储器3A中，将指示通信模式的切换是以成功还是失败结束的状态写入内部易失性寄存器中。在提供切换通信模式的指令之后，初始设定电路103重复轮询，以从图像存储器3A的易失性寄存器读取状态，并且当读取指示正常结束的状态时，初始设定电路103恢复暂停的初始数据读取。

图9示出在执行步骤S6（图像存储器的设置）之后的图像显示器LSI1A的内部状态。在图9中所示的示例中，基于从图像存储器3A读取的初始化数据，为PLL101设置16倍的倍增率（步骤S4），并且由PLL101生成96MHz的系统时钟。作为用于与图像存储器3A通信的模式，使用四线的双向高速传输模式被设置（步骤S6）。

在从图像存储器3A读取所有段的初始化数据并且结束将它们存储在图像显示器LSI1A的控制寄存器中之后，初始设定电路103指令图像处理序列发生器104执行图2中所示的宏命令执行（步骤S7）。由此，图像处理序列发生器104读取并且执行在初始化数据之后存储在图像存储器3A中的一系列宏命令。该系列宏命令是用于通过LCD2上的动画显示初始屏幕的宏命令，并且包括指定用于动画显示的图像数据的信息。图像处理序列发生器104从图像存储器3A读取由宏命令指定的图像数据，并且将其提供给LCD2以显示动画。

由此，完成通过独立初始化功能的图像显示器LSI1A的初始化。此后，开始通过微型计算机10的图像显示器LSI1A的控制，并且图像显示器LSI1A根据来自微型计算机10的命令执行LCD2的显示控制。

然后，停止图像显示器LSI1A的操作，并且此后，当执行通电或启动时，在图2的步骤S3处，图像显示器LSI1A在正常串行通信模式下，从图像存储器3A读取初始化数据。

以上是本实施例的详情。

根据本实施例，获得以下效果：

（1）根据上述现有技术，微型计算机10根据初始化固件执行图像显示器LSI1的初始化（参见图15）。该初始化固件是大量指令的聚集。在现有技术下，微型计算机10中断并且执行构成初始化固件的指令，由此执行图像显示器LSI1的初始化。为此原因，完成图像显示器LSI1的初始化所要求的时间长。

相反，在本实施例中，不执行通过初始化固件对图像显示器LSI1A的这样的初始化。本实施例中的图像显示器LSI1A具有初始设定电路103，当执行通电等时，其与系统时钟同步地从图像存储器3A的预定存储区域读取初始化数据，并且将初始化数据存储在内部控制寄存器中。通过初始设定电路103的作用，初始化所必须的所有段的初始化数据均被存储在图像显示器LSI1A中的控制寄存器中。从而，根据本实施例，可以在比现有技术更短的时间内，完成图像显示器LSI1A的初始化。

（2）在进行对控制寄存器的初始设置之前，通过设置图像显示器LSI1A的倍增率设定终端，为PLL101设置合适的倍增率，并且从图像存储器3A读取指定倍增率的初始化数据，由此为PLL101设置由初始化数据指定的倍增率。从而，可以与由PLL101生成的系统时钟同步地以高速从图像存储器3A读取初始化数据，并且将其设置到控制寄存器。

（3）存在用于图像显示系统的图像存储器3A的规格改变的情况。然而，在本实施例中，将关于图像存储器3A的规格的初始化数据存储在图像存储器3A中，并且图像显示器LSI1A根据图像存储器3A中的初始化数据，执行关于图像存储器3A的规格的初始设置。从而，根据本实施例，即使图像存储器3A的规格改变，也不必须改变由微型计算机10执行的固件的内容。

（4）被用作图像存储器3A的SPI闪存ROM的寻址字节的数量根据制造商和产品型号而不同。然而，根据本实施例，由于关于寻址字节的数量的信息可以由图像显示器LSI1A的终端设置来指定，图像显示器LSI1A可以在没有来自微型计算机10的任何控制的情况下，选择合适数量的字节，并且存取SPI闪存ROM。

（5）通过使用图像存储器3A中的初始化数据的初始设置，图像存储器3A的通信模式可以从正常串行通信模式切换到使用四线的双向高速通信模式。从而，可以以高速执行初始设置。

（6）在本实施例中，图像存储器3A存储初始化数据、宏命令和图像数据。然而，可以将初始化数据和宏命令存储在不同于图像存储器3A（非易失性存储器部）的非易失性存储器（非易失性存储器部）中，并且可以将图像数据存储在图像存储器3A中。

<第二实施例>

在本实施例中，图像存储器3A的初始状态下的通信模式固定为正常串行通信模式。相反，在第二实施例中，图像存储器3A的初始状态下的通信模式不固定。在本实施例中，当在图2的步骤S3中，初始设定电路103从图像存储器3A读取初始化数据时，不知晓图像存储器3A的通信模式。从而，在本实施例中，初始设定电路103如下选择合适的通信模式。

例如，如图10中所示，将已知测试值8’h55（这是指可以表示为十六进制的55的八比特数据。以下同上）存储在例如图像存储器3A的地址0处。该测试值是从图像存储器3A读取以确定从图像存储器3A的读取是否被正常执行的数据。通常，当在图像存储器3A处发生读取错误时，读出数据是8’h00或8’hFF。为此原因，除了8’h00或8’hFF之外的数据被用作测试值。

然后，在图3的步骤S3中，初始设定电路103首先通过图10中所示的正常串行通信模式读取图像存储器3A的地址0处的数据。进一步详细地描述，用于图像存储器3A的芯片选择信号CS被设置为有效电平并且与时钟CLK同步，并且将表示读出命令的串行数据数据输入和地址0提供给图像存储器3A。然后，初始设定电路103从图像存储器3A接收串行数据数据输入，并且从串行数据数据输出获取读出数据。然后，初始设定电路103比较读出数据与预先存储在内部ROM中的期望值8’h55。当这些数据相互一致时，初始设定电路103将第一标记设置为“通（ON）”，并且当这些数据不相互一致时，初始设定电路103将第一标记设置为“断（OFF）”。

然后，如图11中所示，初始设定电路103通过使用四线的双向高速通信模式，从图像存储器3A的地址0读取数据。然后，初始设定电路103比较读出数据与预先存储在内部ROM中的期望值8’h55。当这些数据相互一致时，初始设定电路103将第二标记设置为“通”，并且当这些数据不相互一致时，初始设定电路103将第二标记设置为“断”。

然后，基于第一和第二标记的“通/断”，初始设定电路103选择与图像存储器3A的通信模式。即，当第一标记为“通”时，初始设定电路103选择正常串行通信模式作为与图像存储器3A的通信模式，并且当第二标记为“通”时，初始设定电路103选择四线高速通信模式。

在以上操作中，在通过正常串行通信模式从图像存储器3A读取地址0处的数据并且读出数据与期望值一致时，初始设定电路103可以在不执行通过四线高速通信模式读取期望值的情况下，开始通过正常串行通信模式从图像存储器3A读取初始化数据的操作。

根据本实施例，甚至当不知晓图像存储器3A的通信模式的情况下，也可能确定图像存储器3A的通信模式，并且在合适的通信模式下从图像显示器LSI1A存取图像存储器3A。本实施例的优点在于，不必须固定初始状态下的图像存储器3A的通信模式。

<第三实施例>

在第一实施例中的图像存储器（图2的步骤S6）的设置中，当初始设定电路103指令图像存储器3A从正常串行通信模式切换到使用四线的双向高速通信模式时，模式切换有时以失败结束。当这发生时，初始设定电路103不能从图像存储器3A读取正确初始化数据。为了避免这样的不便，本实施例中的初始设定电路103在切换图像存储器3A的通信模式之前和之后执行以下内容：

首先，在切换通信模式之前，如图12中所示，初始设定电路103通过串行通信模式读取预先存储在图像存储器3A的预定地址（在本示例中是地址0和1）处的测试值8’hA5和8’h5A，并且将它们保持在内部寄存器中。

然后，在提供使从串行通信模式切换到四线高速通信模式的指令之后，如图13中所示，初始设定电路103从图像存储器3A的相同地址（在本示例中是地址0和1）读取测试值8’HA5和8’H5A，并且将它们与保持在内部寄存器中的数据进行比较。当这些数据相互一致时，初始设定电路103将标记设置为“通”，并且当这些数据不相互一致时，初始设定电路103将标记设置为“断”。

然后，当标记为“通”时，初始设定电路103估计从串行通信模式到四线高速通信模式的切换正常地完成，并且开始从图像存储器3A读取初始化数据。

另一方面，当标记为“断”时，初始设定电路103估计出从串行通信模式到四线高速通信模式的切换不成功，并且再次指令图像存储器3A从串行通信模式切换到四线高速通信模式。然后，初始设定电路103再次从图像存储器3A的相同地址读取测试值8’hA5和8’h5A，并且重复类似确定。

根据本实施例，当图像存储器3A的通信模式的切换以失败结束时，可以检测出并且再次执行通信模式切换。从而，可以增强通过图像显示器LSI1A对图像存储器3A的存取的可靠性。

<第四实施例>

如图14中所示，给根据第四实施例的图像显示系统提供两个图像存储器3A1和3A2（非易失性存储器部）。本公开是第三实施例被应用于提供有多个图像存储器3A1和3A2的图像显示系统的系统。

在本实施例中，为了确定从图像存储器3A1的数据读取是否被正常地执行而读取的测试值8’hA5和8’h5A被存储在图像存储器3A1的地址0和1处。而且，为了确定从图像存储器3A2的数据读取是否被正常地执行而读取的测试值8’hAA和8’h55被存储在图像存储器3A2的地址0和1处。而且，与存储在图像存储器3A2的地址0和1处的测试值相同的测试值8’hAA和8’h55被存储在图像存储器3A1的地址2和3处。

在本实施例中，初始设定电路103在从图像存储器3A1和3A2的通信模式从串行通信模式切换到双线双向高速通信模式之前和之后执行以下内容：

首先，在切换通信模式之前，初始设定电路103将用于图像存储器3A1的芯片选择信号CS1设置为有效电平，通过串行通信模式从图像存储器3A1的地址0、1、2和3读取用于图像存储器3A1的测试值8’hA5和8’h5A以及用于图像存储器3A2的测试值8’hAA和8’h55，并且将它们保持在内部寄存器中。

然后，初始设定电路103给图像存储器3A1和3A2提供从串行通信模式切换到双线高速通信模式的指令。

然后，初始设定电路103将用于图像存储器3A1的芯片选择信号CS1设置为有效电平，通过双线高速通信模式从图像存储器3A1的地址0和1读取用于图像存储器3A1的测试值8’hA5和8’h5A，并且将它们与存储在内部寄存器中的用于图像存储器3A1的测试值8’hA5和8’h5A进行比较。作为该比较的结果，当这些数据相互一致时，初始设定电路103将第一标记设置为“通”，并且当这些数据不相互一致时，初始设定电路103将第一标记设置为“断”。

然后，初始设定电路103将用于图像存储器3A2的芯片选择信号CS2设置为有效电平，通过双向高速通信模式从图像存储器3A2的地址0和1读取用于图像存储器3A2的测试值8’hAA和8’h55，并且将它们与存储在内部寄存器中的用于图像存储器3A2的测试值8’hAA和8’h55进行比较。作为该比较的结果，当这些数据相互一致时，初始设定电路103将第二标记设置为“通”，并且当这些数据不相互一致时，初始设定电路103将第二标记设置为“断”。

然后，初始设定电路103确定第一和第二标记。当第一和第二标记均是“通”时，初始设定电路103认为从串行通信模式到双线高速通信模式的切换正常地完成，并且开始从图像存储器3A读取初始化数据。

另一方面，当第一或第二标记是“断”时，初始设定电路103认为从串行通信模式到双线高速通信模式的切换不成功，再次进行模式切换，并且重复类似确定。

虽然使用两个图像存储器3A1和3A2的情况以上被描述为示例，但是其可以应用于使用三个或多个图像存储器3A的情况。

根据本实施例，甚至当提供多个图像存储器3A时，也可以共同执行其通信模式的切换，使得获得便于控制通信模式切换的效果。

<其他实施例>

虽然以上描述了本公开的第一至第四实施例，但是可以考虑其他实施例用于本公开，例如如下：

（1）在第一实施例中，在切换图像存储器3A的通信模式时，初始设定电路103重复对图像存储器3A的轮询，直到从图像存储器3A的易失性寄存器读出指示切换正常地结束的状态为止。然而，当通过轮询总是读出指示故障的状态时，初始化数据读取处理被固定（停止）。因此，为了避免该问题，可以采用给初始设定电路103提供定时器并且在开始轮询之后何时发生超时的结构，将切换通信模式的指令从初始设定电路103再次发送到图像存储器3A。

（2）在第一实施例中，给图像显示器LSI1A提供字节计数设定终端TBYTE。然而，代替提供字节计数设定终端TBYTE，可以执行以下内容。在图2的步骤S3中，将已知测试值存储在图像存储器3A的预定地址处，初始设定电路103在三字节地址模式下执行测试值的读取，并且在四字节地址模式下执行测试值的读取，选择已知测试值可以被正常读取的模式，并且开始初始化数据的读取。根据该模式，由于不必须给图像显示器LSI1A提供字节计数设定终端TBYTE，可以减少图像显示器LSI1A的终端的数量。

（3）可以采用给图像显示器LSI1A提供指示通过独立初始设置功能的操作是否结束的标记和指示是否不存在错误的标记并且微型计算机10能够读取这些标记的结构。在该情况下，当开始控制图像显示器LSI1A时，参考这些标记，微型计算机10可以采取合适措施，使得当错误发生时，在执行恢复错误部分的处理之后开始图像显示器LSI1A的控制。可替换地，可以执行当通过独立初始设置功能的操作失败时，将提供故障的通知的中断信号从图像显示器LSI1A输出到微型计算机10。

（4）可以在图像显示器LSI1A上提供可从微型计算机10写入的强制终止寄存器。当在初始设定电路103执行通过独立初始设置功能（参见图2）的处理的同时，将指令强制终止的命令从微型计算机10写入到强制终止寄存器时，初始设定电路103停止处理。根据该模式，图像显示器LSI1A的操作可以通过来自微型计算机10侧的强制终止命令停止，以防止独立初始设置功能不受控制。

（5）在上述实施例中，通常，在图像显示器LSI1A的图像处理序列发生器104根据图像存储器3A的宏命令在LCD2上显示初始屏幕的同时，微型计算机10开始控制图像显示器LSI1A。在该情况下，优选已经开始控制图像显示器LSI1A的微型计算机10能够在LCD2上连续地显示初始屏幕。因此，由图像处理序列发生器104执行以显示初始屏幕的宏命令的地址可以被存储在寄存器中。当微型计算机10开始控制图像显示器LSI1A时，图像处理序列发生器104被指令执行由寄存器中的地址指定的宏命令。通过这样，可以继续初始屏幕的显示。

[NEW]虽然本发明已被示出和描述用于特定优选实施例，但是可以基于本发明的教导作出多种修改和改变，对于本领域技术人员来说是显而易见的。明显地，这样的改变和修改在由所附权利要求限定的本发明的精神、范围和意图内。

本申请基于于2012年9月4日提交的日本专利申请No.2012-194328，其内容结合于此作为参考。

Claims (15)

1.一种耦接至非易失性存储器部的图像显示设备，包括：

图像处理部分，所述图像处理部分被配置成在显示装置上显示图像；

初始设定电路；以及

控制寄存器，所述控制寄存器被配置成控制所述图像显示设备中的各个部分，

其中，在所述图像显示设备的通电或启动时，所述初始设定电路从所述非易失性存储器部读取初始化数据，并且对于所述控制寄存器设置用于与所述非易失性存储器部通信的通信模式，所述通信模式由所述初始化数据指定；

其中，在所述初始设定电路对于所述控制寄存器设置所述通信模式之后，所述图像处理部分通过使用在所述控制寄存器中设置的所述通信模式从所述非易失性存储器部读取图像数据，并且在所述显示装置上显示关于所述图像数据的初始图像。

2.根据权利要求1所述的图像显示设备，其中，所述非易失性存储器部具有存储所述图像数据的图像存储器和存储所述初始化数据的非易失性存储器；

其中，在所述图像显示设备的所述通电或所述启动时，所述初始设定电路从所述非易失性存储器读取所述初始化数据，并且对于所述控制寄存器设置用于与所述图像存储器通信的所述通信模式，所述通信模式由所述初始化数据指定；以及

其中，所述图像处理部分通过使用在所述控制寄存器中设置的所述通信模式从所述图像存储器读取所述图像数据，并且在所述显示装置上显示关于所述图像数据的初始图像。

3.根据权利要求1所述的图像显示设备，其中，所述非易失性存储器部由存储所述图像数据和所述初始化数据的单个图像存储器配置。

4.根据权利要求1至3中任一项所述的图像显示设备，进一步包括：

时钟生成部分，所述时钟生成部分被配置成对输入时钟执行倍频，以生成所述图像显示设备的系统时钟，

其中，所述初始设定电路对于所述控制寄存器设置所述倍频的倍增率；以及

其中，所述倍频的所述倍增率由从所述非易失性存储器部读取的初始化数据指定。

5.根据权利要求1至3中任一项所述的图像显示设备，其中，所述初始设定电路通过多种类型的通信模式读取预先存储在所述非易失性存储器部中的测试值，比较所述测试值与期望值，并且通过使用所读取的测试值与所述期望值一致的通信模式，从所述非易失性存储器部读取所述初始化数据。

6.根据权利要求4所述的图像显示设备，进一步包括：

倍增率设定终端，对于所述倍增率设定终端设置值，

其中，在从所述非易失性存储器部读取所述初始化数据之前，基于对于所述倍增率设定终端设置的所述值，对于所述控制寄存器设置对于所述输入时钟的所述倍频的倍增率。

7.根据权利要求1至3中任一项所述的图像显示设备，进一步包括：

字节计数设定终端，对于所述字节计数设定终端设置值，

其中，在从所述非易失性存储器部读取所述初始化数据之前，所述图像处理部分通过使用读取模式从所述非易失性存储器部读取所述图像数据，基于对于所述字节计数设定终端设置的所述值，对于所述控制寄存器设置所述读取模式。

8.一种具有根据权利要求1至3中任一项所述的图像显示设备的大规模集成装置。

9.一种用于在显示装置上显示图像的方法，所述方法包括：

在图像显示设备的通电或启动时，从非易失性存储器部读取初始化数据，并且对于控制寄存器设置用于与所述非易失性存储器部通信的通信模式，所述通信模式由所述初始化数据指定；

在对于所述控制寄存器设置所述通信模式之后，通过使用在所述控制寄存器中设置的所述通信模式，从所述非易失性存储器部读取图像数据；以及

在所述显示装置上显示关于所述图像数据的初始图像。

10.根据权利要求9所述的方法，其中，所述非易失性存储器部具有存储所述图像数据的图像存储器和存储所述初始化数据的非易失性存储器；

其中，在所述图像显示设备的所述通电或所述启动时，从所述非易失性存储器读取所述初始化数据，并且对于所述控制寄存器设置用于与所述图像存储器通信的所述通信模式；以及

其中，通过使用在所述控制寄存器中设置的所述通信模式，从所述图像存储器读取所述图像数据。

11.根据权利要求9所述的方法，其中，所述非易失性存储器部由存储所述图像数据和所述初始化数据的单个图像存储器配置。

12.根据权利要求9至11中任一项所述的方法，进一步包括：

对于所述控制寄存器设置倍频的倍增率，所述倍频的所述倍增率由从所述非易失性存储器部读取的所述初始化数据指定；以及

利用所述倍增率对所述输入时钟执行倍频，以生成所述图像显示设备的系统时钟。

13.根据权利要求9至11中任一项所述的方法，进一步包括：

通过多种类型的通信模式，读取预先存储在所述非易失性存储器部中的测试值；

比较所述测试值与期望值；以及

通过使用所读取的测试值与所述期望值一致的通信模式，从所述非易失性存储器部读取所述初始化数据。

14.根据权利要求12所述的方法，其中，所述图像显示设备提供有倍增率设定终端，对于所述倍增率设定终端设置值，

所述方法进一步包括：

在从所述非易失性存储器部读取所述初始化数据之前，基于对于所述倍增率设定终端设置的所述值，对于所述控制寄存器设置对于所述输入时钟的所述倍频的倍增率。

15.根据权利要求9至11中任一项所述的方法，其中，所述图像显示设备提供有字节计数设定终端，对于所述字节计数设定终端设置值，

所述方法进一步包括：

基于对于所述字节计数设定终端设置的所述值，对于所述控制寄存器设置读取模式；以及

在从所述非易失性存储器部读取所述初始化数据之前，通过使用所述读取模式从所述非易失性存储器部读取所述图像数据。

Images