JPH11282587A - メモリーバックアップ装置 - Google Patents
メモリーバックアップ装置Info
- Publication number
- JPH11282587A JPH11282587A JP10096956A JP9695698A JPH11282587A JP H11282587 A JPH11282587 A JP H11282587A JP 10096956 A JP10096956 A JP 10096956A JP 9695698 A JP9695698 A JP 9695698A JP H11282587 A JPH11282587 A JP H11282587A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- ram
- calculating
- total capacity
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 サスペンド時にリフレッシュが必要なＲＡＭ
の個数を削減して携帯端末機器のバッテリー寿命を延ば
す。 【解決手段】 携帯端末機器等のメモリー保持回路にお
いて、メモリー内のデータを圧縮する手段１、２と、圧
縮したデータの総容量を計算する総容量計算手段１と、
総容量計算手段より得られたデータから保持すべきＲＡ
Ｍのチップ数を計算するチップ数計算手段１と、チップ
数計算手段の計算結果より保持しなくてもよいと判断さ
れたＲＡＭ７又はＲＡＭ８の電源をオフするようにして
サスペンド時におけるメモリー保持を更に省力化するＲ
ＡＭ電源コントロール手段６を有している。
の個数を削減して携帯端末機器のバッテリー寿命を延ば
す。 【解決手段】 携帯端末機器等のメモリー保持回路にお
いて、メモリー内のデータを圧縮する手段１、２と、圧
縮したデータの総容量を計算する総容量計算手段１と、
総容量計算手段より得られたデータから保持すべきＲＡ
Ｍのチップ数を計算するチップ数計算手段１と、チップ
数計算手段の計算結果より保持しなくてもよいと判断さ
れたＲＡＭ７又はＲＡＭ８の電源をオフするようにして
サスペンド時におけるメモリー保持を更に省力化するＲ
ＡＭ電源コントロール手段６を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、サスペンドと呼ば
れる低消費電力モードのメモリー保持機能を持つ携帯端
末およびノート型パソコン等の機器におけるメモリー保
持装置に関するものである。
れる低消費電力モードのメモリー保持機能を持つ携帯端
末およびノート型パソコン等の機器におけるメモリー保
持装置に関するものである。
【０００２】
【従来の技術】従来、ハンディーターミナルのような携
帯端末やノート型パソコン等では、作業途中で一時作業
を中断したい時に、電源を完全に切ってしまうと作業を
再開したときに再びシステムを立ち上げ直さなければな
らないので、このような時間の無駄を防止するためにサ
スペンドという機能を導入している。これはシステムの
状態を保持しつつ、システムを段階的に低消費電力モー
ドに置く方法であり、具体的には表示部の電源はオフ
し、ＣＰＵや周辺デバイスは段階的なスタンバイ状態に
置いて、ＤＲＡＭ等のメモリーはセルフ・リフレッシュ
モード若しくは省電力のスロー・リフレッシュモード等
によりメモリー保持を行って、システムの再起動に必要
なデバイスを保持し、システムの再起動時に作業を中断
した時点の状態に素早く復帰（レジューム）できるよう
に処理を行うものである。
帯端末やノート型パソコン等では、作業途中で一時作業
を中断したい時に、電源を完全に切ってしまうと作業を
再開したときに再びシステムを立ち上げ直さなければな
らないので、このような時間の無駄を防止するためにサ
スペンドという機能を導入している。これはシステムの
状態を保持しつつ、システムを段階的に低消費電力モー
ドに置く方法であり、具体的には表示部の電源はオフ
し、ＣＰＵや周辺デバイスは段階的なスタンバイ状態に
置いて、ＤＲＡＭ等のメモリーはセルフ・リフレッシュ
モード若しくは省電力のスロー・リフレッシュモード等
によりメモリー保持を行って、システムの再起動に必要
なデバイスを保持し、システムの再起動時に作業を中断
した時点の状態に素早く復帰（レジューム）できるよう
に処理を行うものである。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、ＤＲＡＭ全体に対してメモリー保持を
行っているので、データが保持されていないメモリーチ
ップに対してもメモリー保持（リフレッシュ）を行わな
ければならず、メモリー保持を行う必要の無いチップに
対してもサスペンド時に電力を与え続けなければならな
いという問題があった。
来例においては、ＤＲＡＭ全体に対してメモリー保持を
行っているので、データが保持されていないメモリーチ
ップに対してもメモリー保持（リフレッシュ）を行わな
ければならず、メモリー保持を行う必要の無いチップに
対してもサスペンド時に電力を与え続けなければならな
いという問題があった。
【０００４】そこで、本発明は、サスペンド時に必要最
低限のＲＡＭを保持すれば済むようにして、サスペンド
時の機器の消費電流をより減少させバッテリーの寿命を
延ばすことができるメモリーバックアップ装置を提供す
ることを目的としている。
低限のＲＡＭを保持すれば済むようにして、サスペンド
時の機器の消費電流をより減少させバッテリーの寿命を
延ばすことができるメモリーバックアップ装置を提供す
ることを目的としている。
【０００５】
【課題を解決するための手段】本出願に係る発明の目的
を実現する構成は、請求項１に記載のように、携帯端末
機器等のメモリー保持機能を有するメモリ−バックアッ
プ装置において、メモリー内のデータを圧縮する手段
と、圧縮したデータの総容量を計算する総容量計算手段
と、前記総容量計算手段より得られたデータから保持す
べきＲＡＭのチップ数を計算するチップ数計算手段と、
前記チップ数計算手段の計算結果よりメモリー保持しな
くてもよいと判断されたＲＡＭの電源をオフするように
してサスペンド時のメモリー保持を省力化するＲＡＭ電
源コントロール手段とを備えたことを特徴とするメモリ
ーバックアップ装置にある。
を実現する構成は、請求項１に記載のように、携帯端末
機器等のメモリー保持機能を有するメモリ−バックアッ
プ装置において、メモリー内のデータを圧縮する手段
と、圧縮したデータの総容量を計算する総容量計算手段
と、前記総容量計算手段より得られたデータから保持す
べきＲＡＭのチップ数を計算するチップ数計算手段と、
前記チップ数計算手段の計算結果よりメモリー保持しな
くてもよいと判断されたＲＡＭの電源をオフするように
してサスペンド時のメモリー保持を省力化するＲＡＭ電
源コントロール手段とを備えたことを特徴とするメモリ
ーバックアップ装置にある。
【０００６】この構成によれば、ＲＡＭ電源コントロー
ル手段は、圧縮したデータの総容量を収納可能なチップ
数を求め、必要最低限のチップ数以外は電源をオフして
リフレッシュの対象から除外するので、サスペンド時な
どにおいて必要最低限のＲＡＭ保持を行えばよくなる。
ル手段は、圧縮したデータの総容量を収納可能なチップ
数を求め、必要最低限のチップ数以外は電源をオフして
リフレッシュの対象から除外するので、サスペンド時な
どにおいて必要最低限のＲＡＭ保持を行えばよくなる。
【０００７】本出願に係る発明の目的を実現する具体的
な構成は、請求項２に記載のように、前記チップ数計算
手段は、チップ数Ｎ＝圧縮データ総容量／使用ＤＲＡＭ
の容量、として計算し小数点切上げてチップ数を決定す
ることを特徴とする請求項１記載のメモリーバックアッ
プ装置にある。
な構成は、請求項２に記載のように、前記チップ数計算
手段は、チップ数Ｎ＝圧縮データ総容量／使用ＤＲＡＭ
の容量、として計算し小数点切上げてチップ数を決定す
ることを特徴とする請求項１記載のメモリーバックアッ
プ装置にある。
【０００８】この構成によれば、例えば、圧縮データ総
容量が７ＭＢで、使用ＤＲＡＭ容量が８ＭＢなら、Ｎ＝
７／８で約０．９と計算して切上げれば１より、リフレ
ッシュが必要なＲＡＭは１個で済むという結果がでる。
容量が７ＭＢで、使用ＤＲＡＭ容量が８ＭＢなら、Ｎ＝
７／８で約０．９と計算して切上げれば１より、リフレ
ッシュが必要なＲＡＭは１個で済むという結果がでる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。
て図を参照して説明する。
【００１０】図１は本発明の実施の形態に係るメモリー
バックアップ装置のブロック図である。
バックアップ装置のブロック図である。
【００１１】図２は図１に示す装置の処理のフローチャ
ートである。
ートである。
【００１２】図１において、１はメモリー制御等の機能
を含んだシステム全体の制御を司るＭＰＵである。
を含んだシステム全体の制御を司るＭＰＵである。
【００１３】２はシステムの制御をするためのプログラ
ムが内臓された読出専用メモリーのＲＯＭでＲＡＭ内の
データを圧縮するためのプログラムも入っている。３は
ＰＣカードやシリアルＩ／Ｆを制御するためのＩＯコン
トローラ、４はデータを保持するためのメモリーカード
や通信用のモデムカードやネットワークカード等のカー
ドを使うためのＰＣカードＩ／Ｆ、５はホストＣＰＵや
携帯端末同士のデータのやりとりを行うためのＲＳ２３
２Ｃのシリアル通信を行うためのシリアルＩ／Ｆ、６は
ＤＲＡＭそれぞれの電源のオン／オフを制御するＤＲＡ
Ｍ ＰＯＷＥＲコントロール、７と８はシステムのメモ
リのＤＲＡＭ（ＲＡＭ１、ＲＡＭ２）、９はシステムの
電源管理を行う電源管理ＣＰＵ、１０はサスペンド／レ
ジューム・キーである。
ムが内臓された読出専用メモリーのＲＯＭでＲＡＭ内の
データを圧縮するためのプログラムも入っている。３は
ＰＣカードやシリアルＩ／Ｆを制御するためのＩＯコン
トローラ、４はデータを保持するためのメモリーカード
や通信用のモデムカードやネットワークカード等のカー
ドを使うためのＰＣカードＩ／Ｆ、５はホストＣＰＵや
携帯端末同士のデータのやりとりを行うためのＲＳ２３
２Ｃのシリアル通信を行うためのシリアルＩ／Ｆ、６は
ＤＲＡＭそれぞれの電源のオン／オフを制御するＤＲＡ
Ｍ ＰＯＷＥＲコントロール、７と８はシステムのメモ
リのＤＲＡＭ（ＲＡＭ１、ＲＡＭ２）、９はシステムの
電源管理を行う電源管理ＣＰＵ、１０はサスペンド／レ
ジューム・キーである。
【００１４】つぎに動作について説明する。
【００１５】今、システム稼働中にサスペンド／レジュ
ーム・キー１０が押されると、電源管理ＣＰＵ９はサス
ーペンド／レジュームキー１０が押されたことを認識
し、ＭＰＵ１にサスペンド要求があったことを通知す
る。サスペンド要求の通知を認識したＭＰＵ１は、先ず
現在処理中の仕事を終了させＩＯコントローラ３をスタ
ンバイ状態などの低消費電力モードに設定する。
ーム・キー１０が押されると、電源管理ＣＰＵ９はサス
ーペンド／レジュームキー１０が押されたことを認識
し、ＭＰＵ１にサスペンド要求があったことを通知す
る。サスペンド要求の通知を認識したＭＰＵ１は、先ず
現在処理中の仕事を終了させＩＯコントローラ３をスタ
ンバイ状態などの低消費電力モードに設定する。
【００１６】次に、ＤＲＡＭ（ＲＡＭ１、ＲＡＭ２）
７、８にあるデータの圧縮を行う。データの圧縮方法
は、ＲＯＭ２内に格納されている一般的にＤＯＳ上で使
用されている圧縮・解凍ソフト等を用いて行う。
７、８にあるデータの圧縮を行う。データの圧縮方法
は、ＲＯＭ２内に格納されている一般的にＤＯＳ上で使
用されている圧縮・解凍ソフト等を用いて行う。
【００１７】圧縮によってＤＲＡＭに保持されていたデ
ータがどの程度圧縮されたか判断するため圧縮データの
容量を計算し、次のような計算によりメモリー保持すべ
きＤＲＡＭの個数を決める。
ータがどの程度圧縮されたか判断するため圧縮データの
容量を計算し、次のような計算によりメモリー保持すべ
きＤＲＡＭの個数を決める。
【００１８】Ｎ＝圧縮データー総容量／使用ＤＲＡＭの
容量 上式は本実施の形態ではＤＲＡＭの個数が２個の場合で
あるが、ＤＲＡＭの個数が任意の数の場合でも適用可能
である。但し、条件として使用ＤＲＡＭは全て同じ容量
のものであること、Ｎの値は小数点以下切り上げるとい
う条件のもとに計算される。
容量 上式は本実施の形態ではＤＲＡＭの個数が２個の場合で
あるが、ＤＲＡＭの個数が任意の数の場合でも適用可能
である。但し、条件として使用ＤＲＡＭは全て同じ容量
のものであること、Ｎの値は小数点以下切り上げるとい
う条件のもとに計算される。
【００１９】例えば、総容量が１６ＭＢで各ＤＲＡＭの
容量が８ＭＢの場合、圧縮データの総容量が９ＭＢであ
れば、Ｎ＝９／８、より約Ｎ＝１．２となり小数点以下
切り上げ計２個のＤＲＡＭを保持しなければならないの
で、この場合は圧縮しても保持するＤＲＡＭの個数は変
わらない。また圧縮データが７ＭＢとすれば、Ｎ＝７／
８、より約Ｎ＝０．９となり切り上げで１となるから保
持ＤＲＡＭの個数は１個で、この場合は圧縮により保持
すべきＤＲＡＭの個数を減らすことができる。以上のよ
うな計算により、保持すべきＤＲＡＭ個数をＲＯＭ２の
中のプログラムに従い計算して決定し、その情報をＲＡ
Ｍ ＰＯＷＥＲコントロール６に伝えＲＡＭ ＰＯＷＥ
Ｒコントロール６はその情報に従い、保持する必要のな
いＤＲＡＭの電源をオフする。本実施の形態では、ＲＡ
Ｍ１、ＲＡＭ２のデータを圧縮すると、圧縮したデータ
はＲＡＭ１の先頭から保持される。圧縮によって圧縮デ
ータの総容量を７ＭＢまで圧縮できたら、ＲＡＭ２はオ
フできることになる。
容量が８ＭＢの場合、圧縮データの総容量が９ＭＢであ
れば、Ｎ＝９／８、より約Ｎ＝１．２となり小数点以下
切り上げ計２個のＤＲＡＭを保持しなければならないの
で、この場合は圧縮しても保持するＤＲＡＭの個数は変
わらない。また圧縮データが７ＭＢとすれば、Ｎ＝７／
８、より約Ｎ＝０．９となり切り上げで１となるから保
持ＤＲＡＭの個数は１個で、この場合は圧縮により保持
すべきＤＲＡＭの個数を減らすことができる。以上のよ
うな計算により、保持すべきＤＲＡＭ個数をＲＯＭ２の
中のプログラムに従い計算して決定し、その情報をＲＡ
Ｍ ＰＯＷＥＲコントロール６に伝えＲＡＭ ＰＯＷＥ
Ｒコントロール６はその情報に従い、保持する必要のな
いＤＲＡＭの電源をオフする。本実施の形態では、ＲＡ
Ｍ１、ＲＡＭ２のデータを圧縮すると、圧縮したデータ
はＲＡＭ１の先頭から保持される。圧縮によって圧縮デ
ータの総容量を７ＭＢまで圧縮できたら、ＲＡＭ２はオ
フできることになる。
【００２０】このようにして圧縮して、不要になったＤ
ＲＡＭの電源をオフしたら、ＭＰＵ１はＤＲＡＭ１をリ
フレッシュ・モードに置き、サスペンドに入れる準備が
できたことを電源管理ＣＰＵ９に伝える。電源管理ＣＰ
Ｕ９はＭＰＵ１からサスペンドＯＫの信号を受け取る
と、サスペンド中に落とすべき電源等の処理を行い、サ
スペンドに入る。
ＲＡＭの電源をオフしたら、ＭＰＵ１はＤＲＡＭ１をリ
フレッシュ・モードに置き、サスペンドに入れる準備が
できたことを電源管理ＣＰＵ９に伝える。電源管理ＣＰ
Ｕ９はＭＰＵ１からサスペンドＯＫの信号を受け取る
と、サスペンド中に落とすべき電源等の処理を行い、サ
スペンドに入る。
【００２１】以上の処理手順を図２のフローチャートを
参照して説明する。
参照して説明する。
【００２２】先ず、サスペンド／レジューム・キー１０
が押されたことにより、電源管理ＣＰＵ９はサスペンド
要求をＭＰＵ１へ送る（Ｓ１）。
が押されたことにより、電源管理ＣＰＵ９はサスペンド
要求をＭＰＵ１へ送る（Ｓ１）。
【００２３】ＭＰＵ１はＩＯコントローラ３をスタンバ
イ状態等にする、サスペンド前処理を行う（Ｓ２）。
イ状態等にする、サスペンド前処理を行う（Ｓ２）。
【００２４】次に、ＤＲＡＭ内のデータを圧縮し（Ｓ
３）、保持すべきＲＡＭの個数を先のＮを求める式によ
り計算して保持すべきＲＡＭの個数を算出する（Ｓ
４）。
３）、保持すべきＲＡＭの個数を先のＮを求める式によ
り計算して保持すべきＲＡＭの個数を算出する（Ｓ
４）。
【００２５】本実施の形態では、ＤＲＡＭの個数が２個
でＲＡＭの各容量が８ＭＢなので、計算結果が２の場
合、つまり圧縮データの容量が８ＭＢより大きいか否か
の判断を行い（Ｓ５）、８ＭＢより大きい場合はＲＡＭ
の電源のオン／オフの制御は行わずサスペンドに入る
（Ｓ７）。
でＲＡＭの各容量が８ＭＢなので、計算結果が２の場
合、つまり圧縮データの容量が８ＭＢより大きいか否か
の判断を行い（Ｓ５）、８ＭＢより大きい場合はＲＡＭ
の電源のオン／オフの制御は行わずサスペンドに入る
（Ｓ７）。
【００２６】Ｓ５の判断で圧縮データが８ＭＢ以下な
ら、つまり計算式Ｎの値が１ならば、保持不要ＲＡＭの
電源をＲＡＭ ＰＯＷＥＲコントロール６によりオフし
て（Ｓ６）、サスペンドに入る（Ｓ７）。
ら、つまり計算式Ｎの値が１ならば、保持不要ＲＡＭの
電源をＲＡＭ ＰＯＷＥＲコントロール６によりオフし
て（Ｓ６）、サスペンドに入る（Ｓ７）。
【００２７】サスペンドでは、表示部等の電源をオフし
ＣＰＵ等のデバイスはスタンバイ状態に置き、ＤＲＡＭ
はセルフ・リフレッシュ・モード等により保持される処
理が行われるが、その際、必要でないＲＡＭの電源はオ
フすればよいのでリフレッシュに要する電力を低減でき
る。
ＣＰＵ等のデバイスはスタンバイ状態に置き、ＤＲＡＭ
はセルフ・リフレッシュ・モード等により保持される処
理が行われるが、その際、必要でないＲＡＭの電源はオ
フすればよいのでリフレッシュに要する電力を低減でき
る。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
端末機器等のメモリー保持回路において、メモリー内の
データを圧縮する手段と、圧縮したデータの総容量を計
算する総容量計算手段と、その総容量計算手段より得ら
れたデータから保持すべきＲＡＭのチップ数を計算する
チップ数計算手段と、そのチップ数計算手段の計算結果
より保持しなくともよいと判断されたＲＡＭの電源をオ
フするようにしてサスペンド時におけるメモリー保持を
更に省力化するＲＡＭ電源コントロール手段とで構成し
たので、サスペンド時に必要最低限の個数のＲＡＭをメ
モリー保持すればよくなり、サスペンド時の消費電流を
減らしバッテリーの寿命を延ばすことができる効果があ
る。
端末機器等のメモリー保持回路において、メモリー内の
データを圧縮する手段と、圧縮したデータの総容量を計
算する総容量計算手段と、その総容量計算手段より得ら
れたデータから保持すべきＲＡＭのチップ数を計算する
チップ数計算手段と、そのチップ数計算手段の計算結果
より保持しなくともよいと判断されたＲＡＭの電源をオ
フするようにしてサスペンド時におけるメモリー保持を
更に省力化するＲＡＭ電源コントロール手段とで構成し
たので、サスペンド時に必要最低限の個数のＲＡＭをメ
モリー保持すればよくなり、サスペンド時の消費電流を
減らしバッテリーの寿命を延ばすことができる効果があ
る。
【図１】本発明の実施の形態に係るメモリーバックアッ
プ装置のブロック図である。
プ装置のブロック図である。
【図２】図１に示す装置の処理のフローチャートであ
る。
る。
１ ＭＰＵ ２ ＲＯＭ ３ ＩＯコントローラ ４ ＰＣカードＩ／Ｆ ５ シリアルＩ／Ｆ ６ ＲＡＭ電源コントロール ７ ＲＡＭ１ ８ ＲＡＭ２ ９ 電源管理ＣＰＵ １０ サスペンド／レジューム・キー
Claims (2)
- 【請求項１】 携帯端末機器等のメモリー保持機能を有
するメモリ−バックアップ装置において、 メモリー内のデータを圧縮する手段と、圧縮したデータ
の総容量を計算する総容量計算手段と、前記総容量計算
手段より得られたデータから保持すべきＲＡＭのチップ
数を計算するチップ数計算手段と、前記チップ数計算手
段の計算結果よりメモリー保持しなくてもよいと判断さ
れたＲＡＭの電源をオフするようにしてサスペンド時に
おけるメモリー保持を省力化するＲＡＭ電源コントロー
ル手段とを備えたことを特徴とするメモリーバックアッ
プアップ装置。 - 【請求項２】 前記チップ数計算手段は、チップ数Ｎ＝
圧縮データ総容量／使用ＤＲＡＭの容量、として計算し
小数点切り上げてチップ個数を決定することを特徴とす
る請求項１記載のメモリーバックアップ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10096956A JPH11282587A (ja) | 1998-03-26 | 1998-03-26 | メモリーバックアップ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10096956A JPH11282587A (ja) | 1998-03-26 | 1998-03-26 | メモリーバックアップ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11282587A true JPH11282587A (ja) | 1999-10-15 |
Family
ID=14178733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10096956A Pending JPH11282587A (ja) | 1998-03-26 | 1998-03-26 | メモリーバックアップ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11282587A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002196979A (ja) * | 2000-12-27 | 2002-07-12 | Kenwood Corp | 携帯端末装置 |
| JP2006517315A (ja) * | 2003-01-09 | 2006-07-20 | インテル コーポレイション | プロセッサ電力状態を考慮するメモリコントローラ |
| GB2439428A (en) * | 2006-06-08 | 2007-12-27 | Intel Corp | Increasing the battery life of a mobile computing system in reduced power state through memory compression |
| JP2008217421A (ja) * | 2007-03-05 | 2008-09-18 | Nec Corp | 電子機器、電子機器の電源制御プログラムおよび電源制御方法 |
| WO2010035315A1 (ja) * | 2008-09-24 | 2010-04-01 | 富士通株式会社 | マルチコアｃｐｕにおける消費電力制御方法，消費電力制御プログラム及び情報処理システム |
| JP2010191951A (ja) * | 2009-01-20 | 2010-09-02 | Ricoh Co Ltd | 電子機器、その省電力制御方法、およびプログラム |
| JP2011086044A (ja) * | 2009-10-14 | 2011-04-28 | Ricoh Co Ltd | メモリバックアップ制御装置と画像形成装置と情報処理装置 |
| JP2013049248A (ja) * | 2011-08-31 | 2013-03-14 | Kyocera Document Solutions Inc | 画像形成装置 |
| JP2013050657A (ja) * | 2011-08-31 | 2013-03-14 | Kyocera Document Solutions Inc | 画像形成装置 |
| US11029747B2 (en) | 2018-03-30 | 2021-06-08 | Panasonic Intellectual Property Management Co., Ltd. | Electronic apparatus and control method for adjusting priority of an application based on activations |
-
1998
- 1998-03-26 JP JP10096956A patent/JPH11282587A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002196979A (ja) * | 2000-12-27 | 2002-07-12 | Kenwood Corp | 携帯端末装置 |
| JP2006517315A (ja) * | 2003-01-09 | 2006-07-20 | インテル コーポレイション | プロセッサ電力状態を考慮するメモリコントローラ |
| GB2439428B (en) * | 2006-06-08 | 2010-10-06 | Intel Corp | Reducing power consumption in a reduced power state through memory compression |
| GB2439428A (en) * | 2006-06-08 | 2007-12-27 | Intel Corp | Increasing the battery life of a mobile computing system in reduced power state through memory compression |
| JP2008217421A (ja) * | 2007-03-05 | 2008-09-18 | Nec Corp | 電子機器、電子機器の電源制御プログラムおよび電源制御方法 |
| WO2010035315A1 (ja) * | 2008-09-24 | 2010-04-01 | 富士通株式会社 | マルチコアｃｐｕにおける消費電力制御方法，消費電力制御プログラム及び情報処理システム |
| US8407505B2 (en) | 2008-09-24 | 2013-03-26 | Fujitsu Limited | Power consumption control method in multicore CPU |
| JP5229326B2 (ja) * | 2008-09-24 | 2013-07-03 | 富士通株式会社 | マルチコアｃｐｕにおける消費電力制御方法，消費電力制御プログラム及び情報処理システム |
| JP2010191951A (ja) * | 2009-01-20 | 2010-09-02 | Ricoh Co Ltd | 電子機器、その省電力制御方法、およびプログラム |
| JP2011086044A (ja) * | 2009-10-14 | 2011-04-28 | Ricoh Co Ltd | メモリバックアップ制御装置と画像形成装置と情報処理装置 |
| JP2013049248A (ja) * | 2011-08-31 | 2013-03-14 | Kyocera Document Solutions Inc | 画像形成装置 |
| JP2013050657A (ja) * | 2011-08-31 | 2013-03-14 | Kyocera Document Solutions Inc | 画像形成装置 |
| US11029747B2 (en) | 2018-03-30 | 2021-06-08 | Panasonic Intellectual Property Management Co., Ltd. | Electronic apparatus and control method for adjusting priority of an application based on activations |
| DE102019107868B4 (de) | 2018-03-30 | 2022-02-17 | Panasonic Intellectual Property Management Co., Ltd. | Elektronische Vorrichtung, Steuerverfahren und Programm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6546472B2 (en) | Fast suspend to disk | |
| US7587619B2 (en) | Method and apparatus for partitioning memory in a telecommunication device | |
| US5710931A (en) | Suspension state control for information processing devices such as battery powered computers | |
| US9383813B2 (en) | Dynamic control of reduced voltage state of graphics controller component of memory controller | |
| US20110296095A1 (en) | Data movement engine and memory control methods thereof | |
| JPH11282587A (ja) | メモリーバックアップ装置 | |
| US20140310552A1 (en) | Reduced-power sleep state s3 | |
| JP2003059266A (ja) | Ｄｒａｍ装置及びそのリフレッシュ制御方法 | |
| US10394307B2 (en) | Information processing apparatus, information processing method, and program | |
| US20140095911A1 (en) | Controlling Power Consumption By Power Management Link | |
| US20120278542A1 (en) | Computer system and sleep control method thereof | |
| CN114258517B (zh) | 用于调制解调器指导的应用处理器引导流程的系统和方法 | |
| CN112947738A (zh) | 一种智能终端电源系统及智能终端待机、唤醒方法 | |
| EP3945424B1 (en) | Memory power management method and processor system | |
| US20110154074A1 (en) | Power management method and computer system applying the same | |
| JPH10116138A (ja) | メモリへの電源供給制御装置 | |
| JPH10105296A (ja) | 電源制御装置 | |
| TW541453B (en) | Power saving device for computer and method thereof | |
| JP2004199339A (ja) | 携帯デバイス，制御部の電源制御方法 | |
| JPH04223510A (ja) | 情報処理装置 | |
| JPH10187291A (ja) | 情報処理装置 | |
| JPH10228339A (ja) | 電源管理装置 | |
| CN114690883A (zh) | 可穿戴设备控制方法、装置、可穿戴设备以及存储介质 | |
| KR0167697B1 (ko) | 다단계 절전형 컴퓨터 | |
| JPH05333976A (ja) | 情報処理装置 |